JPS61150253A - 半導体リ−ドフレ−ム - Google Patents

半導体リ−ドフレ−ム

Info

Publication number
JPS61150253A
JPS61150253A JP59270977A JP27097784A JPS61150253A JP S61150253 A JPS61150253 A JP S61150253A JP 59270977 A JP59270977 A JP 59270977A JP 27097784 A JP27097784 A JP 27097784A JP S61150253 A JPS61150253 A JP S61150253A
Authority
JP
Japan
Prior art keywords
lead
frame
lead frame
tip
tab
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59270977A
Other languages
English (en)
Inventor
Shoji Shiga
志賀　章二
Toru Tanigawa
徹 谷川
Hiroki Suzuki
鈴木　比呂輝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP59270977A priority Critical patent/JPS61150253A/ja
Publication of JPS61150253A publication Critical patent/JPS61150253A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 半導体素子の樹脂モールド形のパッケージングに使用さ
れるリードフレームに関する。
従来の技術 Ｓｔなどの半導体素子の多くは金属リードフレーム（以
後リードフレームと称す）を用いて樹脂モールドしてパ
ッケージされる。第２図は従来用いられているリードフ
レームの平面図で第６図は一般に用いられている樹脂モ
ールド形パッケージの断面図を示したものである。これ
らの図によればリードフレームのタブ部（２）に接着剤
又は金属鑞などの接合層（３）を介して所謂ダイボンデ
ィングによってＳｔなどの半導体素子（１）が搭載され
る。素子（１）上の電極パッド（４）とフレームのイン
ナーリード先端部（以後リード先端部と称す）（５）と
は、Ａｕ　、　Ａｔ　。
Ｃｕなとのワイヤボンド細線（以後細線と称す）（６）
によってワイヤボンドされる。（７）はエポキシなどの
樹脂モールドであり、モールド後タイバー（８）はカッ
トされる。リードフレームのうちのモールド外にあるア
ウターリード（９）は半田やメッキが施されており、第
６図のように折り曲げられてプリント回路基板の孔に挿
入される。
以上はＤＩＰ型と称せられ最も普及した型であるが、第
４図に示したようなアウターリート責９）がプリント基
板に平面付けする面実装方式はフラットノくツク型と称
せられて、使用されつつある。
発明が解決しようとする問題点 半導体ＩＣは高集積化と小型化が共に現在強（求められ
ている。高集積化はリード数の増加を意味する。従って
一定のサイズのタブ部に近接して可及的に多くのリード
先端を配置せねばならない。
リード先端部は２０〜６０μｍの細線を用いてもワイヤ
ボンド工程の実際上の観点から０．１　ｍｍ以上の巾を
必要とする。リードフレームは例えば巾２５ｍｍのＮｉ
合金、ｌｔｅ合金、Ｃｕ合金板からつくられると、それ
ら厚さは強度や耐熱性の必要性からみて、０１〜０．４
　ｍｍのものが必要で、プレス打ぬきやエツチングなど
で、インナーリード、タブなどを含むリードフレームに
成型されるカテ、いずれの方法でもインナーリード（以
後リードと称す）同志の間隙は板厚以上を必要とするの
でＤＩＰ型では４５本前後のリード部が実用上の限界と
されている。この故により高集積なＩＣにはチップキャ
リヤーやピングリッドアレーなどの全（異種の構造のパ
ッケージが考えられ、又ワイヤボンドに替ってキャリヤ
テープを使用するＴＡＢなどのワイヤレス手法も利用さ
れるが、これらはいずれも新しい生産設備、技術の導入
、確立を前提とするものであるから、実用化に大きな負
担となり、ある程度の開発期間を必要としている。
又、半導体ＩＣの小型化については、チップサイズを小
さくしてもリードフレームのリードに前記の高集積化の
ときと全（同様の構造上の制約が起きる。
リードフレームを用いる樹脂モールド形半導体は経済性
と信頼性に優っており、生産、使用に多大な実績がある
ので、本発明は上記の高集積化、小型化、即ち実装密度
を高（するために全く異種の構造や異なった手法を求め
るのでなく、現有装置を利用して直ちに施行できるよう
な樹脂モールド形半導体の構造の改善を目的としたもの
である。
問題点を解決するための手段 本発明の構造は新規な２層以上の多層リードフレームを
つくることである。即ち第１図（イ）に平面図で示すよ
うなタブ部２を有するリードフレームと第１図（ロ）の
平面図で示すようなタブ部のないリードフレームを１枚
又は２枚以上とを絶縁性樹脂片（１０）を介して第１図
（ハ）のように新に積層したもの・　である。第１図（
ハ）は２層のリードフレームを一体に成形したＤＩＰ型
の本発明によるリードフレーム右半分の断面図の一例で
あり、第１図に）はその平面図である。・図中Ｕυはタ
ブ部（２）とリード先端部（５）を有するリードフレー
ムであり、（１２１はタブのないリードフレームである
。第１図（ハ）によればタブ部（２）トリードフレーム
（１１）のリード先端部（５）との間隔α３）は、タブ
部（２）とり一下フレームａりのリード先端部（５５）
との間隔（１４）と異なっていて、前者（１３）が後者
（１４）より小さい。
又第１図に）によればリードフレーム０］）のリード先
端部（５）の真上にリードフレーム（１ののリード先端
部（５５）は位置することなく下位のリードフレームの
ＩＪ　−ド先端部（５）同志の間隙（１勺の上方に位置
して積層される。２層以上の多層の場合もすべて隣りす
る下位のリード先端部同志の間隙の上方に位置するよう
樹脂片α０）を介して順次積層されるのである。第１図
（ホ）は６層に積層された本発明によるリードフレーム
にグイボンド及びワイヤボンドを施した状態の右半分を
示した断面図である。
以上の複数枚のリードフレームの多層配置は、プレスや
エツチングなどで成形されたフレームの位置決めする現
用のパイロットホールを用いて精密に実施することがで
きるし、層間には絶縁性樹脂層を介して固定されろ。以
上の多層リードフレームの積層成形はモールドによって
もできるが、セミキュアーのエポキシレジン層や表面に
接着剤を有するレジン膜をおいて加圧することにより容
易に実施される。樹脂（レジン）層の挾入はインナーリ
ードの中間部に設けられ、ダイボンディング、ワイヤボ
ンディング後の樹脂モールドしたときモールド内に入る
部分に限られる。
上記本発明の多層リードフレームにおいてアウターリー
ドは任意の形式が可能である。
第１図（ホ）はＤＩＰ型で片側６列のアウターリードと
なり従ってＩＣとしては６列となる。これに対し第１図
←Ｊは片側１列のアウターリードでＩＣとしては２列と
なる。通常ＤＩＰ型のアウターリードは１Ｑ　ＱｍｉＬ
ｓ　（２，５４ｍｍ）ピッチであり、リード間隔に余裕
があり５０ｍ１ｌｓピツチとなる。第１図（ハ）は本発
明による２層のリードフレームを使用したフラットバッ
ク型の断面図であり、同型も同様にアウターリードの任
意の形式は可能である。
作用 上記の上下に隣りするリード先端の位置の差、例示すれ
ば第１図←→における間隔（１３）と（Ｌ４）との差は
、主にワイヤボンド工程条件から決定されるものである
が、同一フレームのリードピッチ（例えば第１図に）の
間隙（１５１）以上あれば充分であり、通常０．３〜０
．５ｍｍ以上であって、過剰に長（すると細線のループ
を長大にして電気特性のバランスを乱し、混線の原因と
もなる。
又第１図に）で例示したようにリード先端が上下フレー
ムの間隙（１５）の上下に位置するよう配置されたのは
ワイヤポンドルーズの混線を防止するためである。
実施例 第１図（イ）及び第１図（ロ）に示すよりなＡ、Ｂ２枚
のリードフレームなＣｕ　−２，５Ｆｅ　−Ｄ、　４　
Ｚｎ　−０，Ｉ　Ｐ合金条（厚０．２５ｍｍ　巾２５ｍ
ｍ）から次に示すような形状にプレス成形した。即ち１
枚Ａは第１図（イ）に示すようなタブ（２）と１４個の
リード先端を有するリードフレームで、他の１枚Ｂは第
１図（ロ）に示すようなタブなしの１２個のリード先端
を有するものである。しかもＢのリード先端（第１図に
）の（５５））（巾０、５　ｍｍ　）は第１図（ロ）に
示すようなへの間隙（０，５ｍ＋ｎ）（１句の上にうま
く重なるようパイロットホールを用いて位置決めし、か
つその長さはＡのリード先端（第１図に）の（５））の
長さより１　ｍｍ短（した。
このようにプレス成形されたＡ、Ｂを共に常法により全
面を厚さ２．０μｍにＮｉメッキし、第１図（イ）及び
（ロ）の破線で囲まれた部分を厚さ５μｍのＡｇメッキ
を施した。次にＡを下にし、Ｂを上にしてエポキシ接着
剤を付けた０、５ｍｍ厚の巾７ｍｍ、長さ２０ｍｍのエ
ポキシ片を破線内で更に二重の破線で囲まれた位置に配
置し固定し本発明による２６個ＩＪ−ド先端を有するリ
ードフレームを作成した。
以上の本発明によるリードフレームのタブ部にＳｔチッ
プをエポキシ樹脂で接着し、ダイボンディングした。次
に細線と、して２０μφのＡｕ線を用いて、超音波圧着
法でワイヤボンディングした。リードフレームには予め
Ａｇメッキしてあったのでダイボンディング、ワイヤボ
ンディング共に良好に作業し得た。次にエポキシトラン
スファーモールディングした。次にアウターリードは片
側１列に曲げられ５０ｍ１ｌｓピツチのＤＩＰ型Ｉ’Ｃ
が完成された。
発明の効果 以上の実施例から明らかなように、本発明によ　□れば
、従来のリードフレーム及びこれを若干変更したリード
フレームを用いて多層構造とし、２倍以上のリード数の
増加を可能にし、しかもＩＣのサイズアップは微少であ
るから、小型高密度化を容易にできる。
従来の構造のリードフレームで２倍のリード数を実現し
ようとする場合、略１．５〜２倍の巾広となる。このこ
とは単なるサイズの増大のみでなく、電気的特性上もよ
くない。即ち細長いＤＩＰ型では素子上の電極パッドか
らアウターリードまでの配線長さがリード毎に大きく異
なる故である。
然るに本発明は多層化したので巾広とはならず、ために
電気的特性もそこなうことな（、経済的にＩＣの小型化
、実装高密度化の目的を実現するに極めて有力であり、
工業的にその価値は大きい。
【図面の簡単な説明】
第１図（イ）及び第１図（ロ）は本発明の多層リードフ
レームを形成する各層のリードフレームの平面図であっ
て、第１図（イ）はタブを有するもの、第１図（ロ）は
タブを有しないものである。第１図（ハ）及び第１図に
）は本発明によるリードフレームの一例の半面の断面図
及び平面図である。第１図（ホ）は本発明によるリード
フレームを用いたダイポンド、ワイヤボンド済みの一例
の半面の断面図である。第１図（へ）は本発明によるリ
ードフレームを用いたダイボンド、ワイヤボンド済みの
他の例の半面の断面図である。 第２図は従来のリードフレームの平面図で、第６図は従
来のリードフレームを用いた一例のパッケージの断面図
で、第４図は従来のリードフレームを用いた他の例のパ
ッケージの断面図である。 １：半導体素子　　　２：タ　ブ　部 ３＝接　合　層　　　４：電極バッド ５　：インナーリード先端部　６　：ワイヤボンド細線
７：樹脂モールド　　　８：タイバー ９　：アラクーリード　　　１０　：樹　脂　片１１　
：　リードフレーム（タブあり）１２　：　リードフレ
ーム（タブなし）１６　：間隔（タブ部とインナーリー
ド先端部との）１４　：間隔（タブ部とインナーリード
先端部との）１５　：間隙（リード先端部同志の） ５５　：タブなしリードフレームのインナーリード先端
部りＣ０−

Claims (1)

    【特許請求の範囲】
  1. 半導体素子を搭載するタブ部とリード部からなるフレー
    ム１枚とタブ部なしでリード部のみからなるフレーム１
    枚又は２枚以上からなり、タブ部と各フレームのインナ
    ーリード先端部との間隔はフレームによつて夫夫異なつ
    ており、各フレームは該間隔の小さい順に下から多層状
    に、しかも各フレームのすべてのインナーリード先端部
    が、下位の隣りのフレームのインナーリード先端部同志
    の間隙の上方に夫夫位置するように積層し、しかもイン
    ナーリードの中央部で各フレーム層間に樹脂層を挾入し
    、該樹脂層を介して各フレームを一体になるよう成形し
    たことを特徴とする半導体リードフレーム。
JP59270977A 1984-12-24 1984-12-24 半導体リ−ドフレ−ム Pending JPS61150253A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59270977A JPS61150253A (ja) 1984-12-24 1984-12-24 半導体リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59270977A JPS61150253A (ja) 1984-12-24 1984-12-24 半導体リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS61150253A true JPS61150253A (ja) 1986-07-08

Family

ID=17493668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59270977A Pending JPS61150253A (ja) 1984-12-24 1984-12-24 半導体リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS61150253A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912547A (en) * 1989-01-30 1990-03-27 International Business Machines Corporation Tape bonded semiconductor device
JPH02121361A (ja) * 1988-10-31 1990-05-09 Nec Corp 半導体装置用リードフレーム
EP0457592A2 (en) * 1990-05-18 1991-11-21 Shinko Electric Industries Co. Ltd. Process for manufacturing a multi-layer lead frame
US5424577A (en) * 1993-04-01 1995-06-13 Mitsubishi Denki Kabushiki Kaisha Lead frame for semiconductor device
JP2007227502A (ja) * 2006-02-22 2007-09-06 Sanyo Electric Co Ltd 回路装置の製造方法
CN103206683A (zh) * 2012-01-12 2013-07-17 长广科技有限公司 发光装置的led3d曲面导线架

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02121361A (ja) * 1988-10-31 1990-05-09 Nec Corp 半導体装置用リードフレーム
US4912547A (en) * 1989-01-30 1990-03-27 International Business Machines Corporation Tape bonded semiconductor device
EP0457592A2 (en) * 1990-05-18 1991-11-21 Shinko Electric Industries Co. Ltd. Process for manufacturing a multi-layer lead frame
US5424577A (en) * 1993-04-01 1995-06-13 Mitsubishi Denki Kabushiki Kaisha Lead frame for semiconductor device
JP2007227502A (ja) * 2006-02-22 2007-09-06 Sanyo Electric Co Ltd 回路装置の製造方法
CN103206683A (zh) * 2012-01-12 2013-07-17 长广科技有限公司 发光装置的led3d曲面导线架
EP2615358A3 (en) * 2012-01-12 2015-11-18 LongWide Technology Inc. LED 3D curved lead frame of illumination device
CN103206683B (zh) * 2012-01-12 2017-12-01 长广科技有限公司 发光装置的led3d曲面导线架

Similar Documents

Publication Publication Date Title
US4974057A (en) Semiconductor device package with circuit board and resin
US5793108A (en) Semiconductor integrated circuit having a plurality of semiconductor chips
US6437449B1 (en) Making semiconductor devices having stacked dies with biased back surfaces
US4736236A (en) Tape bonding material and structure for electronic circuit fabrication
JP2007503721A (ja) リバーシブル・リードレス・パッケージとその製造および使用方法
JPH04280462A (ja) リードフレームおよびこのリードフレームを使用した半導体装置
US6518653B1 (en) Lead frame and semiconductor device
JP2005286057A (ja) 回路装置およびその製造方法
JPS61274333A (ja) 半導体装置
JPS5998543A (ja) 半導体装置
JPS61150253A (ja) 半導体リ−ドフレ−ム
US8253239B2 (en) Multi-chip semiconductor connector
JP2620611B2 (ja) 電子部品搭載用基板
TW475245B (en) Semiconductor device, external connecting terminal body structure and method for producing semiconductor devices
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
JPH0517709B2 (ja)
JPS58134450A (ja) 半導体装置およびその製造方法
JPH11204565A (ja) 半導体装置
JPH0834282B2 (ja) 半導体装置用リードフレーム
JPH0228356A (ja) 表面実装型半導体装置及びその製造方法
JPS61166147A (ja) 多層混成集積回路装置
JPH07283274A (ja) 半導体装置及び接合シート
JP2536439B2 (ja) 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置
JPH065701B2 (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JPS62169461A (ja) 半導体装置