JPH07283274A - 半導体装置及び接合シート - Google Patents

半導体装置及び接合シート

Info

Publication number
JPH07283274A
JPH07283274A JP6095472A JP9547294A JPH07283274A JP H07283274 A JPH07283274 A JP H07283274A JP 6095472 A JP6095472 A JP 6095472A JP 9547294 A JP9547294 A JP 9547294A JP H07283274 A JPH07283274 A JP H07283274A
Authority
JP
Japan
Prior art keywords
semiconductor element
insulating adhesive
lead
wiring layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6095472A
Other languages
English (en)
Inventor
Masayuki Oshima
正幸 大島
Osatake Yamagata
修武 山方
Tetsuya Kurosawa
哲也 黒澤
Takashi Imoto
孝志 井本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6095472A priority Critical patent/JPH07283274A/ja
Publication of JPH07283274A publication Critical patent/JPH07283274A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 半導体素子とリードとの間及び半導体素子間
の接着と電気的接続とを同時に行うことができる接合シ
ートを有する半導体装置、及び部品間の接着と電気的接
続とを同時に行うことができる接合シートを提供する。 【構成】 樹脂封止体４において半導体素子１は、この
素子に接着された接合シート３（Ａ，Ｂ）によりリード
２に接続されている。接合シート３は第１及び第２の絶
縁性接着フィルム３１，３２、及びこれら両絶縁性接着
フィルム間に形成された内部配線層３３を有し、両接着
フィルムに形成された複数の貫通孔に充填された接続電
極３４，３５とこれらに接続する内部配線層３３を介し
て素子１とリード２は電気的に接続しているので、ボン
ディングワイヤの必要がなく、樹脂封止体のパッケージ
厚さを薄くできる。また素子表面上の電極パッドの位置
は自由に配置できるので素子内の集積回路設計の自由度
が大きくなる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大型化する半導体素子
とリードもしくは半導体素子間を接続する接合シートを
備えた半導体装置及び電気的な接続も可能な接合シート
に関するものである。
【０００２】
【従来の技術】従来、半導体装置は、半導体素子をパッ
ケージングし、半導体素子のリードはパッケージから外
に導出している。そして、このリードを回路基板の配線
パターンに接続して半導体装置の基板実装を行ってい
る。一般に、半導体素子にリードを取付けるためには、
リードフレームを用いたり、ＴＡＢ技術を利用してい
る。図１４は、従来のＳＯＪタイプの樹脂封止型半導体
装置の断面図である。リードフレームは、リード２０と
半導体素子搭載部３０とを備え、半導体素子搭載部３０
にはＡｇペーストや半田などの接着剤層４０で半導体素
子１をマウントしている。リード２０は、半導体素子１
から所定の距離Ｄだけ離れて配置され、リード２０の先
端（インナーリード）は、半導体素子１の接続電極（図
示せず）に接続されたＡｌ−ＣｕやＡｕなどのボンディ
ングワイヤ５０に接続されている。半導体素子１、リー
ド２０先端、半導体素子搭載部３０及びボンディングワ
イヤ５０は、エポキシ樹脂などの樹脂封止体６０でパッ
ケージングされている。樹脂封止体６０から導出してい
るリード２０の他端（アウターリード）は、垂直に折曲
げその先端は回路基板に取付けを容易にするために内側
に湾曲させている。
【０００３】このようにリード２０の先端と半導体素子
１との間には距離Ｄがあるので、半導体素子１の大きさ
に比較してパッケージの平面的なサイズを大きくしなけ
ればならず、また、ボンディングワイヤも大きな空間を
必要とするので、半導体素子１の上面から樹脂封止体６
０の上方の表面までの高さＨは、高くしなければならな
いなどの理由でパッケージを小さくすることは容易なこ
とではなかった。しかし、ＩＣやＬＳＩなどの半導体素
子の高密度、高集積化が進むにつれて半導体素子の大き
さ（以下、チップサイズという）が大型化し、しかも、
半導体装置自体の大きさは各種セットに搭載させるため
に可能な限り現状を維持させ無ければならないという問
題があった。この様な課題を解決する手段として、リー
ドを半導体素子の上に搭載するＬＯＣ(Lead On Chip)タ
イプのパッケージが開発されるようになった。
【０００４】図１５は、従来のＬＯＣタイプの樹脂封止
型半導体装置の断面図である。半導体素子１は、リード
２０のインナーリード部と共にエポキシ樹脂などの樹脂
封止体６０にパッケージングされており、半導体素子搭
載部は用いない。リード２０の先端のインナーリード部
は半導体素子１表面に延びており、半導体素子１表面と
インナーリードとは接着フィルム７０で接合されてい
る。図１４の場合はリード２０を半導体素子１から離し
ているが、この場合はリード２０を半導体素子１の中心
部の方に突出させている。したがって、接着フィルム７
０の幅をＷとすると、このパッケージ６０は、リード２
０が導出される方向に２Ｄ＋２Ｗだけ短くなったことに
なる。逆に、パッケージの大きさを変えないなら、チッ
プサイズをそれだけ大きくできることになり、半導体素
子の大型化に対応できる。図１６は、半導体装置に現在
使われている接着フィルムの断面図である。図１６
（ａ）の接着フィルム７は、材質そのものが接着性を有
し、例えば、熱可塑性ポリイミド系の樹脂フィルムであ
る。図１６（ｂ）の接着フィルム７は、基材が熱硬化性
ポリイミド系又は熱硬化性エポキシ変成樹脂フィルム８
からなり、その両面に接着層９が形成されている。
【０００５】
【発明が解決しようとする課題】以上、従来の技術にお
いて、パッケージは、半導体素子の大型化には長さ方向
に対応することができるが、依然としてワイヤボンディ
ング技術は用いているので、その厚さ方向では薄くする
ことはできない。また、半導体装置の高集積化が進むに
つれて入出力信号や電源を供給するための半導体素子上
の電極パッド数は益々増え、消費電力も増大して動作速
度が早くなってきている。そして、ボンディングワイヤ
と接続する電極パッドが半導体素子上に高密度に配置さ
れるようになると、ボンディングツールが隣接するボン
ディングワイヤと接触してボンディングができなくなっ
たり、電極パッドの大きさやピッチをある程度以上小さ
くできないためにチップサイズを小さくするには限界が
あり、半導体素子上での信号配線長を小さくできないと
いう問題も生じている。
【０００６】また、近年半導体装置の高密度化、小形化
を図るために複数の集積回路素子や個別半導体素子など
のチップを標準の集積回路デバイスと同じ形状或いは独
自の形状の１つのパッケージに収めるマルチチップパッ
ケージが知られるようになった。この様なマルチチップ
パッケージは、新たに集積回路を開発する場合に複数の
集積回路素子をまとめて１チップ化するよりもＴＡＴ(T
urn Around Time)が短くて済むので開発投資を安くでき
る利点がある。また、既存のＬＳＩや個別半導体素子な
どを組合わせて使用できる上、既存のＬＳＩと同様にハ
ンドリングできるという利点がある。以上のように、高
密度集積化に伴って大きくなる傾向にある半導体素子が
搭載される半導体装置は、他の電子部品と同様に小形
化、さらには、薄型化が進む傾向にあり、この様な傾向
に対応する新しい半導体素子とリードとの接続方法や半
導体素子同士の接続方法が期待されている。本発明は、
この様な事情により成されたものであり、半導体素子と
リードとの接着と電気的接続及び半導体素子と半導体素
子との接着と電気的接続とを同時に行うことができる接
合シートを備えた半導体装置を提供することを目的にし
ている。また、部品と部品との接着と電気的接続とを同
時に行うことができる接合シートを提供することを目的
にしている。
【０００７】
【課題を解決するための手段】本発明の半導体装置は半
導体素子と、前記半導体素子に接着された接合シート
と、前記接合シートによって前記半導体素子に接着され
た複数のリードを備え、前記接合シートは、第１の絶縁
性接着フィルム、第２の絶縁性接着フィルム、前記第１
及び第２の絶縁性接着フィルムの間に形成された内部配
線層、前記第１及び第２の絶縁性接着フィルムに形成さ
れた複数の貫通孔に充填され前記内部配線層と接続して
いる接続電極とを有し、前記リードを前記接続電極及び
内部配線層を介して前記半導体素子に電気的に接続して
いることを第１の特徴としている。また、第１の半導体
素子と、前記第１の半導体素子に接着された接合シート
と、前記接合シートによって前記第１の半導体素子に接
着された第２の半導体素子とを備え、前記接合シート
は、第１の絶縁性接着フィルム、第２の絶縁性接着フィ
ルム、前記第１及び第２の絶縁性接着フィルムの間に形
成された内部配線層、前記第１及び第２の絶縁性接着フ
ィルムに形成された複数の貫通孔に充填され前記内部配
線層と接続している接続電極とを有し、前記第２の半導
体素子を前記接続電極及び内部配線層を介して前記第１
の半導体素子に電気的に接続していることを第２の特徴
としている。
【０００８】前記内部配線層は、第１の配線層と第２の
配線層から構成され、両者は、第３の絶縁性接着フィル
ムによって離隔されていても良い。また、本発明の接合
シートは、第１の絶縁性接着フィルムと、第２の絶縁性
接着フィルムと、前記第１及び第２の絶縁性接着フィル
ムの間に形成された内部配線層と、前記第１及び第２の
絶縁性接着フィルムに形成された複数の貫通孔に充填さ
れ前記内部配線層と接続している接続電極とを備え、前
記内部配線層と前記接続電極は、接合すべき部品間を電
気的に接続することを特徴としている。
【０００９】
【作用】接合シートは、接続電極及びこれに電気的に接
続する内部配線層を備えているので、リードと半導体素
子とを電気的に接続するボンディングワイヤを用いる必
要がなく、樹脂封止体などのパッケージの厚さを薄くで
きる。また、半導体素子表面上の電極パッドの位置は、
半導体素子表面の周辺に限らず自由に配置できるので半
導体素子内部の集積回路の設計の自由度が大きくなる。
また、接合シートに複数の半導体素子を搭載すれば、小
形化され、薄型化されたマルチチップパッケージが容易
に形成される。
【００１０】
【実施例】以下、図面を参照して本発明の実施例を説明
する。まず、図１乃至図３を参照して第１の実施例を説
明する。図１は、ＬＯＣタイプの樹脂封止型半導体装置
の平面図、図２は、図１のＸ−Ｘ′線に沿う部分の断面
図、図３は、図１に示す接合シートのＹ−Ｙ′線及びＺ
−Ｚ′線に沿う部分の断面図である。なお図１ではパッ
ケージの樹脂封止体は表示しない。半導体素子１は、エ
ポキシ樹脂などの樹脂封止体４にパッケージングされて
おり、半導体素子搭載部は用いない。例えば、Ｎｉを４
２ｗｔ％含むＦｅ合金からなるリード２の先端のインナ
ーリード部は、半導体素子１表面に延びており、半導体
素子１表面とこのインナーリード部とは接合シート３で
接着されている。リード２の樹脂封止体４から露出して
いる部分は記載を省略する。接合シート３は、例えば、
熱可塑性ポリイミド樹脂からなる第１の絶縁性接着フィ
ルム３１と、同じく、例えば、熱可塑性ポリイミド樹脂
からなる第２の絶縁性接着フィルム３２と、これら接着
フィルムに挟まれた内部配線層３３から構成されてい
る。絶縁性接着フィルム３１、３２はそれぞれ複数の貫
通孔を有しており、これらの中には、例えば、Ｓｎ−Ｐ
ｂからなる接続電極３４、３５が充填されている。
【００１１】そして、第１の絶縁性接着フィルム３１に
形成された接続電極３４は、リード２に接着し、第２の
絶縁性接着フィルム３２に形成された接続電極３５は、
半導体素子１の電極パッド４１、４２に接続されて半導
体素子内部の集積回路に電気的に接続されている。この
半導体素子１は、対向する２辺からリード２が導出さ
れ、リード２の樹脂封止体４から露出するアウターリー
ド部は、例えば、図１０や図１１の装置と同じ形状であ
り、回路基板に取付けが容易になるように成形される
（図１では、アウターリードの表示は省略する）。図１
に示すようにリード２は、２辺から導出するので、接合
シート３は、半導体素子１の表面の左右に２枚（Ａ、
Ｂ）使用される。半導体素子１主面には、図示されてい
ない保護絶縁コートから露出して電極パッド列が２列形
成されており、いずれの電極パッドも半導体素子１に接
着される接合シートＡ、Ｂで被覆されている。この電極
パッドには接合シート３の接続電極３５がそれぞれ接続
されてリード２が半導体素子１の内部回路と電気的に接
続されるようになっている。つまり、接続電極３５は、
接合シート３の内部配線層３３に接続され、内部配線層
３３は、他の接続電極３４に接続され、さらに、この接
続電極３４がリード２に接続されてリード２と前記内部
回路が電気的に接続される。
【００１２】この接合シート３を利用することにより、
ボンディングワイヤを使う必要がなくなり、前述したワ
イヤボンディングの際のボンディングツールの操作ミス
が殆ど無くなる。又、接続電極３４、３５間の配線パタ
ーンが複雑であってもワイヤボンディング法より容易に
配線ができる。接合シートＢは、各リード２（ａ′、
ｂ′、ｃ′、ｄ′、ｅ′）と半導体素子１の電極パッド
に１対１で対応しているので、内部配線層３３の配線パ
ターンは、同じ長さの横１本の線が縦に整列した形状に
なっている。しかし、接合シートＡの場合は、リード２
の内リードａ、ｂ及びリードｄ、ｅは、それぞれ半導体
素子１の１つの電極パッドに接続され、リードｃは、３
つの電極パッドに接続されるので、その配線パターン
は、Ｌ字とＴ字が組み合わさった形状になっている。従
来では、１つのリード或いは１つの電極パッドに複数の
ボンディングワイヤを配線していたが、本発明では、ボ
ンディングツールを用いる操作の難しいこの工程が不要
になる。
【００１３】次に、図４を参照してこの実施例の半導体
装置に用いる接合シートの製造方法について説明する。
図は、接合シートの各部を分離して記載した斜視図であ
る。熱可塑性ポリイミドからなる２枚の絶縁性接着フィ
ルム３１、３２とＡｌもしくはＣｕからなる金属箔３６
を用意する。絶縁性接着フィルム３１、３２の厚さはい
ずれも約１０〜１００μｍであり、金属箔３６の厚さ
は、約３０〜２００μｍである。まず、金属箔３６を周
知のエッチング技術により所定の配線パターン３３にエ
ッチングする。そして、この配線パターン３３を前記２
枚の絶縁性接着フィルム３１、３２の間に挟み込む。こ
のエッチングは金属箔３６を第１の絶縁性接着フィルム
３１又は第２の絶縁性接着フィルム３２のいずれかに張
付けてから行っても良いし、別な基板上でエッチングし
て配線パターン３３を形成してから絶縁性接着フィルム
の間に挟み込んでも良い。次に、これら積層された絶縁
性接着フィルム３１、３２と配線パターン３３を熱圧着
して積層シートを形成する。次に、異方性エッチングな
どにより積層シートを構成する第１及び第２の絶縁性接
着フィルム３１、３２に貫通孔３７、３８を形成してそ
の底部に配線パターン３３が露出するようにする。
【００１４】次に、これら貫通孔３７、３８の中にＳｎ
−Ｐｂ半田などの金属を充填して接続電極３４、３５を
形成し、図３に示す接合シート３を形成する。なお、金
属箔を用いずに、２枚の絶縁性接着フィルム３１、３２
のいずれか一方もしくは双方に配線パターンをプリント
印刷する方法を用いることもできる。次に、この接合シ
ートの他の製造方法について説明する。熱可塑性ポリイ
ミドからなる２枚の絶縁性接着フィルム３１、３２とＡ
ｌもしくはＣｕからなる金属箔３６を用意する。まず、
金属箔３６を周知のエッチング技術により所定の配線パ
ターン３３にエッチングする。ついで、この配線パター
ン３３の第１の主面の所定の位置に接続電極を堆積し、
さらに、この裏側の第２の主面の所定の位置に接続電極
を堆積させる。ついで、この配線パターン３３を前記２
枚の絶縁性接着フィルム３１、３２の間に挟み込む。そ
して、これら積層された絶縁性接着フィルム３１、３２
と配線パターン３３を熱圧着して積層シートを形成す
る。この熱圧着の熱により絶縁性接着フィルムは柔らか
になり、突起状に堆積した接続電極３４、３５は、絶縁
性接着フィルム３１、３２に突き刺さって貫通孔３７、
３８が形成されると同時にこの貫通孔中に接続電極３
４、３５が充填されて図３に示す接合シート３が形成さ
れる（図４参照）。
【００１５】次に、この接合シートの別の製造方法につ
いてさらに説明する。熱可塑性ポリイミドからなる２枚
の絶縁性接着フィルム３１、３２とＡｌもしくはＣｕか
らなる金属箔３６を用意する。そして、金属箔３６を周
知のエッチング技術により所定の配線パターン３３にエ
ッチングする。そして、この配線パターン３３の第１の
主面の所定の位置に接続電極を堆積し、さらに、この裏
側の第２の主面の所定の位置に接続電極を堆積させる。
つぎに、絶縁性接着フィルム３１、３２の所定の位置に
異方性エッチングなどにより接続電極３４、３５より径
の大きい貫通孔を形成する。つぎに、この配線パターン
３３を前記２枚の絶縁性接着フィルム３１、３２の間に
挟み込む。この時、接続電極３４は、貫通孔３７に挿入
され、接続電極３５は貫通孔３８に挿入される。この場
合、貫通孔が接続電極より大きいので、挿入が容易にな
る。そして、これら積層された絶縁性接着フィルム３
１、３２と配線パターン３３を熱圧着して図３に示す接
合シート３が形成される。
【００１６】次に、図５を参照して第２の実施例を説明
する。図５は、複数の半導体素子を備えたＬＯＣタイプ
の樹脂封止型半導体装置の断面図である。図では、樹脂
封止体の外に露出しているリードのアウターリード部は
表示しない。また、本発明の特徴である接合シートは、
１対の絶縁性接着フィルムとその間に挟まれた内部配線
層から構成されるが、この図では接合シートの内部構造
は記載しない。複数の半導体素子１（Ａ、Ｂ、Ｃ、Ｄ、
Ｅ）は、１つのエポキシ樹脂などの樹脂封止体４にパッ
ケージングされており、接合シート３が半導体素子搭載
部を兼用している。例えば、Ｎｉを４２ｗｔ％含むＦｅ
合金からなるリード２の先端のインナーリード部は接合
シート３に接続されており、図示はしないが、その貫通
孔に充填さている接続電極を介して内部配線層に接続さ
れている。接合シート３は、その両面に接続電極を備え
ているので、半導体素子１は、接合シート３のどの表面
にも取付けることができる。したがって、複数の半導体
素子１を自由な設計で接合シート３に搭載でき、しかも
ボンディングワイヤを用いないので、従来より薄型で小
型化された多機能なマルチチップパッケージ４を備えた
半導体装置が形成される。
【００１７】次に、図６を参照して第３の実施例を説明
する。図は、複数の半導体素子を有するＬＯＣタイプの
樹脂封止型半導体装置の断面図である。この実施例は、
半導体素子を積層することによって小形化を図ってい
る。また、本発明の特徴である接合シートは、１対の絶
縁性接着フィルムとその間に挟まれた内部配線層から構
成されるが、この図では接合シートの内部構造は記載し
ない。図６（ａ）及び図６（ｂ）の半導体装置は、どち
らも半導体素子の半導体基板の素子領域が形成されてい
る表面を向い合わせている。２つの半導体素子１（Ｃ、
Ｄ）は、１つのエポキシ樹脂などの樹脂封止体４にパッ
ケージングされている。例えば、Ｎｉを４２ｗｔ％含む
Ｆｅ合金からなるリード２の先端のインナーリード部
は、接合シート３に接続されており、図示はしないが、
その貫通孔に充填さている接続電極を介して内部配線層
に接続されている。リード２の樹脂封止体４から露出し
ているアウターリード部は、回路基板に取付け易いよう
に成形されている。図６（ａ）では、リード２が半導体
素子１（Ｃ、Ｄ）の向い合う２辺から導出するようにリ
ード列が２列形成されている。図の右側から導出してい
るリード２は、接合シート３（Ａ）を介して上に積層さ
れた半導体素子１（Ｃ）に接着され、かつ、電気的に接
続される。
【００１８】一方、図の左側のリード２は、接合シート
３（Ｂ）を介して下に配置されている半導体素子１
（Ｄ）に接着され、かつ、電気的に接続されている。ワ
イヤボンディング法を用いないのでボンディングワイヤ
に邪魔されないで容易に積層が可能になる。図６（ｂ）
では、リード２は、半導体素子１（Ｃ、Ｄ）の１辺から
のみ導出され、リード列は、１列形成されている。この
リード列のリード２は、接合シート３（Ａ）によって上
に積層された半導体素子１（Ｃ）に接着され、接合シー
ト３（Ｂ）によって下に配置されている半導体素子１
（Ｄ）に接着されている。このリード列の任意のリード
２は、これら２枚の接合シートＡ、Ｂに接続しているの
で、どちらか一方の半導体素子１内部の集積回路に電気
的に接続することができ、さらに、両方の半導体素子１
（Ｃ、Ｄ）内部の集積回路を電気的に接続することもで
きる。接合シート３は、その両面に接続電極を備えてい
るので、半導体素子１は、接合シート３のどの表面にも
取付けることができる。したがって、複数の半導体素子
１を自由な設計で接合シート３に搭載でき、しかもボン
ディングワイヤを用いないので、従来より薄型で小型化
された多機能なマルチチップパッケージを備えた半導体
装置が形成される。
【００１９】次に、図７を参照して第４の実施例を説明
する。図７は、複数の半導体素子を備えたＬＯＣタイプ
の樹脂封止型半導体装置の断面図である。図５に示す実
施例では、リードフレームを構成する半導体素子搭載部
を用いずに本発明の特徴である接合シートを半導体素子
搭載部としているが、この実施例では、半導体素子搭載
部を備えたリードフレームを用いている。リードフレー
ムは、半導体素子搭載部２１を３個有しており、その上
に半導体素子１（Ａ、Ｂ、Ｃ）がそれぞれマウントされ
ている。本発明の特徴である接合シートは１対の絶縁性
接着フィルムとその間に挟まれた内部配線層から構成さ
れるが、この図では接合シートの内部構造は記載しな
い。３個の半導体素子１（Ａ、Ｂ、Ｃ）は１つのエポキ
シ樹脂などの樹脂封止体４にパッケージングされてい
る。例えば、Ｎｉを４２ｗｔ％含むＦｅ合金からなるリ
ード２の先端のインナーリード部は接合シート３に接続
されており、図示はしないが、その貫通孔に充填さてい
る接続電極を介して内部配線層に接続されている。この
実施例では、接合シート３は、１枚使用し、３個の半導
体素子１及びリード２を接着している。
【００２０】リード２と接合シート３は、通常は、接合
シート３内の貫通孔に充填された接続電極を介してその
内部配線層に電気的に接続されている。半導体素子１と
接合シート３の電気的な接続は、適宜行われる。例え
ば、図７のリード２は、リードフレームに形成されてい
るリード列の任意の１対を示している。この１対のリー
ド２は、接合シート３によって電気的に接続されてい
る。一方、半導体素子搭載部２１上に形成されている半
導体素子Ａ、Ｃは、その所定の電極パッド４１、４２が
接合シート３の接続電極（図示せず）と接続している
が、半導体素子Ｂは、接合シート３とは電気的な接続が
なされていない。この様に本発明に用いる接合シート
は、リードと半導体素子の間や半導体素子と半導体素子
の間の電気的接続は、適宜行うことができる。
【００２１】次に、図８を参照して第５の実施例を説明
する。図は、図７と同じ様に複数の半導体素子を備えた
ＬＯＣタイプの樹脂封止型半導体装置の断面図であり、
半導体素子搭載部を備えたリードフレームを用いてい
る。リードフレームには、２つの半導体素子搭載部２１
があり、その上に半導体素子１（Ａ、Ｂ）がそれぞれマ
ウントされている。本発明の特徴である接合シートは１
対の絶縁性接着フィルムとその間に挟まれた内部配線層
から構成されるがこの図では接合シートの内部構造は記
載しない。２つの半導体素子１（Ａ、Ｂ）は、１つのエ
ポキシ樹脂などの樹脂封止体４にパッケージングされて
いる。例えば、Ｎｉを４２ｗｔ％含むＦｅ合金からなる
リード２の先端のインナーリード部は接合シート３に接
続されており、図示はしないが、その貫通孔に充填さて
いる接続電極を介して内部配線層に接続されている。こ
の実施例では、接合シート３は、１枚使用し、２つの半
導体素子１及びリード２を接着している。リード２と接
合シート３は、通常は、接合シート３内の貫通孔に充填
された接続電極を介してその内部配線層に電気的に接続
されている。
【００２２】半導体素子１と接合シート３の電気的な接
続は、適宜行われる。例えば、図８のリード２は、リー
ドフレームに形成されているリード列の任意の１対を示
している。この１対のリード２は接合シート３によって
電気的に接続されている。一方、半導体素子搭載部２１
上に形成されている半導体素子Ａ、Ｂはその所定の電極
パッド４１、４２が接合シート３の接続電極（図示せ
ず）と接続している。この実施例における特徴は、２つ
の半導体素子Ａ、Ｂが互いに高さの異なるチップである
事にある。この場合、半導体素子Ｂの高さは半導体素子
Ａより高くなっている。この接着シート３を用いること
により、チップの高さが異なっても容易にリード間、リ
ード／チップ間、チップ間等の接続が行える。
【００２３】次に、図９を参照して第６の実施例を説明
する。図は、図８と同じ様に複数の半導体素子を備えた
ＬＯＣタイプの樹脂封止型半導体装置の断面図であり、
半導体素子搭載部を備えたリードフレームを用いてい
る。リードフレームには、２つの半導体素子搭載部２１
があり、その上に半導体素子１（Ａ、Ｂ）がそれぞれマ
ウントされている。本発明の特徴である接合シートは１
対の絶縁性接着フィルムとその間に挟まれた内部配線層
から構成されるがこの図では接合シートの内部構造は記
載しない。２つの半導体素子１（Ａ、Ｂ）は、１つのエ
ポキシ樹脂などの樹脂封止体４にパッケージングされて
いる。例えば、Ｎｉを４２ｗｔ％含むＦｅ合金からなる
リード２の先端のインナーリード部は接合シート３に接
続されており、図示はしないが、その貫通孔に充填さて
いる接続電極を介して内部配線層に接続されている。こ
の実施例では、接合シート３は、１枚使用し、２つの半
導体素子１及びリード２を接着している。
【００２４】リード２と接合シート３は、通常は、接合
シート３内の貫通孔に充填された接続電極を介してその
内部配線層に電気的に接続されている。半導体素子１と
接合シート３の電気的な接続は、適宜行われる。例え
ば、図９のリード２は、リードフレームに形成されてい
るリード列の任意の１対を示している。この１対のリー
ド２は、接合シート３によって電気的に接続されてい
る。一方、半導体素子搭載部２１上に形成されている半
導体素子Ａ、Ｂは、その所定の電極パッド４１、４２が
接合シート３の接続電極（図示せず）と接続している。
この実施例における特徴は、２つの半導体素子Ａ、Ｂが
互いに大きさの異なるチップである事にある。この接着
シート３を用いることにより、チップの大きさが異なっ
ても容易にリード間、リード／チップ間、チップ間等の
接続を行うことができる。
【００２５】次に、図１０乃至図１２を参照して第７の
実施例を説明する。図１０は樹脂封止型半導体装置の平
面図である（樹脂封止体は表示しない）。図１１及び図
１２は、図１０のＡ−Ａ′線及びＢ−Ｂ′線に沿う部分
の断面図である。前述した実施例では、接合シートの内
部配線層は、１層であったが、この実施例では２層構造
になっていることに特徴がある。そのため２層の内部配
線層の間には層間絶縁膜が配置されている。上に配置さ
れた、例えば、熱可塑性ポリイミド樹脂からなる第１の
絶縁性接着フィルム３１は、その貫通孔に半田などの接
続電極３４が埋込まれている。最下層に配置されてい
る、例えば、熱可塑性ポリイミド樹脂からなる第２の絶
縁性接着フィルム３２は、その貫通孔に半田などの接続
電極３５が埋込まれている。内部配線層は、Ｃｕ箔など
から形成された第１の内部配線３３１と第２の内部配線
３３２とを有し、前記第１及び第２の絶縁性接着フィル
ム３１、３２に挟まれている。第１及び第２の内部配線
３３１、３３２の間には、例えば、熱硬化性もしくは熱
可塑性ポリイミド樹脂の層間絶縁膜３９が挟み込まれて
いる。リード２と半導体素子１とを電気的接続する場合
において、第１の絶縁性接着フィルム３１の接続電極３
４から第２の絶縁性接着フィルム３２の接続電極３５ま
での導電路は従来のボンディングワイヤとは異なり、長
い配線や互いに交差する配線が容易に行うことができ
る。
【００２６】この実施例では、半導体素子１表面に電極
パッド４１，４２の列が２列形成されている。そして、
このリード２の内リードＸ、Ｙの配線について説明す
る。リードＸは、半導体素子１の電極パッド４１（ａ、
ｂ、ｃ）に電気的に接続され、リードＹは、電極パッド
４１（ｄ）に電気的に接続される。リードＸは、接続電
極３４から第２の内部配線３３２を介して接続電極３５
に電気的接続され、接続電極３５を介して半導体素子１
の電極パッド４１（ｃ）に電気的に接続される。電極パ
ッド４１（ｃ）は、さらに第２の内部配線３３２を介し
て電極パッド４１（ａ、ｂ）に電気的に接続される。リ
ードＹは、接続電極３４から第１の内部配線３３１を介
して接続電極３５に電気的接続され、接続電極３５を介
して半導体素子１の電極パッド４１（ｄ）に電気的に接
続される。この様に、第７の実施例によればリードＸの
配線とリードＹの配線とは短絡しないで交差する。
【００２７】次に、図１３を参照して本発明の変形例を
説明する。図は、新規の接合シートを備えた半導体装置
の断面図である。配線が複雑でなければ内部配線層は特
に必要ではない。この場合は、第１の絶縁性接着フィル
ム３１と第２の絶縁性接着フィルムとを張り合わせ、互
いの接続電極３４、３５を接続する２層シート構造にな
っている。この構造の接合シートを用いて向い合う２辺
から互いに反対方向に導出するリード２の列を半導体素
子１に取付ける。図１３は、その断面を示したものであ
る。リード２先端に直接接続する第１の絶縁性接着フィ
ルム３１の貫通孔に埋設された接続電極３４は、内部配
線層を介さないで直接第２の絶縁性接着フィルム３２の
貫通孔に埋設させた接続電極３５に接続される。そし
て、接続電極３５は、半導体素子１表面に形成された電
極パッド４１、４２に接続される。接続電極３５は、任
意の形状に形成することができるので、電極パッドの半
導体素子表面の位置の選択は自由度が増す。また、電極
パッド間ピッチが広い場合、配線層側の接合部を広くと
ることができる。リードと半導体素子の電極パッドの位
置がすべて等間隔で交差せずに対向している場合にこの
接合シートが適している。しかし、第１の絶縁性接着フ
ィルム３１の接続電極３４は、第２の絶縁性接着フィル
ム３２の接続電極３５のほぼ真下に配置するほうが有利
である。
【００２８】以上、本発明において、第１及び第２の絶
縁性接着フィルムは熱可塑性材料、熱硬化性材料を問わ
ず使用可能であるが、第１及び第２の絶縁性接着フィル
ムのそれぞれに接着される部品の耐熱性に差がある場合
は、これらの絶縁性接着フィルムは、Ｔｇ、融点、硬化
温度などの特性の互いに異なる材料を用いて部品の特性
にあった材料の選択を行えば良い。絶縁性接着フィルム
の貫通孔に埋込まれる接続電極は、半田材料がとくに適
している。そして、フィルム材の最適接合温度と半田の
融点を等しくすれば、リードなどの固定と電気的接続を
同時に行うことができる。従来のワイヤボンディング法
では、ボンディングワイヤの高さ分だけ薄型化に不利で
ある。また、１００ピンを越えるような多ピン製品で
は、半導体素子の上までリードを延長させることは困難
であり、ＬＯＣパッケージを採用することが難しい。し
かし、本発明の接合シートを用いると、例えば、リード
は、半導体素子に接着されるとともに、リードと半導体
素子の電極パッドとの電気的な接続が同時に行われる。
したがって、ダイボンディング工程とワイヤボンディン
グ工程が同時にでき、しかもボンディングワイヤが不要
な分、厚さ方向に有利となる。また、多ピン製品でリー
ドが半導体素子上まで延長できない微細ピッチのもので
もＬＯＣ構造が適用可能になる。
【００２９】前記実施例では接合シートを構成する第１
又は第２の絶縁性接着フィルムは、すべて１層の接着フ
ィルム（図１２（ａ）参照）を利用しているが、熱硬化
性樹脂フィルムの両表面に接着層が形成された３層の接
着フィルム（図１２（ｂ）参照）を用いても良い。本発
明の接合シートは、半導体チップ間を接続したり、半導
体チップとリードを接続する半導体装置に利用するだけ
でなく、例えば、複数の回路基板を接続するとともにそ
の配線間を電気的に接続することに適用したり、回路基
板に互いに離れて実装されている部品を短絡すること無
く、電気的に接続することに適用することができる。
【００３０】
【発明の効果】本発明の接合シートを半導体装置に用い
ると、例えば、リードは半導体素子に接着されるととも
に、リードと半導体素子の電極パッドとの電気的な接続
が同時に行われる。したがって、ダイボンディング工程
とワイヤボンディング工程が同時にでき、しかもボンデ
ィングワイヤが不要な分、厚さ方向に有利となる。又、
多ピン製品でリードが半導体素子上まで延長できない微
細ピッチのものでもＬＯＣ構造が適用可能になる。本発
明の接合シートは、半導体チップ間を接続したり、半導
体チップとリードを接続する半導体装置に利用するだけ
でなく、例えば、複数の回路基板を接続するとともにそ
の配線間を電気的に接続することに適用したり、回路基
板に互いに離れて実装されている部品を短絡すること無
く、電気的に接続することに適用することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体装置の平面図。
【図２】図１のＸ−Ｘ′線に沿う部分の断面図。
【図３】図１に示す接合シートのＹ−Ｙ′線及びＺ−
Ｚ′線に沿う部分の断面図。
【図４】図１に示す接合シートの斜視図。
【図５】第２の実施例の半導体装置の断面図。
【図６】第３の実施例の半導体装置の断面図。
【図７】第４の実施例の半導体装置の断面図。
【図８】第５の実施例の半導体装置の断面図。
【図９】第６の実施例の半導体装置の断面図。
【図１０】第７の実施例の半導体装置の平面図。
【図１１】図１０のＡ−Ａ′線に沿う部分の断面図。
【図１２】図１０のＢ−Ｂ′線に沿う部分の断面図。
【図１３】本発明の半導体装置の断面図。
【図１４】従来の半導体装置の断面図。
【図１５】従来の半導体装置の断面図。
【図１６】本発明及び従来の半導体装置に用いる接着フ
ィルムの断面図。
【符号の説明】
１ 半導体素子 ２ リード ３ 接合シート ４ 樹脂封止体 ７ 接着フィルム ８ 樹脂フィルム ９ 接着層 ２１ 半導体素子搭載部 ３１ 第１の絶縁性接着フィルム ３２ 第２の絶縁性接着フィルム ３３ 内部配線層 ３４、３５ 接続電極 ３６ 金属箔 ３７、３８ 貫通孔 ３９ 層間絶縁膜 ４１、４２ 電極パッド ３３１ 第１の内部配線 ３３２ 第２の内部配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井本 孝志 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と、 前記半導体素子に接着された接合シートと、 前記接合シートによって前記半導体素子に接着された複
    数のリードを備え、 前記接合シートは第１の絶縁性接着フィルム、第２の絶
    縁性接着フィルム、前記第１及び第２の絶縁性接着フィ
    ルムの間に形成された内部配線層、前記第１及び第２の
    絶縁性接着フィルムに形成された複数の貫通孔に充填さ
    れ前記内部配線層と接続している接続電極とを有し、前
    記リードを前記接続電極及び内部配線層を介して前記半
    導体素子に電気的に接続していることを特徴とする半導
    体装置。
  2. 【請求項２】 第１の半導体素子と、 前記第１の半導体素子に接着された接合シートと、 前記接合シートによって前記第１の半導体素子に接着さ
    れた第２の半導体素子とを備え、 前記接合シートは、第１の絶縁性接着フィルム、第２の
    絶縁性接着フィルム、前記第１及び第２の絶縁性接着フ
    ィルムの間に形成された内部配線層、前記第１及び第２
    の絶縁性接着フィルムに形成された複数の貫通孔に充填
    され前記内部配線層と接続している接続電極とを有し、
    前記第２の半導体素子を前記接続電極及び内部配線層を
    介して前記第１の半導体素子に電気的に接続しているこ
    とを特徴とする半導体装置。
  3. 【請求項３】 前記内部配線層は、第１の配線層と第２
    の配線層から構成され、両者は、第３の絶縁性接着フィ
    ルムによって離隔されていることを特徴とする請求項１
    又は請求項２に記載の半導体装置。
  4. 【請求項４】 第１の絶縁性接着フィルムと、 第２の絶縁性接着フィルムと、 前記第１及び第２の絶縁性接着フィルムの間に形成され
    た内部配線層と、 前記第１及び第２の絶縁性接着フィルムに形成された複
    数の貫通孔に充填されており、かつ、前記内部配線層と
    接続している接続電極とを備え、前記内部配線層と前記
    接続電極は、接合すべき部品間を電気的に接続すること
    を特徴とする接合シート。
JP6095472A 1994-04-11 1994-04-11 半導体装置及び接合シート Pending JPH07283274A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6095472A JPH07283274A (ja) 1994-04-11 1994-04-11 半導体装置及び接合シート

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6095472A JPH07283274A (ja) 1994-04-11 1994-04-11 半導体装置及び接合シート

Publications (1)

Publication Number Publication Date
JPH07283274A true JPH07283274A (ja) 1995-10-27

Family

ID=14138588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6095472A Pending JPH07283274A (ja) 1994-04-11 1994-04-11 半導体装置及び接合シート

Country Status (1)

Country Link
JP (1) JPH07283274A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288003A (ja) * 2006-04-18 2007-11-01 Sharp Corp 半導体装置
JP2013008749A (ja) * 2011-06-22 2013-01-10 Denso Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288003A (ja) * 2006-04-18 2007-11-01 Sharp Corp 半導体装置
JP2013008749A (ja) * 2011-06-22 2013-01-10 Denso Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP4703980B2 (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
US5245215A (en) Multichip packaged semiconductor device and method for manufacturing the same
JP3481444B2 (ja) 半導体装置及びその製造方法
US6876074B2 (en) Stack package using flexible double wiring substrate
US6545366B2 (en) Multiple chip package semiconductor device
US7230328B2 (en) Semiconductor package and laminated semiconductor package
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
JP3879033B2 (ja) 積層型半導体パッケージ及びその製造方法
US6857470B2 (en) Stacked chip package with heat transfer wires
JP2002110898A (ja) 半導体装置
JPH11220088A (ja) 積層型ボールグリッドアレイ半導体パッケージ及びその製造方法
JP2002222889A (ja) 半導体装置及びその製造方法
JPH0595015A (ja) 半導体装置
US20050116322A1 (en) Circuit module
JP2000101016A (ja) 半導体集積回路装置
JP3437477B2 (ja) 配線基板および半導体装置
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
US6080604A (en) Semiconductor device having tab-leads and a fabrication method thereof
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JPH07283274A (ja) 半導体装置及び接合シート
JPS61150253A (ja) 半導体リ−ドフレ−ム
JPH10173087A (ja) 半導体集積回路装置
JP2001118954A (ja) 半導体装置
JPH0517709B2 (ja)
JPS60138948A (ja) 半導体装置用パツケ−ジ