JP3879033B2 - 積層型半導体パッケージ及びその製造方法 - Google Patents

積層型半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP3879033B2
JP3879033B2 JP15888697A JP15888697A JP3879033B2 JP 3879033 B2 JP3879033 B2 JP 3879033B2 JP 15888697 A JP15888697 A JP 15888697A JP 15888697 A JP15888697 A JP 15888697A JP 3879033 B2 JP3879033 B2 JP 3879033B2
Authority
JP
Japan
Prior art keywords
package body
conductive material
chip
semiconductor
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15888697A
Other languages
English (en)
Other versions
JPH1065096A (ja
Inventor
ソン チ−ジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JPH1065096A publication Critical patent/JPH1065096A/ja
Application granted granted Critical
Publication of JP3879033B2 publication Critical patent/JP3879033B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の半導体チップを積層して形成した積層型半導体パッケージに関し、詳しくは、上記複数の半導体チップが積層形成されたパッケージ本体の周りに放熱用のヒートシンクを設け半導体チップの発生熱を外部に放出することができる積層型半導体パッケージ及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来の積層型半導体パッケージの１例においては、図６（Ａ）に示したように、半導体基板１の上面に複数の半導体チップ２が絶縁性接着部材３を介して接着積層され、前記各半導体チップ２のチップパッド５と前記半導体基板１とはループ状に湾曲する導線４により連結されていた。このような構造は、複数の半導体チップ２を半導体基板１の上面に順次積層して構成していたため、図６（Ｂ）に示したように、半導体チップ２の積層数が増大すると導線４のループの形状が大きくなり、その分だけパッケージの容積が増大され、半導体パッケージの軽薄短小化を図ることが難しかった。
【０００３】
また、従来の積層型半導体パッケージの他の例においては、図７に示したように、所定間隔で並列された複数の半導体チップ１０、１０’の上下両面に夫々バンプ１１が形成され、それらバンプ１１に内部リード１２が夫々接続され、それら内部リード１２に外部リード１３が連結して延長形成され、前記各半導体チップ１０、１０’、及び内部リード１２を包含する所定部位がエポキシモールディング樹脂によりモールド成形されてパッケージ本体の成形部１４が構成されていた。
【０００４】
【発明が解決しようとする課題】
しかし、このような従来の積層型半導体パッケージにおいては、パッケージの動作時に、前記積層された半導体チップ１０、１０’から熱が発生するが、該発生熱が外部リード１３側に十分に放出されるような構造とはされていないため、パッケージ本体の成形部１４内に熱がこもることがあり、パッケージの内部に異状を起こして製品の信頼性が低下することがあった。
【０００５】
そこで、本発明の第１目的は、複数の半導体チップが積層形成されたパッケージ本体の周りに放熱用のヒートシンクを備えて、熱の放出を良好にさせ、製品の信頼性を向上し得る積層型半導体パッケージ及びその製造方法を提供しようとするものである。
【０００６】
また、本発明の第２目的は、半導体チップのチップパッドを、放熱用金属パターン化のタップテープに導線により連結して半導体パッケージの軽薄短小化を図り得る積層型半導体パッケージ及びその製造方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】
このような目的を達成するため、本発明に係る積層型半導体パッケージは、上面に複数のチップパッドが夫々形成された複数の半導体チップと、それら各チップパッドから前記各半導体チップの上面縁部位まで夫々延長形成された導線と、前記複数の半導体チップが各半導体チップ間に第１接着部材を介して夫々接着して積層形成されたパッケージ本体と、該パッケージ本体の上下面及び一方側面に第３接着部材により接着された熱伝導性物質から成るヒートシンクと、前記パッケージ本体の前記導線の延長された側面に第２接着部材により接着されたタップテープと、該タップテープの下面に接着形成された複数のソルダーボールと、を備えて構成され、前記タップテープが、板状の金属パターン、該金属パターンの上下両面に所定間隔を置いて夫々形成されたビアホール、及びこれらビアホールに充填された電導性物質を有するものである。
【０００８】
また、前記導線は、前記チップパッドとタップテープとを連結する電導性物質から成るものである。
【０００９】
さらに、前記ヒートシンクは、銅、銅とニッケルとの合金又はアルミニウムのうち何れか一つを用いるものとすればよい。
【００１１】
また、上記のように構成された本発明に係る積層型半導体パッケージの製造方法は、各半導体チップの上面に夫々形成された複数のチップパッドから該半導体チップの上面の一方側縁部位まで導線を夫々形成する工程と、このように形成された複数の半導体チップを各半導体チップ間に第１接着部材を介して相互接着し積層してパッケージ本体を形成する工程と、該パッケージ本体の前記導線の延長された側面に第２接着部材を用いてタップテープを接着する工程と、該パッケージ本体の前記タップテープが接着された側面を除いた他の３方側面に第３接着部材により熱伝導性物質から成るヒートシンクを夫々接着する工程と、該パッケージ本体の前記タップテープの下面にソルダーボールを夫々接着する工程とを順次行い、前記タップテープが、板状の金属パターン、該金属パターンの上下両面に所定間隔を置いて夫々形成されたビアホール、及びこれらビアホールに充填された電導性物質とを有する積層型半導体パッケージを製造するものである。
【００１２】
上記積層型半導体パッケージの製造方法において、前記導線は、前記チップパッドとタップテープとを連結する電導性物質とされている。
【００１３】
また、上記積層型半導体パッケージの製造方法において、前記ヒートシンクは、銅、銅とニッケルとの合金又はアルミニウムのうち何れか一つを用いるものとすればよい。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて詳細に説明する。
図１は本発明による積層型半導体パッケージの実施の形態を示す縦断面図である。図１において、この積層型半導体パッケージは、複数の半導体チップ２０を積層して形成されており、各半導体チップ２０の上面には、複数のチップパッド２０ａが夫々形成されている。そして、上記各チップパッド２０ａからは、前記各半導体チップ２０の上面の一方側縁部位まで、導線２１が夫々延長して形成されている。なお、この導線２１は、例えば金属線などの電導性物質から成る。このような状態で、前記複数の半導体チップ２０は、各半導体チップ２０間に絶縁性物質から成る第１接着部材２２を介して夫々接着され、複数層に積層してパッケージ本体２３が形成されている。
【００１６】
前記パッケージ本体２３の導線２１が延長された側面には、電導性物質から成る第２接着部材２４によりタップテープ２５が接着されている。このタップテープ２５は、各半導体チップ２０を後述の印刷回路基板２９に接続させるためのもので、その構造は、中央部に形成された金属パターン２５ｂと、この金属パターン２５ｂの上下部に形成された接着層２５ａと、この接着層２５ａ上に所定間隔をおいて形成されたビアホール２５ｃとから成り、これらのビアホール２５ｃは電導性物質２５ｄで充填されている。
【００１７】
前記パッケージ本体２３の上下面及び一方側面、すなわち上記タップテープ２５が接着された側面を除いた他の三方側面には、第３接着部材２６により熱伝導性物質から成るヒートシンク２７が接着されている。このヒートシンク２７は、各半導体チップ２０からの発生熱を外部に放出するためのもので、銅（Ｃu）、銅（Ｃu）とニッケル（Ｎi）との合金、又はアルミニウム（Ａl）のうち何れか一つを用いるようになっている。
【００１８】
そして、前記タップテープ２５の下面には、複数のソルダーボール２８が接着されている。このソルダーボール２８は、前記各半導体チップ２０を後述の印刷回路基板２９に接続させる際に実際に該印刷回路基板２９の端子部と接続するもので、前記電導性物質２５ｃの充填されたビアホール２５ｂの下面に夫々接着されている。
【００１９】
次に、このように構成された本発明に係る積層型半導体パッケージの製造方法について図２及び図３を参照して説明する。先ず、図２（Ａ）に示したように、半導体チップ２０の上面に複数のチップパッド２０a を夫々形成し、それらチップパッド２０a から半導体チップ２０の上面の一方側縁部位まで導線（例えば、金属線）２１を夫々延長形成する。
【００２０】
次いで、図２（Ｂ）に示したように、上記のように形成された複数の半導体チップ２０を各半導体チップ２０間に絶縁性物質の第１接着部材２２を介して相互接着し、積層してパッケージ本体２３を形成する。これにより、前記各半導体チップ２０のチップパッド２０a からそれら半導体チップ２０の上面の一方側のエッジまで各導線２１が第１接着部材２２中を通って延長形成された状態になる。
【００２１】
次いで、図３（Ａ）に示したように、前記パッケージ本体２３の前記各導線２１の延長された側面に電導性物質の第２接着部材２４を用いてタップテープ２５を接着形成する。このとき、該タップテープ２５は、まず、中央部に金属パターン２５b を形成し、該金属パターン２５b の上下部に接着層２５a を形成した後、該接着層２５a 上に所定間隔を置いてビアホール２５c を形成し、これらのビアホール２５c 内に電導性物質２５d を充填した後、前記パッケージ本体２３の側面に接着する。
【００２２】
次いで、図３（Ｂ）に示したように、前記タップテープ２５が接着された一側面を除いた前記パッケージ本体２３の他の３方側面に夫々第３接着部材２６により熱伝導性物質のヒートシンク２７を夫々接着する。このとき、該ヒートシンク２７は、銅（Ｃu）、銅（Ｃu）とニッケル（Ｎi）との合金、又はアルミニウム（Ａl）のうち何れか一つを用いる。
【００２３】
次いで、図３（Ｃ）に示すように、前記ビアホール２５c に充填された電導性物質２５d の下面にソルダーボール２８を夫々接着して積層型半導体パッケージの製造を終了する。
【００２４】
図４は、以上のようにして製造された積層型半導体パッケージを印刷回路基板２９上に実装した状態を示す斜視図である。また、図５は、図４のＡ，Ｂ，Ｃ，Ｄ面及びこれと直交するＡ″，Ｂ″，Ｃ″，Ｄ″面で上記積層型半導体パッケージを切断して示す斜視図である。これにより、積層型半導体パッケージが前記タップテープ２５によって印刷回路基板２９に接続される状態がわかる。
【００２５】
【発明の効果】
本発明は以上のように構成されたので、複数の半導体チップが積層形成されたパッケージ本体の３方の側面に熱伝導性物質から成るヒートシンクが接着形成されていることから、各半導体チップの発生熱を前記ヒートシンクを介して外部に放出することができる。
【００２６】
また、各半導体チップ上に形成されたチップパッドとタップテープとが、パッケージ本体のエッジまで形成された導線により連結されるため、半導体パッケージを軽薄短小化することができる。
【００２７】
さらに、前記パッケージ本体に形成され熱放出を行うヒートシンクの物質を、銅、銅とニッケルとの合金又はアルミニウムのうち何れか一つを用いれば良いため、原価を低減することができる。
【００２８】
さらにまた、複数の半導体チップが積層形成されたパッケージ本体の一側面にタップテープとソルダーボールを形成したことにより、該パッケージ本体を前記タップテープとソルダーボールにより印刷回路基板に連結することができ、半導体パッケージの軽薄短小化を図ることができる。
【図面の簡単な説明】
【図１】本発明に係る積層型半導体パッケージの実施の形態を示す縦断面図である。
【図２】本発明に係る積層型半導体パッケージの製造方法を示す工程図である。
【図３】同じく本発明に係る積層型半導体パッケージの製造方法を示す工程図である。
【図４】本発明に係る積層型半導体パッケージが印刷回路基板上に実装された状態を示す斜視図である。
【図５】図４に示す積層型半導体パッケージをＡ，Ｂ，Ｃ，Ｄ面及びＡ″，Ｂ″，Ｃ″，Ｄ″面で切断して示す斜視図である。
【図６】従来の積層型半導体パッケージの１例を示した縦断面図である。
【図７】従来の積層型半導体パッケージの他の例を示した縦断面図である。
【符号の説明】
２０…半導体チップ
２０ａ…チップパッド
２１…導線
２２…第１接着部材
２３…パッケージ本体
２４…第２接着部材
２５…タップテープ
２５ａ…接着層
２５ｂ…金属パターン
２５ｃ…ビアホール
２５ｄ…電導性物質
２６…第３接着部材
２７…ヒートシンク
２８…ソルダーボール
２９…印刷回路基板

Claims (6)

  1. 上面に複数のチップパッドが夫々形成された複数の半導体チップと、
    それら各チップパッドから前記各半導体チップの上面縁部位まで夫々延長形成された導線と、
    前記複数の半導体チップが各半導体チップ間に第１接着部材を介して夫々接着して積層形成されたパッケージ本体と、
    該パッケージ本体の上下面及び一方側面に第３接着部材により接着された熱伝導性物質から成るヒートシンクと、
    前記パッケージ本体の前記導線の延長された側面に第２接着部材により接着されたタップテープと、
    該タップテープの下面に接着形成された複数のソルダーボールと、を備えて構成され、
    前記タップテープが、板状の金属パターン、該金属パターンの上下両面に所定間隔を置いて夫々形成されたビアホール、及びこれらビアホールに充填された電導性物質を有することを特徴とする積層型半導体パッケージ。
  2. 前記導線は、前記チップパッドとタップテープとを連結する電導性物質から成ることを特徴とする請求項１記載の積層型半導体パッケージ。
  3. 前記ヒートシンクは、銅、銅とニッケルとの合金又はアルミニウムのうち何れか一つを用いることを特徴とする請求項１又は２記載の積層型半導体パッケージ。
  4. 各半導体チップの上面に夫々形成された複数のチップパッドから該半導体チップの上面の一方側縁部位まで導線を夫々形成する工程と、
    このように形成された複数の半導体チップを各半導体チップ間に第１接着部材を介して相互接着し積層してパッケージ本体を形成する工程と、
    該パッケージ本体の前記導線の延長された側面に第２接着部材を用いてタップテープを接着する工程と、
    該パッケージ本体の前記タップテープが接着された側面を除いた他の３方側面に第３接着部材により熱伝導性物質から成るヒートシンクを夫々接着する工程と、
    該パッケージ本体の前記タップテープの下面にソルダーボールを夫々接着する工程と、を順次行い、
    前記タップテープが、板状の金属パターン、該金属パターンの上下両面に所定間隔を置いて夫々形成されたビアホール、及びこれらビアホールに充填された電導性物質とを有することを特徴とする積層型半導体パッケージの製造方法。
  5. 前記導線は、前記チップパッドとタップテープとを連結する電導性物質であることを特徴とする請求項４記載の積層型半導体パッケージの製造方法。
  6. 前記ヒートシンクは、銅、銅とニッケルとの合金又はアルミニウムのうち何れか一つを用いることを特徴とする請求項４又は５記載の積層型半導体パッケージの製造方法。
JP15888697A 1996-06-17 1997-06-16 積層型半導体パッケージ及びその製造方法 Expired - Fee Related JP3879033B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR21865/1996 1996-06-17
KR1019960021865A KR100186331B1 (ko) 1996-06-17 1996-06-17 적층형 패키지

Publications (2)

Publication Number Publication Date
JPH1065096A JPH1065096A (ja) 1998-03-06
JP3879033B2 true JP3879033B2 (ja) 2007-02-07

Family

ID=19462171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15888697A Expired - Fee Related JP3879033B2 (ja) 1996-06-17 1997-06-16 積層型半導体パッケージ及びその製造方法

Country Status (4)

Country Link
US (1) US5910682A (ja)
JP (1) JP3879033B2 (ja)
KR (1) KR100186331B1 (ja)
DE (1) DE19725464C2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100214560B1 (ko) * 1997-03-05 1999-08-02 구본준 반도체 멀티칩 모듈
KR100214562B1 (ko) * 1997-03-24 1999-08-02 구본준 적층 반도체 칩 패키지 및 그 제조 방법
US6140696A (en) 1998-01-27 2000-10-31 Micron Technology, Inc. Vertically mountable semiconductor device and methods
US6147411A (en) * 1998-03-31 2000-11-14 Micron Technology, Inc. Vertical surface mount package utilizing a back-to-back semiconductor device module
KR100290886B1 (ko) * 1998-05-09 2001-07-12 김영환 초고집적회로반도체패키지및그제조방법
DE19826971C2 (de) * 1998-06-18 2002-03-14 Reiner Goetzen Verfahren zum mechanischen und elektrischen Verbinden von Systembauteilen
KR100290784B1 (ko) 1998-09-15 2001-07-12 박종섭 스택 패키지 및 그 제조방법
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
US6849480B1 (en) 1999-05-07 2005-02-01 Seagate Technology Llc Surface mount IC stacking method and device
JP3424627B2 (ja) * 1999-11-26 2003-07-07 日本電気株式会社 半導体装置とそれを用いた三次元半導体装置及びその製造方法並びにテンプレート
KR100587042B1 (ko) * 1999-12-22 2006-06-07 주식회사 하이닉스반도체 적층형 패키지 및 그 제조방법
TW445610B (en) * 2000-06-16 2001-07-11 Siliconware Precision Industries Co Ltd Stacked-die packaging structure
KR20020028017A (ko) * 2000-10-06 2002-04-15 박종섭 고밀도 패키지
KR100716867B1 (ko) * 2001-03-30 2007-05-09 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 히트싱크의 그라운딩 방법
KR100394808B1 (ko) * 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
DE10136655C1 (de) * 2001-07-20 2002-08-01 Optosys Technologies Gmbh Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
US6433413B1 (en) * 2001-08-17 2002-08-13 Micron Technology, Inc. Three-dimensional multichip module
US6747347B2 (en) * 2001-08-30 2004-06-08 Micron Technology, Inc. Multi-chip electronic package and cooling system
US6686654B2 (en) * 2001-08-31 2004-02-03 Micron Technology, Inc. Multiple chip stack structure and cooling system
KR100444170B1 (ko) * 2001-12-28 2004-08-11 동부전자 주식회사 반도체패키지
US6794748B1 (en) * 2003-04-22 2004-09-21 Intel Corporation Substrate-less microelectronic package
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
DE102005030465B4 (de) * 2005-06-28 2007-12-20 Infineon Technologies Ag Halbleiterstapelblock mit Halbleiterchips und Verfahren zur Herstellung desselben
JP2008066655A (ja) * 2006-09-11 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、及び電気機器システム
FR2917233B1 (fr) * 2007-06-07 2009-11-06 Commissariat Energie Atomique Integration 3d de composants verticaux dans des substrats reconstitues.
US20120119345A1 (en) * 2010-11-15 2012-05-17 Cho Sungwon Integrated circuit packaging system with device mount and method of manufacture thereof
US8569874B2 (en) * 2011-03-09 2013-10-29 International Business Machines Corporation High memory density, high input/output bandwidth logic-memory structure and architecture
JP6880328B2 (ja) * 2018-09-07 2021-06-02 ルミレッズ ホールディング ベーフェー 発光素子及び照明装置のための支持体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714802A (en) * 1991-06-18 1998-02-03 Micron Technology, Inc. High-density electronic module
US5619067A (en) * 1994-05-02 1997-04-08 Texas Instruments Incorporated Semiconductor device package side-by-side stacking and mounting system
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging

Also Published As

Publication number Publication date
DE19725464C2 (de) 2002-05-16
KR100186331B1 (ko) 1999-03-20
DE19725464A1 (de) 1997-12-18
KR980006212A (ko) 1998-03-30
US5910682A (en) 1999-06-08
JPH1065096A (ja) 1998-03-06

Similar Documents

Publication Publication Date Title
JP3879033B2 (ja) 積層型半導体パッケージ及びその製造方法
US5285352A (en) Pad array semiconductor device with thermal conductor and process for making the same
JP4703980B2 (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JP2936320B2 (ja) 半導体パッケージ
JP3176307B2 (ja) 集積回路装置の実装構造およびその製造方法
KR100546374B1 (ko) 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US7312108B2 (en) Method for assembling a ball grid array package with two substrates
TWI329354B (en) Multi-die semiconductor package
US6857470B2 (en) Stacked chip package with heat transfer wires
US20020030289A1 (en) Wire arrayed chip size package and fabrication method thereof
JP3724954B2 (ja) 電子装置および半導体パッケージ
US20050116322A1 (en) Circuit module
US6670704B1 (en) Device for electronic packaging, pin jig fixture
TW200933831A (en) Integrated circuit package and the method for fabricating thereof
US6509642B1 (en) Integrated circuit package
JP2570645B2 (ja) 半導体装置
US6057594A (en) High power dissipating tape ball grid array package
JP3549316B2 (ja) 配線基板
US6972477B2 (en) Circuit device with conductive patterns separated by insulating resin-filled grooves
JPH1084011A (ja) 半導体装置及びこの製造方法並びにその実装方法
JPH06132441A (ja) 樹脂封止型半導体装置及びその製造方法
JPH10321670A (ja) 半導体装置
JP2004200665A6 (ja) 半導体装置およびその製造方法
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050311

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050506

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061024

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131117

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees