KR100716867B1 - 반도체패키지 및 히트싱크의 그라운딩 방법 - Google Patents

반도체패키지 및 히트싱크의 그라운딩 방법 Download PDF

Info

Publication number
KR100716867B1
KR100716867B1 KR1020010016984A KR20010016984A KR100716867B1 KR 100716867 B1 KR100716867 B1 KR 100716867B1 KR 1020010016984 A KR1020010016984 A KR 1020010016984A KR 20010016984 A KR20010016984 A KR 20010016984A KR 100716867 B1 KR100716867 B1 KR 100716867B1
Authority
KR
South Korea
Prior art keywords
heat sink
semiconductor chip
substrate
circuit pattern
conductive
Prior art date
Application number
KR1020010016984A
Other languages
English (en)
Other versions
KR20020076837A (ko
Inventor
조응산
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020010016984A priority Critical patent/KR100716867B1/ko
Publication of KR20020076837A publication Critical patent/KR20020076837A/ko
Application granted granted Critical
Publication of KR100716867B1 publication Critical patent/KR100716867B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

이 발명은 반도체패키지 및 히트싱크의 그라운딩 방법에 관한 것으로, 히트싱크와 섭스트레이트 사이의 접착력을 약화시키지 않으면서도 간단한 구조 및 방법으로 상기 히트싱크와 섭스트레이트의 회로패턴을 전기적으로 확실하게 접속시킬 수 있도록, 상면에 다수의 입출력패드가 형성된 반도체칩과; 대략 판상(板狀)으로서 상기 반도체칩의 하면에 접착수단으로 접착되어 있되, 상기 반도체칩의 하면 넓이보다 더 넓게 형성되어 있고, 상기 반도체칩의 외주연인 상면에는 적어도 하나 이상의 요홈이 형성된 히트싱크와; 상기 반도체칩의 외주연인 히트싱크 상면에 수지층이 접착되고, 상기 수지층 상면에는 다수의 본드핑거 및 볼랜드를 포함하는 회로패턴이 형성되며, 상기 히트싱크의 요홈과 대응되는 영역에는 상기 수지층을 관통하는 관통공이 형성되어 이루어진 섭스트레이트와; 상기 반도체칩의 입출력패드와 상기 섭스트레이트의 회로패턴중 본드핑거를 전기적으로 접속하는 다수의 제1도전성와이어와; 상기 히트싱크의 요홈과 상기 섭스트레이트의 회로패턴중 본드핑거를 전기적으로 접속하는 다수의 제2도전성와이어와; 상기 반도체칩 및 도전성와이어가 봉지재로 봉지되어 형성된 봉지부와; 상기 섭스트레이트의 회로패턴중 볼랜드에 융착된 다수의 도전성볼을 포함하여 이루어진 것을 특징으로 함.

Description

반도체패키지 및 히트싱크의 그라운딩 방법{Semiconductor package and grounding method of heat sink}
도1a는 종래 반도체패키지의 단면도이고, 도1b는 도1a의 A부분을 확대한 단면도이다.
도2a는 본 발명에 의한 반도체패키지의 단면도이고, 도2b는 도2a의 B부분을 확대한 단면도이다.
도3a 내지 도3c는 본 발명에 의한 히트싱크의 그라운딩 방법을 도시한 설명도이다.
- 도면중 주요 부호에 대한 설명 -
100; 본 발명에 의한 반도체패키지 2; 반도체칩
4; 입출력패드(I/O Pad) 10; 히트싱크(Heat Sink)
12; 요부(凹部) 14; 요홈
16; 흑색 산화막(Black Oxidation) 20; 섭스트레이트(Substrate)
22; 수지층 24; 회로패턴(Circuit Pattern)
24a; 본드핑거(Bond Finger) 24b; 볼랜드(Ball Land)
26; 절연성 수지 28; 관통공
30; 접착층
41; 제1도전성와이어(Conductive Wire) 42; 제2도전성와이어
51; 제1봉지부 52; 제2봉지부
60; 도전성볼(Conductive Ball)
본 발명은 반도체패키지 및 히트싱크의 그라운딩 방법에 관한 것으로, 더욱 상세하게 설명하면 히트싱크를 섭스트레이트 또는 반도체칩에 대한 공통의 그라운드용으로 사용할 수 있도록 한 반도체패키지 및 그 히트싱크의 그라운딩 방법에 관한 것이다.
통상 반도체칩의 표면에 형성된 다수의 입출력패드는 신호용 패드, 전력 공급용 패드 및 그라운드용 패드로 분류된다. 또한, 상기 반도체칩이 탑재되는 섭스트레이트에는 상기 반도체칩의 신호, 전력 공급 및 그라운드를 위한 신호용 회로패턴, 전력 공급용 회로패턴 및 그라운드용 회로패턴이 다수 형성되어 있다. 또한, 상기 섭스트레이트에 형성된 회로패턴의 개수는 통상 상기 신호용 회로패턴이 가장 많고, 그 다음으로 전력 공급용 및 그라운드용 회로패턴이 다수를 차지한다.
한편, 최근에는 상기 반도체칩의 방열성능을 향상하기 위해, 상기 반도체칩의 일면에 직접 히트싱크를 부착한 반도체패키지가 양산되고 있다. 상기와 같이 히트싱크를 도입했을 경우에는 반도체칩의 방열성능 향상외에도 상기 히트싱크를 공통의 그라운드용으로 이용할 수 있기 때문에, 상기 섭스트레이트에서 많은 개수의 불필요한 그라운드용 회로패턴을 제거할 수 있고 따라서 상기 신호용 회로패턴을 더욱 많이 확보할 수 있는 장점이 있다.
도1a는 상기한 바와 같이 그라운드화된 히트싱크(10)를 갖는 반도체패키지(100')의 단면이 도시되어 있다.
도시된 바와 같이 대략 판상(板狀)으로서 구리(Cu), 구리합금(Cu Alloy), 철(Fe), 철/니켈 합금(Fe/Ni Alloy) 등으로 된 히트싱크(10)가 구비되어 있다. 또한, 상기 히트싱크(10)의 상면 중앙에는 반도체칩(2)의 높이를 최대한 낮추기 위해 일정 깊이의 요부(12)(凹部)가 형성될 수도 있다.
상기 히트싱크(10)의 요부(12)중 그 바닥면에는 상면에 다수의 입출력패드(4)가 형성된 반도체칩(2)이 접착수단(30)으로 접착되어 있으며, 상기 요부(12)의 외주연인 히트싱크(10)의 상면에는 섭스트레이트(20)가 접착수단(30)으로 접착되어 있다. 상기 섭스트레이트(20)는 통상 수지층(22)을 기본층으로 그 상면에 다수의 회로패턴(24)이 형성되어 있다. 상기 회로패턴(24)은 상기 반도체칩(2)의 입출력패드(4)에 도전성와이어(41)로 접속되는 본드핑거(24a)와, 마더보드(도시되지 않음)에 실장하기 위한 도전성볼(60)이 융착되는 볼랜드(24b)를 포함한다.
또한, 상기 본드핑거(24a) 및 볼랜드(24b)를 제외한 나머지 회로패턴(24) 및 상기 수지층(22)의 상면은 절연성 수지(26)로 코팅되어 있다. 또한, 상술한 바와 같이 상기 반도체칩(2)의 입출력패드(4)와 상기 섭스트레이트(20)의 회로패턴(24)중 본드핑거(24a)는 골드와이어(Au Wire)와 같은 도전성와이어(41)에 의해 상호 접 속되어 있고, 상기 볼랜드(24b)에는 솔더볼(Solder Ball)과 같은 도전성볼(60)이 융착되어 있다.
마지막으로, 상기 반도체칩(2), 도전성와이어(41) 등은 외부의 기계적, 전기적 충격이나, 오염물질로부터 보호될 수 있도록 에폭시몰딩컴파운드(Epoxy Molding Compound) 또는 글럽탑(Glop Top)과 같은 봉지재로 봉지되어 일정 형태의 봉지부(51)를 형성하고 있다. 상기 봉지부(51)의 높이는 상기 도전성볼(60)의 높이보다 낮은 위치에 형성되어 있다.
한편, 상기 섭스트레이트(20)에 형성된 회로패턴(24)과 상기 히트싱크(10)를 전기적으로 접속 즉, 상기 히트싱크(10)를 그라운드화시키는 구조는 도1b에 상세하게 도시되어 있다. 즉, 상기 히트싱크(10)의 일정부분에는 일정두께의 도금층(17)이 형성되어 있고, 상기 도금층(17)의 상부에는 상기 섭스트레이트(20)의 수지층(22)을 관통하는 관통공(28) 및 그 관통공(28) 내측에는 도전성 비아(29)가 형성되어 있다.
또한, 상기 도전성 비아(29)는 상기 수지층(22) 상면의 회로패턴(24)과 접속되어 있음으로써, 상기 섭스트레이트(20)의 회로패턴(24)과 상기 히트싱크(10)는 상호 전기적으로 접속된다. 물론, 상기 히트싱크(10)와 전기적으로 접속된 회로패턴(24)은 그라운드용의 회로패턴이다.
여기서, 상기 도금층(17)은 통상 은(Ag)으로 형성된 층이며, 상기 비아(29)는 솔더(Pb/Sn) 또는 구리(Cu)의 충진 또는 도금에 의해 형성된 것이다. 도면중 미설명 부호 16은 상기 히트싱크(10)와 섭스트레이트(20)를 접착시키는 접착수단(30) 이 양호한 접착 성능을 나타내도록 히트싱크(10) 표면에 형성된 흑색 산화막(Black Oxidation)이다. 상기 흑색 산화막(16)이 형성되지 않은 경우에는 상기 히트싱크(10) 표면에 섭스트레이트(20)가 접착수단(30)으로 강하게 접착되지 않아 계면 박리 현상이 쉽게 발생할 위험이 있다.
도1b에 도시된 바와 같이 상기 흑색 산화막(16)은 상기 비아(29)와 접속된 도금층(17)의 표면에도 형성됨으로써, 상기 섭스트레이트(20)가 접착수단(30)에 의해 양호하게 접착되도록 도모하고 있다.
한편, 도면에 도시되어 있지는 않지만, 상기 비아(29)의 형성 대신 상기 히트싱크(10)의 도금층(17)과 상기 섭스트레이트(20)의 회로패턴(24)을 도전성와이어를 이용하여 상호 접속하는 구조 및 방법도 연구되어 있다.
그러나 이러한 종래의 반도체패키지(100')는 상기 도금층(17) 표면에 형성된 흑색 산화막(16) 때문에 상기 도금층(17) 표면에서 계면박리가 빈번하게 발생하는 단점이 있다. 즉, 상기 은(Ag)으로 형성된 도금층(17)과 상기 흑색 산화막(16)은 그 접착력이 매우 나쁘기 때문에, 그 계면에서 쉽게 박리 현상이 진행된다. 이는 결국 상기 섭스트레이트(20)와 히트싱크(10) 사이의 접착력을 저하시키고 따라서, 반도체패키지(100')의 신뢰성을 크게 저하시키는 원인이 되고 있다.
물론, 상기 은(Ag)으로 형성된 도금층(17) 표면에 흑색 산화막(16)을 형성시키지 않는 방법도 있으나, 이러한 경우에는 상기 도금층(17)과 상기 접착층 사이의 접착력이 매우 약함으로써, 상기와 같은 계면 박리 현상은 피할 수 없다.
또한, 상기와 같이 히트싱크(10)를 그라운드화시키기 위해 그 히트싱크(10) 의 일정 부분에 도금 작업을 별도로 수행하는 추가 공정이 필요하고, 더불어 상기 섭스트레이트(20)의 관통공(28)에 도전성비아(29)를 별도로 더 형성해야 하는 공정도 추가해야 함으로써, 생산성이 낮을 뿐만 아니라 제조 비용도 높아지는 문제가 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 본 발명의 목적은 히트싱크와 섭스트레이트 사이의 접착력을 약화시키지 않으면서도 간단한 구조 및 방법으로 상기 히트싱크와 섭스트레이트의 회로패턴을 전기적으로 확실하게 접속시킬 수 있는 반도체패키지 및 그 히트싱크의 그라운딩 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 상면에 다수의 입출력패드가 형성된 반도체칩과; 대략 판상(板狀)으로서 상기 반도체칩의 하면에 접착수단으로 접착되어 있되, 상기 반도체칩의 하면 넓이보다 더 넓게 형성되어 있고, 상기 반도체칩의 외주연인 상면에는 적어도 하나 이상의 요홈이 형성된 히트싱크와; 상기 반도체칩의 외주연인 히트싱크 상면에 수지층이 접착되고, 상기 수지층 상면에는 다수의 본드핑거 및 볼랜드를 포함하는 회로패턴이 형성되며, 상기 히트싱크의 요홈과 대응되는 영역에는 상기 수지층을 관통하는 관통공이 형성되어 이루어진 섭스트레이트와; 상기 반도체칩의 입출력패드와 상기 섭스트레이트의 회로패턴중 본드핑거를 전기적으로 접속하는 다수의 제1도전성와이어와; 상기 히트싱크의 요홈과 상기 섭스트레이트의 회로패턴중 본드핑거를 전기적으로 접속하는 다수의 제2도전성와이어와; 상기 반도체칩 및 도전성와이어가 봉지재로 봉지되어 형성된 봉지부와; 상기 섭스트레이트의 회로패턴중 볼랜드에 융착된 다수의 도전성볼을 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 히트싱크는 상기 섭스트레이트와 접하는 상면에 흑색 산화막이 형성되어 있고, 상기 요홈은 상기 흑색 산화막을 관통하여 형성되어 있다.
또한, 상기 제2도전성와이어는 상기 섭스트레이트의 회로패턴중 그라운드용 회로패턴에 연결되어 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 히트싱크를 그라운드화시키는 방법은, 대략 판상(板狀)의 히트싱크 표면에 흑색 산화막을 형성하는 단계와; 상기 히트싱크의 일정 영역에 레이저를 이용하여 다수의 요홈을 형성하는 단계와; 상기 히트싱크의 요홈에 도전성와이어의 일단을 볼본딩(Ball Bonding)하고, 섭스트레이트의 회로패턴에 상기 도전성와이어의 타단을 스티치본딩(Stitch Bonding)하는 단계를 포함하여 이루어진 것을 특징으로 한다.
상기와 같이 하여 본 발명에 의한 반도체패키지에 의하면, 흑색 산화막이 형성된 히트싱크에 레이저로 일정 깊이의 요홈을 형성하고, 상기 요홈과 섭스트레이트의 회로패턴을 도전성와이어로 접속함으로써, 간단한 구조에 의해 상기 히트싱크를 공통의 그라운드용으로 이용할 수 있게 된다. 또한, 이때 상기 요홈은 그 외측으로 흑색 산화막이 형성되어 있음으로써, 상기 섭스트레이트와 상기 히트싱크는 상기 요홈의 존재에 상관없이 매우 강하게 접착될 수 있고 따라서, 종래와 같은 계 면 박리 현상을 피할 수 있게 된다.
더불어, 본 발명에 의한 히트싱크의 그라운딩 방법에 의하면 반도체칩과 섭스트레이트의 와이어본딩 공정전에 상기 히트싱크에 레이저를 이용하여 일정깊이의 요홈을 형성한 후, 통상의 와이어 본딩 공정에 의해 상기 히트싱크를 공통의 그라운드로 이용할 수 있게 된다. 즉, 종래에는 히트싱크 표면에 일정 두께의 도금 공정을 수행하고 또한 섭스트레이트의 관통공에 도전성 비아를 형성하는 등의 복잡한 공정을 수행하여야 했지만, 본 발명은 레이저를 이용한 요홈 형성 공정만으로 상기 히트싱크를 공통의 그라운드용으로 간단하게 형성할 수 있게 된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a는 본 발명에 의한 반도체패키지(100)의 단면도이고, 도2b는 도2a의 B부분을 확대한 단면도이다.
도시된 바와 같이 상면에 다수의 입출력패드(4)가 형성된 반도체칩(2)이 구비되어 있다. 상기 반도체칩(2)의 하면에는 그것보다 넓은 면적을 갖는 대략 판상(板狀)인 히트싱크(10)가 접착수단(30)으로 접착되어 있으며, 상기 반도체칩(2)이 접착되는 히트싱크(10) 상면에는 일정 깊이의 요부(12)가 형성될 수도 있다.
상기 히트싱크(10)는 상기 반도체칩(2)의 외주연에 해당하는 상면에 적어도 하나 이상의 요홈(14)이 형성되어 있다.
여기서, 상기 히트싱크(10)는 그 상면에 일정 두께의 흑색 산화막(16)이 형 성되어 있고, 상기 요홈(14)은 상기 절연성의 흑색 산화막(16)을 관통한 채 도전성의 히트싱크(10) 표면에까지 형성되어 있다.
계속해서, 상기 반도체칩(2)의 외주연에 해당하는 히트싱크(10)의 상면에는 접착수단(30)이 개재된 채 수지층(22)이 접착되어 있고, 상기 수지층(22)의 상면에는 다수의 본드핑거(24a) 및 볼랜드(24b)를 포함하는 회로패턴(24)이 형성되어 있으며, 상기 히트싱크(10)의 요홈(14)과 대응되는 영역에는 상기 수지층(22) 및 접착수단(30)을 관통하는 관통공(28)이 형성되어 있는 통상의 섭스트레이트(20)가 형성되어 있다. 물론, 상기 회로패턴(24)중 본드핑거(24a) 및 볼랜드(24b)를 제외한 상면은 절연성 수지(26)로 코팅되어 있다.
계속해서, 상기 반도체칩(2)의 입출력패드(4)와 상기 섭스트레이트(20)의 회로패턴(24)중 본드핑거(24a)는 제1도전성와이어(41)에 의해 상호 접속되어 있다. 또한, 상기 히트싱크(10)의 요홈(14)과 상기 섭스트레이트(20)의 회로패턴(24)중 본드핑거(24a)도 제2도전성와이어(42)에 의해 상호 접속되어 있다.
여기서, 상기 제2도전성와이어(42)는 일단이 상기 히트싱크(10)의 요홈(14)에 볼본딩(Ball Bonding)되어 있고, 타단은 상기 섭스트레이트(20)의 회로패턴(24)중 본드핑거(24a)에 스티치본딩(Stitch Bonding)되어 있다. 이때 도2b에 도시된 바와 같이 상기 요홈(14)은 상기 흑색 산화막(16)을 관통하여 도전성의 히트싱크(10)에까지 형성되어 있음으로써, 도전성와이어(42)는 상기 히트싱크(10)에 확실하게 전기적으로 접속된 상태가 된다. 또한, 상기와 같이 일정 모양을 하는 요홈(14)에 제2도전성와이어(42)의 일단이 깊게 볼본딩됨으로써, 제2도전성와이어(42)와 상기 히트싱크(10) 사이의 기계적 결합력도 증가되는 장점이 있다.
상기 제2도전성와이어(42)에 접속된 섭스트레이트(20)의 회로패턴(24)은 물론 그라운드용 회로패턴이다.
이어서, 상기 반도체칩(2) 및 제1도전성와이어(41)는 에폭시몰딩컴파운드 또는 글럽탑과 같은 봉지재로 봉지되어 일정 형상의 봉지부(이를 제1봉지부(51)로 정의함)를 이루고 있다. 물론, 상기 섭스트레이트(20)에 형성된 관통공(28)에도 상기 제2도전성와이어(42)를 외부환경으로부터 보호할 수 있도록 봉지재가 충진되어 소정 형상의 봉지부(이를 제2봉지부(52)로 정의함)가 형성되어 있다. 또한, 상기 섭스트레이트(20)의 회로패턴(24)중 볼랜드(24b)에는 솔더볼과 같은 다수의 도전성볼(60)이 융착되어 있다.
도3a 내지 도3c는 본 발명에 의한 히트싱크(10)의 그라운딩 방법을 도시한 설명도이다. 통상 반도체패키지(100)는 수많은 공정을 통해서 하나의 제품으로 만들어지지만, 여기서는 상기 그라운딩 방법을 중심으로 설명하기로 한다.
도시되어 있지는 않지만, 대략 판상(板狀)의 히트싱크(10) 표면에 흑색 산화막(16)을 형성하고, 상기 히트싱크(10) 표면에 반도체칩(2) 및 섭스트레이트(20) 등을 접착수단(30)으로 접착한다.
이어서, 도3a에 도시된 바와 같이 섭스트레이트(20)에 미리 형성된 관통공(28)을 통해 외부로 개방된 히트싱크(10)의 표면에 일정 깊이의 요홈(14)을 형성한다. 상기 요홈(14)은 물론 화학적 에칭법을 이용할 수도 있으나, 에너지가 큰 레이저를 이용함이 바람직하다. 상기 레이저는 마킹(Marking) 공정에서 이용되 는 레이저를 이용할 수도 있을 것이다. 상기 레이저에 의해 형성된 요홈(14)은 상기 히트싱크(10) 표면에 형성된 흑색 산화막(16)을 관통할 뿐만 아니라 그 내측의 도전성 영역에까지 형성되도록 한다.
상기와 같은 레이저를 이용한 요홈(14) 형성 후에는 통상적인 와이어 본딩 공정을 수행한다. 즉, 반도체칩(2)의 입출력패드(4)와 섭스트레이트(20)의 회로패턴(24)을 제1도전성와이어(41)로 접속하고 또한, 상기 히트싱크(10)의 요홈(14)과 섭스트레이트(20)의 회로패턴(24)을 제2도전성와이어(42) 접속한다.
즉, 도3b에 도시된 바와 같이, 상기 히트싱크(10)의 요홈(14)에 제2도전성와이어(42)의 일단을 볼본딩(Ball Bonding)하고, 섭스트레이트(20)의 회로패턴(24)에 상기 제2도전성와이어(42)의 타단을 스티치본딩(Stitch Bonding)한다. 이때, 상기 볼본딩되는 제2도전성와이어(42)의 단부는 도전성의 히트싱크(10) 영역에 완벽하게 전기적으로 접속된다.
이어서, 상기 반도체칩(2) 및 제1도전성와이어(41)와, 상기 섭스트레이트(20)의 관통공(28) 내측인 제2도전성와이어(42) 등이 외부 환경으로부터 보호될 수 있도록 제1봉지부(51) 및 제2봉지부(52)(도3c 참조)를 형성한다.
또한 상기 섭스트레이트(20)의 회로패턴(24)(즉, 볼랜드(24b))에는 솔더볼과 같은 도전성볼(60)을 융착하여 고정시킨다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지에 의하면, 흑색 산화막이 형성된 히트싱크에 레이저로 일정 깊이의 요홈을 형성하고, 상기 요홈과 섭스트레이트의 회로패턴을 도전성와이어로 접속함으로써, 간단한 구조에 의해 상기 히트싱크를 공통의 그라운드용으로 이용할 수 있는 효과가 있다.
또한, 이때 상기 요홈은 그 외측으로 흑색 산화막이 형성되어 있음으로써, 상기 섭스트레이트와 상기 히트싱크는 상기 요홈의 존재에 상관없이 매우 강하게 접착될 수 있고 따라서, 종래와 같은 계면 박리 현상을 피할 수 있는 효과가 있다.
더불어, 본 발명에 의한 히트싱크의 그라운딩 방법에 의하면 반도체칩과 섭스트레이트의 와이어본딩 공정전에 상기 히트싱크에 레이저를 이용하여 일정깊이의 요홈을 형성한 후, 통상의 와이어 본딩 공정에 의해 상기 히트싱크를 공통의 그라운드로 이용할 수 있는 장점이 있다. 즉, 종래에는 히트싱크 표면에 일정 두께의 도금 공정을 수행하고 또한 섭스트레이트의 관통공에 도전성 비아를 형성하는 등의 복잡한 공정을 수행하여야 했지만, 본 발명은 레이저를 이용한 요홈 형성 공정만으로 상기 히트싱크를 공통의 그라운드용으로 간단하게 형성할 수 있게 된다.

Claims (4)

  1. 상면에 다수의 입출력패드가 형성된 반도체칩;
    판상(板狀)으로서 상기 반도체칩의 하면에 접착수단으로 접착되어 있되, 상기 반도체칩의 하면 넓이보다 더 넓게 형성되어 있고, 상기 반도체칩의 외주연인 상면에는 적어도 하나의 요홈이 형성된 히트싱크;
    상기 반도체칩의 외주연인 히트싱크 상면에 수지층이 접착되고, 상기 수지층 상면에는 다수의 본드핑거 및 볼랜드를 포함하는 회로패턴이 형성되며, 상기 히트싱크의 요홈과 대응되는 영역에는 상기 수지층을 관통하는 관통공이 형성되어 이루어진 섭스트레이트;
    상기 반도체칩의 입출력패드와 상기 섭스트레이트의 회로패턴중 본드핑거를 전기적으로 접속하는 다수의 제1도전성와이어;
    상기 히트싱크의 요홈과 상기 섭스트레이트의 회로패턴중 본드핑거를 전기적으로 접속하는 다수의 제2도전성와이어;
    상기 반도체칩 및 도전성와이어가 봉지재로 봉지되어 형성된 봉지부; 및,
    상기 섭스트레이트의 회로패턴중 볼랜드에 융착된 다수의 도전성볼을 포함하여 이루어진 반도체패키지.
  2. 제1항에 있어서, 상기 히트싱크는 상기 섭스트레이트와 접하는 상면에 흑색 산화막이 형성되어 있고, 상기 요홈은 상기 흑색 산화막을 관통하여 형성된 것을 특징으로 하는 반도체패키지.
  3. 제1항에 있어서, 상기 제2도전성와이어는 상기 섭스트레이트의 회로패턴중 그라운드용 회로패턴에 연결된 것을 특징으로 하는 반도체패키지.
  4. 판상(板狀)의 히트싱크의 상면 중앙에 반도체칩이 안착되고, 상기 반도체칩의 외주연인 히트싱크의 상면에 다수의 회로패턴을 갖는 섭스트레이트가 안착된 반도체패키지를 준비하고, 상기 섭스트레이트의 회로패턴과 히트싱크를 그라운드시키는 방법에 있어서,
    상기 반도체칩 및 섭스트레이트를 히트싱크에 안착시키기 전에 상기 섭스트레이트가 안착될 상기 히트싱크의 표면에 흑색 산화막을 형성하는 단계;
    상기 반도체칩 및 섭스트레이트를 히트싱크에 안착시킨 후, 상기 히트싱크의 상면에 레이저를 이용하여 다수의 요홈을 형성하는 단계; 및,
    상기 히트싱크의 요홈에 도전성와이어의 일단을 볼본딩(Ball Bonding)하고, 상기 섭스트레이트의 회로패턴에 상기 도전성와이어의 타단을 스티치본딩(Stitch Bonding)하는 단계를 포함하여 이루어진 것을 특징으로 히트싱크의 그라운딩 방법.
KR1020010016984A 2001-03-30 2001-03-30 반도체패키지 및 히트싱크의 그라운딩 방법 KR100716867B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010016984A KR100716867B1 (ko) 2001-03-30 2001-03-30 반도체패키지 및 히트싱크의 그라운딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010016984A KR100716867B1 (ko) 2001-03-30 2001-03-30 반도체패키지 및 히트싱크의 그라운딩 방법

Publications (2)

Publication Number Publication Date
KR20020076837A KR20020076837A (ko) 2002-10-11
KR100716867B1 true KR100716867B1 (ko) 2007-05-09

Family

ID=27699388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010016984A KR100716867B1 (ko) 2001-03-30 2001-03-30 반도체패키지 및 히트싱크의 그라운딩 방법

Country Status (1)

Country Link
KR (1) KR100716867B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585226B1 (ko) 2004-03-10 2006-06-01 삼성전자주식회사 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910682A (en) * 1996-06-17 1999-06-08 Lg Semicon Co., Ltd. Semiconductor chip stack package
US5959356A (en) * 1995-11-25 1999-09-28 Samsung Electronics Co., Ltd. Solder ball grid array carrier package with heat sink
JP2000031315A (ja) * 1998-07-09 2000-01-28 Sumitomo Metal Electronics Devices Inc Ｂｇａパッケージ及びその製造方法
US6184580B1 (en) * 1999-09-10 2001-02-06 Siliconware Precision Industries Co., Ltd. Ball grid array package with conductive leads
JP2012031315A (ja) * 2010-07-30 2012-02-16 Dainippon Printing Co Ltd 耐熱仮着用粘着テープ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959356A (en) * 1995-11-25 1999-09-28 Samsung Electronics Co., Ltd. Solder ball grid array carrier package with heat sink
US5910682A (en) * 1996-06-17 1999-06-08 Lg Semicon Co., Ltd. Semiconductor chip stack package
JP2000031315A (ja) * 1998-07-09 2000-01-28 Sumitomo Metal Electronics Devices Inc Ｂｇａパッケージ及びその製造方法
US6184580B1 (en) * 1999-09-10 2001-02-06 Siliconware Precision Industries Co., Ltd. Ball grid array package with conductive leads
JP2012031315A (ja) * 2010-07-30 2012-02-16 Dainippon Printing Co Ltd 耐熱仮着用粘着テープ

Also Published As

Publication number Publication date
KR20020076837A (ko) 2002-10-11

Similar Documents

Publication Publication Date Title
KR100209993B1 (ko) 필름 캐리어 반도체 장치
US7816187B2 (en) Method for fabricating semiconductor package free of substrate
US7205674B2 (en) Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package
US6528877B2 (en) Semiconductor component having a chip carrier with openings for making contact
US7423340B2 (en) Semiconductor package free of substrate and fabrication method thereof
US20020140085A1 (en) Semiconductor package including passive elements and method of manufacture
US20050127492A1 (en) Semiconductor packages for enhanced number of terminals, speed and power performance
KR20010064907A (ko) 와이어본딩 방법 및 이를 이용한 반도체패키지
KR19990079658A (ko) 반도체패키지
KR100240748B1 (ko) 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
US7002251B2 (en) Semiconductor device
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
KR100292033B1 (ko) 반도체칩패키지및그제조방법
JPH0883865A (ja) 樹脂封止型半導体装置
KR100716867B1 (ko) 반도체패키지 및 히트싱크의 그라운딩 방법
JP3939707B2 (ja) 樹脂封止型半導体パッケージおよびその製造方法
KR100610916B1 (ko) 반도체패키지
KR100549299B1 (ko) 반도체패키지 및 그 제조 방법
KR100473336B1 (ko) 반도체패키지
KR100542672B1 (ko) 반도체패키지
KR100800135B1 (ko) 칩 사이즈 패키지 제조방법
KR100456482B1 (ko) 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
KR100762871B1 (ko) 칩크기 패키지 제조방법
KR100331074B1 (ko) 반도체패키지용 필름의 솔더볼랜드 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150504

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160503

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170502

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 13