KR100209993B1 - 필름 캐리어 반도체 장치 - Google Patents

필름 캐리어 반도체 장치 Download PDF

Info

Publication number
KR100209993B1
KR100209993B1 KR1019950033148A KR19950033148A KR100209993B1 KR 100209993 B1 KR100209993 B1 KR 100209993B1 KR 1019950033148 A KR1019950033148 A KR 1019950033148A KR 19950033148 A KR19950033148 A KR 19950033148A KR 100209993 B1 KR100209993 B1 KR 100209993B1
Authority
KR
South Korea
Prior art keywords
chip
layer
film
carrier
semiconductor device
Prior art date
Application number
KR1019950033148A
Other languages
English (en)
Other versions
KR960012396A (ko
Inventor
슈이찌 마쓰다
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960012396A publication Critical patent/KR960012396A/ko
Application granted granted Critical
Publication of KR100209993B1 publication Critical patent/KR100209993B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

필름 캐리어 반도체 장치 (10) 는 반도체 베어 칩 (20) 및 캐리어 필름 (30) 을 포함한다. 칩 전극 (21) 은 베어 칩 (20) 상에 제공된다. 각 칩 전극 (21) 은 캐리어 필름 (30) 에 전기적으로 연결된다. 범프 전극 (37) 은 필름 (30) 의 타 표면 (31b) 의 측의 캐리어 필름 (30) 상에 어레이로서 형성되고 배열된다. 상호 접속층 (32) 은 캐리어 필름 (30) 상에 제공되어 몇몇의 칩 전극 (21b) 을 범프 전극 (37a, 37b) 에 연결한다. 반도체 장치 (10) 는 또한, 칩 장착 영역 외부의 캐리어 필름 (30) 상에 구비된 노이즈 차폐층 (60) 을 포함한다. 노이즈 차폐층 (60) 은 하나 이상의 칩 전극 (21a) 에 전기적으로 연결된다.

Description

필름 캐리어 반도체 장치
제1도는 종래의 필름 캐리어 반도체 장치의 평면도.
제2도는 제1도의 A-A' 선을 따라 도시한 횡단면도.
제3도는 제1도의 B-B' 선을 따라 도시한 횡단면도.
제4도는 본 발명의 실시예에 따른 필름 캐리어 반도체 장치의 평면도.
제5도는 제4도의 A-A' 선을 따라 도시한 횡단면도.
제6도는 제4도의 B-B' 선을 따라 도시한 횡단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 장치 20 : 반도체 베어 칩
21 : 칩 전극 30 : 캐리어 필름
32 : 상호 접속층 37a, 37b : 범프 전극
60 : 노이즈 방지층
본 발명은, 필름 캐리어 반도체 장치, 좀더 상세하게는, 회로 보오드에 고밀도로 유리하게 탑재될 수 있는 필름 캐리어 반도체 장치에 관한 것이다.
다양한 형태의 반도체 패키지가 크기와 무게의 감량, 속도 증가 및 패키지의 기능적인 작동의 향상을 향한 전자계의 최근의 요구를 충족시키도록 개발되어왔다. 상기 반도체 장치는 패키지 및 이 패키지에 포함된 반도체 칩 (이후에 칩 으로 언급함) 을 포함한다.
상기 칩은 초고집적화되어 왔고, 이렇게 높은 밀도로 집적화된 반도체 칩은 그 위의 핀의 갯수를 증가시킨다. 더욱이, 반도체 칩 크기를 가능한 감소시키기 위한 힘든 요구가 있어 왔다. 따라서, 핀 대 핀 리드 피치는 반도체 장치에 대한 이와 같은 요구를 충족시키도록 감소되어야 한다. 많은 핀 갯수를 갖는 반도체 장치는 내부 리드 결합 또는 영역 어레이 결합에 의해서 얻어질 수 있다. 내부 리드 결합 및 영역 어레이 결합은 반도체의 영역을 위하여 필연적으로 여겨진다.
내부 리드 결합 (ILB) 은 패키지내에서 칩 및 리드사이의 전기적인 접촉을 만드는데 사용된다. 다양한 결합 기술은 이 내부 리드 결합을 성취하는데 이용될 수 있다. 와이어 결합은 가장 광범위하게 사용된 전기적인 상호 접속 공정이다. 이 공정에서, 미세한 와이어들이 칩상의 결합 패드 및 패키지상의 일치하는 리드사이에 전기적인 접촉을 형성하는데 사용된다. 와이어의 직경은 전형적으로 20 에서 30 마이크로미터이다. 와이어 결합 기술은 열압축 결합, 초음속 결합 및 열음속 결합기술을 포함한다.
미세 와이어의 사용은 하나의 패키지에 이용가능한 상호 접속의 수를 제한한다. 따라서, 많은 갯수의 핀을 갖는 반도체 장치에 대한 최근의 요구는 와이어 및 결합 패드상에 부실한 접속이 생기는 문제점을 일으킨다. 이 사실을 고려해 볼 때, 와이어 결합은 와이어가 없는 결합으로 대체되어왔다. 와이어가 없는 결합은 또한, 전극 패드상의 모든 범프 (이후에, 패드로서 언급함) 가 리드에 동시에 본드되는 연결 결합 (gang bonding) 으로 불리운다. 와이어가 없는 결합 기술은 테이프 오토메이티드 결합 (TAB) 및 플립-칩 결합을 포함한다. 상기 TAB 결합은 또한, 테이프 캐리어 결합으로 언급된다.
TAB 기술에서, 리드의 형태로 부식된 금-플레이트된 동 포일 (foil) 의 적층된 테이프는 칩 패드상의 범프에 접합된다. 와이어 결합의 적층은 크기의 감소 및 장치의 고집적화된 패키지의 관점에서 볼 때 이롭다. 다른 한편으로는, 플립-칩 결합은 칩상의 땜납의 상승된 금속성의 범프를 만들도록 요구한다. 칩은 기판 상호 접속 패턴에 아래로 향하여 전환되고 결합된다. 이 공정은 많은 핀 갯수 및 작은 피치를 갖는 반도체 장치의 생산에 적용된다. 더욱이, 이 기술은 빠르고 상호 접속의 짧은 길이를 갖는 적은 노이즈의 반도체 장치를 제공하는데 또한 이롭다.
TAB 및 플립-칩 결합 기술은 칩 및 필름 (패키지) 사이에 구비된 범프를 사용하여 그들 사이에 전기적인 상호 접속을 만든다. 이들 기술들은 예컨대, 일본국 특허 공보 제5-129366호 및 제6-77293호에 공지되어있다.
상술한 바와 같이, 이들 공보에 공지된 필름 캐리어 반도체 장치는 칩 및 캐리어 필름상에 전기적인 상호 접속을 위하여 범프를 사용한다. 칩 및 캐리어 필름사이의 전기적인 상호 접속이 범프를 사용하지 않고 성취되는 또 다른 필름 캐리어 반도체 장치가 있다. 반도체 칩 및 캐리어 필름은 어셈블리 공정중에 전기적으로 연결된다. 범프는 필름 캐리어 반도체 장치를, 예를 들어, 회로 보오드와 연결하는 목적으로만 사용된다. 기술된 유형의 필름 캐리어 반도체 장치는 반도체 칩 및 캐리어 필름을 포함한다. 접촉 패드는 반도체 칩의 한쪽 측에 제공된다. 접촉 패드는 반도체 칩의 주변칩의 주변을 따라 배열된다. 상호 접속층은 캐리어 필름상에 구비된다. 캐리어 필름은 또한, 관통구 및 개구들을 제공한다. 개구들은 접촉패드에 일치하는 위치에 형성된다.
범프는 기판에 대면하는 측에 캐리어 필름상의 어레이로서 배열된 일치하는 외부 접촉 패드상에 형성된다. 범프는 칩을 탑재하는 영역에 일치하는 영역내 및 외부에 형성된다. 이 경우에 있어서, 범프는 칩의 주변을 따라 형성될 수도 있고, 상호 접속층을 통하여 칩전극에 연결된다. 이 구조는 필름 캐리어 반도체 장치의 노이즈 문제를 일으킨다. 좀 더 상세하게는, 범프는 어레이로 배열되고, 따라서, 어레이의 중심부 또는 그 둘레에 위치한 범프는 긴 상호 접속층을 통하여 일치하는 칩 전극에 연결된다. 많은 핀 갯수로, 긴 상호 접속층은 범프 및 칩 전극사이의 상호 접속을 요구할 수도 있다. 이는 작은 반도체 패키지를 위한 와이어링의 너비를 감소시키는 필요성을 증가시킨다. 길고 얇은 와이어링은 외부로부터 노이즈에 의해서 영향을 받는다.
반도체 장치에 대한 노이즈의 영향을 감속시키려는 노력들이 있어왔다. 한 예가 일본국 특허 공보 제2-186670호에 공지되었고, 이는 반도체 IC 가, 반도체 칩이 탑재된 패키지상에 구비된 전원 공급을 위한 도전성 영역을 포함하는것에 관한 것이다. 도전성 영역은 반도체 칩을 둘러싸고, 반도체 칩상에 전원 공급 패드와 연결된다. 이 공보에서 공지된 기술은 전원 공급을 위한 외부 핀의 갯수를 감소시키는 목적으로만 제공된다. 반도체 칩상의 전원공급 패드는 결합 와이어를 통하여 도전성 영역과 연결된다. 달리 말하면, 상기 공지된 반도체 IC 는, 본 발명과 관련된 분야의 범위를 벗어나는 와이어 결합 공정과 연관된다.
따라서, 본 발명의 목적은 노이즈에 의해서 덜 영향을 받고, 좋은 전기적 특성을 가지며, 많은 핀 갯수를 가지는 요구가 있을시에는 이를 만족할 수 있는 필름 캐리어 반도체 장치를 제공하는데 있다.
상술된 목적을 성취하기 위하여는, 일 표면상에 칩 전극을 갖는 반도체 베어 칩; 상기 반도체 베어 칩을 밀봉하는데 사용하는 수지; 상위 표면상에 탑재영역을 포함하고, 상기 반도체 베어칩은 상기 탑재 영역내의 상기 캐리어 필름에 고정되고, 상기 칩전극에 연결된 상기 상위표면상의 상기 탑재 영역내의 상호 접속층이 구비된 캐리어 필름; 및 칩 탑재 영역밖의 주변부를 따라 상기 상위표면상에 구비되어 상호접속층을 둘러싸고, 상기 수지가 밀봉하는 노이즈 방지층을 포함하는 것을 특징으로 하는 필름 캐리어 반도체 장치가 제공된다.
본 발명의 상기 및 타 목적들, 특징들 및 이점들은 비슷한 부분 및 부품에 대한 유사한 참조 부호를 갖는 첨부한 도면 및 하기의 설명에서 좀더 분명하다.
발명의 이해를 용이하게 하기위하여, 종래의 필름 캐리어 반도체 장치를 우선적으로 설명한다. 제1도 부터 제3도에 있어서는, 필름 캐리어 반도체 장치 (10') 가 반도체 베어 칩 (20) 및 캐리어 필름 (30) 을 포함한다. 점착 필름 (40) 은 베어 칩 (20) 보다 작고, 약 몇 십 마이크로미터의 두께를 갖는다. 반도체 베어 칩 (20) 은, 예컨대, 잘 알려진 웨이퍼 제조 기술을 사용함으로써 준비되고, 제1표면 (20a) 및 제2표면 (20b) 을 갖는다. 다수의 접촉 패드 (칩 전극) (21) 는 제2표면 (20b) 의 측의 베어 칩(20)에 제공된다. 접촉 패드(21)는 베어 칩(20)의 주변을 따라 배열되고, 각각은 신호를 위한, 전원 공급을 위한, 또는 접지를 위한 전극으로서 이용한다. 하지만, 접촉 패드 (21) 는 활성 영역내에서 베어 칩 (20) 에 제공된다. 접촉 패드 (21) 는 전형적으로 알루미늄계 합금으로 만들어진다. 베어 칩 (20) 은 또한, 제2표면 (20b) 상에 형성된 패시베이션 필름 (22) 을 제공한다. 패시베이션 필름 (22) 은, 예컨대, 폴리이미드, 질화 실리콘, 산화 실리콘으로 만들어진다.
캐리어 필름 (30) 은 유기 절연막 (31) 을 포함한다. 유기 절연막 (31) 은, 예컨대, 폴리이미드계 절연막일 수 도있다. 유기 절연막 (31) 은 제1표면 (31a) 및 제2표면 (31b) 을 포함한다. 상호 접속층 (32) 은 제1표면 (31a) 의 측에 유기 절연막 (31) 상에 제공된다. 관통구 (33) 는 절연막 (31) 에서 형성된다. 각 관통구 (33) 의 일단부는 상호 접속층 (32) 를 대면한다. 각 관통구 (33) 는 절연막 (31) 을 관통하여 제2표면 (31b) 에 이른다. 절연막 (31) 은 또한 그 필름을 통과하는 개구들 (34) 을 제공한다. 개구들 (34) 은 접촉 패드 (21) 에 일치하는 위치에 형성된다. 각 관통구 (33) 는 도전성 전극 (35) 으로 채워진다. 마찬가지로, 각 개구 (34) 는 충진 재료 (36) 로 채워진다. 도전성 전극 (35) 은 상호 접속층 (32) 의 일단부와 접촉한다. 상호 접속층 (32) 의 타단부는 접촉 패드 (21) 및 개구 (34) 사이에 도달한다. 칩 및 패키지의 전체 구조는 수지 (50) 로 밀봉된다.
땜납 범프 (범프 전극) (37) 는 제2표면 (31b) 에서 캐리어 필름 (30) 상에 어레이로서 배열된 일치하는 외부 접촉 패드상에 형성된다. 땜납 범프 (37) 는, 예컨대, 일본국 특허 공보 제49-52973호에 공지된 방법을 사용함으로써 형성된다. 땜납 범프 (37) 는 칩상의 패드에 일치하는 반도체 장치의 표면상에 와이어 결합 공정을 사용함으로써 땜납 와이어를 땜납함으로써 형성된다. 볼은 패드에 결합되고, 이어서 와이어가 절단된다. 몇몇의 땜납 범프 (37) 는 베어 칩 (20) 이 탑재된 베어 칩 탑재 영역에 일치하는 영역내에서 형성된다. 이들 땝납 범프 (37) 는 여기서, 땜납 범프의 제1그룹으로서 정의된다. 나머지 땜납 범프 (37) 는 베어 칩 탑재 영역에 일치하는 영역의 외부에 형성된다. 이들 범프들은 땜납 범프의 제2그룹으로서 정의된다. 만약, 베어 칩 탑재 영역이 범프 전극을 위해서 충분하지 않다면, 범프 전극 (37) 은 제3도에 도시된 바와 같이 칩의 주변을 따라 형성될 수 도있다. 회로 보오드등에 대한 반도체 장치의 용이한 탑재를 고려할때, 범프 전극 (37) 은 0.5 ㎜ 의 피치로 어레이내로 배열될 수 도있다. 예로서, 반도체 칩 탑재 영역은 범프 전극을 형성하기위하여 이용가능한 7 ㎟ 의 영역을 갖는다. 최대한으로, 225 개의 핀만이 이 영역내에 형성될 수 있다. 범프 형성을 위한 칩 크기보다 큰 영역을 제공하기위하여, 몰딩이 이롭게 사용될 수 도있다. 제1도는 반도체 장치의 실제 제조공정에서 형성된 것들보다 아주 작은 수의 범프 전극들을 보여준다. 하지만, 소수의 범프 전극들은 단지 도면을 간단하게하기 위해서라는 것을 이 기술의 숙련자는 이해할 것이다. 또한, 범프 및 접촉 패드 뿐만 아니라 그들 사이의 피치의 수는 도시된 도면들에 제한되지 않는다는 것을 이해할 것이다.
상술한 바와 같이, 범프 전극은 칩의 주변을 따라서도 배열되고, 상호 접속층을 통하여 칩 전극에 연결된다. 이 구조는 필름 캐리어 반도체 칩 (10') 의 노이즈 문제를 일으킨다. 탑재를 위한 범프 전극은 어레이로 배열된다. 따라서, 어레이의 중심 또는 둘레의 범프 전극은 긴 상호 접속층을 통하여 일치하는 칩 전극에 연결된다. 긴 상호 접속층은 많은 핀 갯수를 갖는 반도체 장치의 칩 전극 및 범프 전극사이의 상호 접속을 요구할 수도 있다. 따라서, 작은 반도체 패키지를 위하여 와이어링의 너비를 감소시킬 필요가 있다. 그렇게 길고 얇은 와이어링은 외부로 부터의 노이즈에 의해 영향을 받는다.
본 발명의 실시예는 제4도 - 제6도를 참조하여 설명된다. 제4도는 본 발명의 실시예에 따른 필름 캐리어 반도체 장치의 평면도이다. 제5도는 제4도의 선 A-A' 을 따라 도시한 횡단면도이고, 제6도는 제4도의 선 B-B' 을 따라 도시한 횡단면도이다. 노이즈 방지층은 필름 캐리어 반도체 장치 (10) 및 필름 캐리어 반도체 장치 (10') 사이의 차이점이다. 좀더 상세하게는, 본 발명의 실시예에 따른 필름 캐리어 반도체장치 (10) 는 제1표면 (31a) 의 측의 주변을 따라 캐리어 필름 (30) 에 구비된 노이즈 방지층 (60) 을 포함한다. 상기 노이즈 방지층 (60) 은 베어 칩 탑재 영역 외부에 존재하여 밀폐된 루우프를 형성한다. 칩 전극 (21) 은 노이즈 방지층 (60) 의 밀폐된 루우프 내부에 위치한다. 상기 노이즈 방지층 (60) 은 하나 이상의 칩 전극 (21a) 에 전기적으로 연결된다. 본 실시예에서, 20 개 칩 전극 (21a) 은 노이즈 방지층 (60) 에 연결된다. (21b) 로 나타낸 나머지 칩 전극은 범프 전극 (37) 들에 연결된다. 칩 전극 (21a, 21b) 의 수에는 제한이 없다는 점을 주시해야한다. 상기 노이즈 방지층 (60) 은 전원층 또는 접지층 중의 하나이다. 좀 더 상세하게는, 노이즈 방지층 (60) 은 전원 공급을 위한 전극 (들) 으로서 사용된 칩 전극 (들) 에 전기적으로 연결될 경우에 전원층으로서 이용한다. 마찬가지로, 노이즈 방지층 (60) 은 접지용 전극 (들) 으로서 사용된 칩 전극 (들) 에 연결될 경우에 접지층으로서 작용한다.
이 실시예에서, 노이즈 방지 루우프내에 위치한 범프 전극 (37) 은 모두 신호 전달 (범프 전극 (37a)) 을 위한 것이다. 칩 탑재 영역외부에 위치한 범프 전극 (37) 에 있어서, 몇몇은 신호 전달용이고, 몇몇은 신호 전달용이 아니다. 칩 탑재 영역외부에 위치하고 칩 전극 (21b) 에 연결된 범프 전극 (37b) 은 신호의 전달을 위하여 사용된다. 이 경우에 있어서, 범프 전극 (37b) 은 제6도에서 분명하게 도시된 바와 같이 노이즈 방지층 (60) 과 접촉하지 않는다. 범프 전극 (37b) 은 칩 탑재 영역외부에 반드시 형성되지는 않는다는 것을 알아야 한다. 이들 범프 전극 (37b) 은, 만약 칩 탑재 영역이 범프 전극 (37a, 37b) 을 위해 충분한 영역을 갖는다면, 칩 탑재 영역내에 제공될 수 도있다. 나머지 범프 전극 (37c) 은 접지 또는 전원 공급용으로 존재한다. 좀 더 상세하게는, 범프 전극 (37c) 은 노이즈 방지층 (60) 이 접지층일 경우 접지용으로 사용된다. 마찬가지로, 범프 전극 (37c) 은 노이즈 방지층 (60) 이 전원층일 경우에 전원 공급용 전극으로서 역할을 한다. 노이즈 방지층 (60) 은 도전성 재료로 만들어지고, 인덕턴스를 감소시키기 위하여 가능한한 큰 너비를 갖도록 형성된다. 이 경우에 있어서, 노이즈 방지층 (60) 의 너비 는 제4도에 W 에 의해서 나타낸 방향으로의 거리를 뜻한다.
상술된 바와 같이, 많은 수의 범프 전극 (37) 에 대한 요구는 더 긴 상호 접속층 (32) 을 사용할 필요성을 갖게 한다. 따라서, 반도체 장치의 크기를 감소시키기 위하여 상호 접속층의 너비를 감소시켜야 한다. 제1도에 도시된 것과 같은 필름 캐리어 반도체 장치는 신호 노이즈에 의해서 영향을 좀 더 쉽게 받는다. 반면에, 노이즈 방지층 (60) 은 칩 전극과 연결된 후에 상호 접속층 (32) 의 노이즈를 감소 또는 제거하는데 이용한다.
실시예와 연관지어 설명하는데 있어서, 본 발명은 이 실시예에 제한적이지 않는다. 대신에, 다양한 변화, 변조 및 선택들은 본 발명의 범위와 진의를 벗어남이 없이 상술된 실시예에서 만들어질 수도 있다는 것을 본 기술의 당업자는 명확히 알 것이다. 예를 들어서, 노이즈 방지층은 단일층으로서 형성되는 것보다는, 두개의 층, 즉, 접지층 및 전원층으로 형성된다. 그런 경우에는, 절연막 또는 층이 전원층 및 접지층 사이에 끼워진다.

Claims (20)

  1. 일 표면상에 칩 전극을 갖는 반도체 베어 칩; 상기 반도체 베어 칩을 밀봉하는데 사용하는 수지; 상위 표면상에 탑재영역을 포함하는 캐리어 필름; 및 노이즈 방지층을 포함하되, 상기 반도체 베어칩은 상기 탑재 영역내의 상기 캐리어 필름에 고정되고, 상기 캐리어 필름에는 상기 칩전극에 연결된 상기 상위 표면상의 상기 탑재 영역내의 상호 접속층이 구비되며, 상기 노이즈 방지층은 칩 탑재 영역밖의 주변부를 따라 상기 상위표면상에 구비되어 상호접속층을 둘러싸도록 구비되며, 상기 수지는 상기 노이즈 방지층을 밀봉하는 것을 특징으로 하는 필름 캐리어 반도체 장치.
  2. 제1항에 있어서, 상기 노이즈 방지층이 전원층이거나 또는 접지층인 것을 특징으로 하는 필름 캐리어 반도체 장치.
  3. 제1항에 있어서, 상기 노이즈 방지층이 전원층 및 접지층으로 형성되는 것을 특징으로하는 필름 캐리어 반도체 장치.
  4. 제1항에 있어서, 상기 노이즈 방지층의 적어도 일부가 칩 전극에 전기적으로 연결되는 것을 특징으로하는 필름 캐리어 반도체 장치.
  5. 반도체 칩; 제1표면 및 제2표면을 갖고, 상기 제1표면이 상기 반도체 칩에 면하는 캐리어 필름; 상기 제2표면의 상기 캐리어 필름상에 구비되는 범프전극으로, 상기 범프전극들의 제1그룹이 상기 반도체 베어 칩이 탑재되는 칩 탑재 영역에 대응하는 제2표면영역내에 위치하고, 상기 범프 전극들의 제2그룹이 제2표면영역 외부에 위치하는 범프 전극; 상기 반도체 칩상에 위치하고, 상기 캐리어 필름을 면하고, 각각이 칩 탑재 영역내에 위치하고, 상기 캐리어 필름과 전기적으로 연결되는 칩 전극들; 상기 칩 전극과 제1그룹의 상기 범프 전극을 연결하기 위한 상호 접속층; 및 칩 탑재 영역외부의 상기 캐리어 필름상에 구비되어 상기 상호 접속층을 둘러싸는 노이즈 방지층을 포함하는 것을 특징으로 하는 필름 캐리어 반도체 장치.
  6. 제5항에 있어서, 상기 노이즈 방지층이 도전재료로 만들어지는 것을 특징으로하는 필름 캐리어 반도체 장치.
  7. 제5항에 있어서, 상기 노이즈 방지층이 하나 이상의 상기 칩 전극에 전기적으로 연결되는 것을 특징으로 하는 필름 캐리어 반도체 장치.
  8. 제6항에 있어서, 하나 이상이 상기 칩 전극이 상기 장치에 전력을 공급하는데 사용되고, 상기 노이즈 방지층이 전원층으로서 역할을 하는 것을 특징으로하는 필름 캐리어 반도체 장치.
  9. 제6항에 있어서, 하나 이상의 상기 칩 전극이 상기 장치를 접지하는데 사용되고, 상기 노이즈 방지층이 접지층으로서 역할을 하는 것을 특징으로 하는 필름 캐리어 반도체 장치.
  10. 제6항에 있어서, 상기 노이즈 방지층이 절연막이 끼워진 두개의 층으로 형성되는 것을 특징으로하는 필름 캐리어 반도체 장치.
  11. 제10항에 있어서, 상기 두개의 층중의 하나가 전원층이고 다른 하나는 접지층이며, 전원층은 상기 장치에 전원을 공급하는데 사용되는 상기 칩 전극에 전기적으로 연결되고, 상기 접지층은 상기 장치를 접지하기 위한 상기 칩 전극에 전기적으로 연결되는 것을 특징으로하는 필름 캐리어 반도체 장치.
  12. 제5항에 있어서, 상기 캐리어 필름상에 탑재된 상기 반도체 칩이 수지로 밀봉되는 것을 특징으로하는 필름 캐리어 반도체 장치.
  13. 제5항에 있어서, 상기 캐리어 필름 및 상기 노이즈 방지층상에 탑재된 상기 반도체 칩이 수지로 밀봉되는 것을 특징으로하는 필름 캐리어 반도체 장치.
  14. 반도체 칩; 제1 및 제2표면을 가지며, 상기 제1표면이 상기 반도체 칩에 면하고, 상기 반도체 칩보다 길이 및 너비가 더 큰 캐리어 필름; 상기 제2표면상의 상기 캐리어 필름상에 구비되는 범프 전극으로, 범프 전극에 제1그룹이 상기 반도체 칩이 탑재되는 칩 탑재 영역에 일치하는 제2표면영역내에 위치하고, 상기 범프 전극의 제2그룹이 제2표면영역의 외부에 위치하는 범프 전극; 상기 반도체 칩상에 있고 상기 캐리어 필름에 면하고, 각각이 칩 탑재 영역내에 위치하고 상기 캐리어 필름과 전기적으로 연결되는 칩 전국; 상기 칩 전극 및 상기 제1그룹의 범프 전극을 연결하기 위한 상호 접속층; 및 상기 제1표면상과 칩 탑재 영역외부에 위치하여 상호 접속층을 둘러싸는 노이즈 방지층을 포함하는 것을 특징으로 하는 필름 캐리어 반도체 장치.
  15. 제14항에 있어서, 상기 노이즈 방지층이 도전성 재료로 만들어지는 것을 특징으로 하는 필름 캐리어 반도체 장치.
  16. 제15항에 있어서, 상기 노이즈 방지층이 상기 칩 전극의 하나 이상에 전기적으로 연결되는 것을 특징으로하는 필름 캐리어 반도체 장치.
  17. 제15항에 있어서, 하나 이상의 상기 칩 전극이 상기 장치에 전원을 공급하는데 사용되고, 상기 노이즈 방지층이 전원층으로 역할을 하는 것을 특징으로하는 필름 캐리어 반도체 장치.
  18. 제15항에 있어서, 하나 이상의 상기 칩 전극이 상기 장치를 접지하는데 사용되고, 상기 노이즈 방지층이 접지층으로서 역할을 하는 것을 특징으로하는 필름 캐리어 반도체 장치.
  19. 제15항에 있어서, 상기 노이즈 방지층이 절연막이 끼워진 두개의 층으로 형성되는 것을 특징으로하는 필름 캐리어 반도체 장치.
  20. 제19항에 있어서, 상기 두 개의 층중의 하나가 전원층이고 다른 하나는 접지층이며, 전원층은 상기 장치에 전원을 공급하는데 사용되는 상기 칩 전극에 전기적으로 연결되고, 상기 접지층은 상기 장치를 접지하기 위한 상기 칩 전극에 전기적으로 연결되는 것을 특징으로 하는 필름 캐리어 반도체 장치.
KR1019950033148A 1994-09-30 1995-09-29 필름 캐리어 반도체 장치 KR100209993B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-237854 1994-09-30
JP6237854A JP2546192B2 (ja) 1994-09-30 1994-09-30 フィルムキャリア半導体装置

Publications (2)

Publication Number Publication Date
KR960012396A KR960012396A (ko) 1996-04-20
KR100209993B1 true KR100209993B1 (ko) 1999-07-15

Family

ID=17021403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033148A KR100209993B1 (ko) 1994-09-30 1995-09-29 필름 캐리어 반도체 장치

Country Status (4)

Country Link
US (1) US5726489A (ko)
EP (1) EP0704900A3 (ko)
JP (1) JP2546192B2 (ko)
KR (1) KR100209993B1 (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821608A (en) 1995-09-08 1998-10-13 Tessera, Inc. Laterally situated stress/strain relieving lead for a semiconductor chip package
KR0179802B1 (ko) * 1995-12-29 1999-03-20 문정환 반도체 패키지
US6169329B1 (en) * 1996-04-02 2001-01-02 Micron Technology, Inc. Semiconductor devices having interconnections using standardized bonding locations and methods of designing
SG60099A1 (en) * 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
WO1998040912A1 (de) * 1997-03-10 1998-09-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipanordnung und verfahren zur herstellung einer chipanordnung
JPH10335567A (ja) * 1997-05-30 1998-12-18 Mitsubishi Electric Corp 半導体集積回路装置
WO1999000842A1 (en) * 1997-06-26 1999-01-07 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chips
JP3134815B2 (ja) * 1997-06-27 2001-02-13 日本電気株式会社 半導体装置
JP3053010B2 (ja) * 1997-11-21 2000-06-19 日本電気株式会社 半導体装置
JP3610787B2 (ja) * 1998-03-24 2005-01-19 セイコーエプソン株式会社 半導体チップの実装構造体、液晶装置及び電子機器
JPH11345905A (ja) 1998-06-02 1999-12-14 Mitsubishi Electric Corp 半導体装置
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
JP2000208540A (ja) * 1998-08-25 2000-07-28 Texas Instr Inc <Ti> 薄型半導体チップスケ―ル・パッケ―ジを密封する方法
JP3339473B2 (ja) * 1999-08-26 2002-10-28 日本電気株式会社 パッケージ基板、該パッケージ基板を備える半導体装置及びそれらの製造方法
US6544816B1 (en) * 1999-08-20 2003-04-08 Texas Instruments Incorporated Method of encapsulating thin semiconductor chip-scale packages
KR100311090B1 (ko) * 1999-09-09 2001-10-12 김영우 유기질 쓰레기 발효제 및 이를 사용한 유기질 쓰레기의 발효방법
JP2001156212A (ja) * 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
US6624522B2 (en) 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
EP1287557B1 (en) * 2000-05-11 2010-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with fuses and method of manufacturing same
KR100418016B1 (ko) * 2000-07-31 2004-02-11 (주)엠에스토피아 성장촉진제로 유용한 미생물 조성물
KR100425591B1 (ko) * 2000-08-17 2004-04-03 최형석 콜레스테롤 함량을 감소시키고 증체량을 증가시킬 수 있는 소의 사료용 약제
EP1233522A1 (en) * 2001-02-14 2002-08-21 Siemens Aktiengesellschaft A data compression/decompression method and apparatus
US6930397B2 (en) * 2001-03-28 2005-08-16 International Rectifier Corporation Surface mounted package with die bottom spaced from support board
US7119447B2 (en) * 2001-03-28 2006-10-10 International Rectifier Corporation Direct fet device for high frequency application
US7476964B2 (en) * 2001-06-18 2009-01-13 International Rectifier Corporation High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing
US6582990B2 (en) 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
KR20030023412A (ko) * 2001-09-13 2003-03-19 윤선기 한약 추출 후 잔여분을 재처리, 미생물을 이용한 발효제조방법
US6784540B2 (en) 2001-10-10 2004-08-31 International Rectifier Corp. Semiconductor device package with improved cooling
US6674174B2 (en) * 2001-11-13 2004-01-06 Skyworks Solutions, Inc. Controlled impedance transmission lines in a redistribution layer
US7579697B2 (en) * 2002-07-15 2009-08-25 International Rectifier Corporation Arrangement for high frequency application
US7397137B2 (en) * 2002-07-15 2008-07-08 International Rectifier Corporation Direct FET device for high frequency application
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
JP3611561B2 (ja) * 2002-11-18 2005-01-19 沖電気工業株式会社 半導体装置
US6841865B2 (en) * 2002-11-22 2005-01-11 International Rectifier Corporation Semiconductor device having clips for connecting to external elements
JP3808030B2 (ja) * 2002-11-28 2006-08-09 沖電気工業株式会社 半導体装置及びその製造方法
US7038327B2 (en) * 2003-11-11 2006-05-02 Au Optronics Corp. Anisotropic conductive film bonding pad
JP4010298B2 (ja) * 2003-12-17 2007-11-21 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
TWI243386B (en) * 2004-02-26 2005-11-11 Au Optronics Corp Anisotropic conductive film pad
US20050269677A1 (en) * 2004-05-28 2005-12-08 Martin Standing Preparation of front contact for surface mounting
US7419852B2 (en) 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
JP2006100385A (ja) 2004-09-28 2006-04-13 Rohm Co Ltd 半導体装置
US11842972B2 (en) 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
US7524701B2 (en) * 2005-04-20 2009-04-28 International Rectifier Corporation Chip-scale package
US7230333B2 (en) 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
TWI365516B (en) * 2005-04-22 2012-06-01 Int Rectifier Corp Chip-scale package
US20070224729A1 (en) * 2006-03-21 2007-09-27 Martin Reiss Method for manufacturing a flip-chip package, substrate for manufacturing and flip-chip assembly
JP4795883B2 (ja) * 2006-07-21 2011-10-19 株式会社日立ハイテクノロジーズ パターン検査・計測装置
JP5004654B2 (ja) * 2007-05-16 2012-08-22 パナソニック株式会社 配線基板の接続方法および配線基板構造
US7851928B2 (en) * 2008-06-10 2010-12-14 Texas Instruments Incorporated Semiconductor device having substrate with differentially plated copper and selective solder
KR101104326B1 (ko) * 2011-03-03 2012-01-16 이창해 사료 첨가제
KR102243669B1 (ko) * 2015-01-26 2021-04-23 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4952973A (ko) * 1972-09-22 1974-05-23
US4937707A (en) * 1988-05-26 1990-06-26 International Business Machines Corporation Flexible carrier for an electronic device
US4933741A (en) * 1988-11-14 1990-06-12 Motorola, Inc. Multifunction ground plane
JPH02186670A (ja) * 1989-01-13 1990-07-20 Nec Eng Ltd 半導体集積回路
US4912547A (en) * 1989-01-30 1990-03-27 International Business Machines Corporation Tape bonded semiconductor device
JP3061954B2 (ja) * 1991-08-20 2000-07-10 株式会社東芝 半導体装置
JPH05129366A (ja) * 1991-11-08 1993-05-25 Fujitsu Ltd 集積回路用ｔａｂ実装構造
JP2982450B2 (ja) * 1991-11-26 1999-11-22 日本電気株式会社 フィルムキャリア半導体装置及びその製造方法
JPH0828396B2 (ja) * 1992-01-31 1996-03-21 株式会社東芝 半導体装置
US5214845A (en) * 1992-05-11 1993-06-01 Micron Technology, Inc. Method for producing high speed integrated circuits
JP3088877B2 (ja) * 1992-06-25 2000-09-18 日東電工株式会社 フィルムキャリアの製造方法および半導体装置
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법

Also Published As

Publication number Publication date
EP0704900A2 (en) 1996-04-03
EP0704900A3 (en) 1996-10-30
JP2546192B2 (ja) 1996-10-23
JPH08102473A (ja) 1996-04-16
US5726489A (en) 1998-03-10
KR960012396A (ko) 1996-04-20

Similar Documents

Publication Publication Date Title
KR100209993B1 (ko) 필름 캐리어 반도체 장치
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US6201302B1 (en) Semiconductor package having multi-dies
US6608376B1 (en) Integrated circuit package substrate with high density routing mechanism
US7511376B2 (en) Circuitry component with metal layer over die and extending to place not over die
US5468994A (en) High pin count package for semiconductor device
US6873032B1 (en) Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7218005B2 (en) Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same
US7262497B2 (en) Bumpless assembly package
JPH09213749A (ja) 半導体装置及びその製造方法
JP2000077563A (ja) 半導体装置およびその製造方法
JPH0595015A (ja) 半導体装置
US20090146314A1 (en) Semiconductor Device
US6277670B1 (en) Semiconductor chip package and fabrication method thereof
US5373190A (en) Resin-sealed semiconductor device
US5757068A (en) Carrier film with peripheral slits
US6864588B2 (en) MCM package with bridge connection
KR100587081B1 (ko) 개선된 열방출 특성을 갖는 반도체 패키지
JP2011222738A (ja) 半導体装置の製造方法
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
JP2674536B2 (ja) チップキャリア半導体装置及びその製造方法
US20220302008A1 (en) Semiconductor device package
JPH0637233A (ja) 半導体集積回路装置およびその製造方法
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050408

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee