JPH08102473A - フィルムキャリア半導体装置 - Google Patents

フィルムキャリア半導体装置

Info

Publication number
JPH08102473A
JPH08102473A JP6237854A JP23785494A JPH08102473A JP H08102473 A JPH08102473 A JP H08102473A JP 6237854 A JP6237854 A JP 6237854A JP 23785494 A JP23785494 A JP 23785494A JP H08102473 A JPH08102473 A JP H08102473A
Authority
JP
Japan
Prior art keywords
chip
film
bare chip
semiconductor bare
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6237854A
Other languages
English (en)
Other versions
JP2546192B2 (ja
Inventor
Shuichi Matsuda
修一 松田
Keiichiro Ho
慶一郎 方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6237854A priority Critical patent/JP2546192B2/ja
Priority to US08/531,271 priority patent/US5726489A/en
Priority to EP95306872A priority patent/EP0704900A3/en
Priority to KR1019950033148A priority patent/KR100209993B1/ko
Publication of JPH08102473A publication Critical patent/JPH08102473A/ja
Application granted granted Critical
Publication of JP2546192B2 publication Critical patent/JP2546192B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

(57)【要約】 【目的】 ノイズを低減し、電気的特性が良好で、かつ
多ピン化に対応できるフィルムキャリア半導体装置を提
供する。 【構成】 表面にチップ電極１１を有する半導体ベアチ
ップ１０は樹脂１６でモールドされている。キャリアフ
ィルム２０はチップ電極１１に電気的に接続されて、半
導体ベアチップ１０の表面に張り合わされている。キャ
リアフィルム２０の半導体ベアチップ１０の対向面には
格子状にバンプ電極２６が配列されている。キャリアフ
ィルム２０の半導体ベアチップ１０との張り合わせ面上
には、半導体ベアチップ１０の搭載部に信号用の配線層
２２が設けられ、半導体ベアチップ１０の搭載部以外の
周辺部にチップ電極１１を囲むようにノイズ遮蔽層２７
が設けられている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、フィルムキャリア半導
体装置に関し、特に高密度実装に適したフィルムキャリ
ア半導体装置に関する。
【０００２】
【従来の技術】半導体パッケージは、小型軽量化、高速
化、高機能化という電子機器の要求に対応する為に、新
しい形態が次々に開発されている。半導体チップ（以
下、単にチップとも呼ぶ）の高集積化による多ピン化
と、装置の小型・薄型化の要求は厳しくなり、その両立
にはファインピッチ化が避けられない。よって、狭ピッ
チ化が可能なインナーリード接続とピッチを拡大できる
エリアアレイ接続は必要不可欠な技術になることは間違
いないと思われる。
【０００３】現在、チップとリードとの電気的接続、い
わゆるインナーリード接続（ＩＬＢ）には主にワイヤボ
ンディング（wire bonding）方式が用いられている。こ
こで、ワイヤボンディング方式とは、チップ上のボンデ
ィングパッドとパッケージのリードとの接続間を２０〜
３０μｍ径の細線により結線することをいう。ワイヤボ
ンディング方式には熱圧着法（thermo compression bon
ding) と超音波ボンディング法（ultrasonic bonding）
およびこれら両者の特徴を取り入れた超音波熱圧着法が
ある。
【０００４】しかしながら、多ピン化に伴い、パッドピ
ッチが狭くなり、接続が困難になってきた為、ワイヤボ
ンディング方式の代わりに、ワイヤレスボンディング
（wireless bonding）方式が注目されている。ワイヤレ
スボンディング方式とは、チップ上の全電極パッド（以
下、単にパッドとも呼び、チップ電極とも呼ぶ。）と特
定のバンブ（bump）や金属リードによりパッケージ上の
端子に一度にボンディングする方法であり、ギャングボ
ンディング（gang bonding）とも呼ばれる。ワイヤレス
ボンディング方式には、ＴＡＢ（tape automated bondi
ng）方式やフリップチップ（flip chip ）方式がある。
【０００５】ＴＡＢ方式では、絶縁フィルム上にエッチ
ングして作った金属箔のインナーリンドをチップのパッ
ド上に形成されたバンプとボンディングする。この為、
薄型・小型実装化に対してもメリットがある。ＴＡＢ方
式はテープキャリア方式とも呼ばれる。一方、フリップ
チップ方式は、チップの能動素子面に半田バンプを形成
し、チップを裏返して基板に直接接続する方式である。
その為、多ピン・狭ピッチ化に対応でき、接続配線長が
極めて短い為、高速化や低ノイズ化にも有利である。
【０００６】とにかく、ＴＡＢ方式やフリップチップ方
式のいずれの方式にしても、チップとフィルム（パッケ
ージ）との電気的接続に、それらの間に設けられたバン
プを使用している。このような方式は、例えば、特開平
５−１２９３６６号公報や特開平６−７７２９３号公報
に開示されている。
【０００７】キャリアフィルムが接続されたチップの周
囲を樹脂封止することによって、パッケージ化された小
型の半導体装置が特開平５−８２５８６号公報で提案さ
れている。すなわち、図２に示したように、パッケージ
の小型化や高速化に対応できるように各々のバンプ電極
４６が形成された絶縁基板４０とチップ１０を接続して
いるが、チップ１０のバンプ電極１１´とは異なる位置
に絶縁基板４０のそれを自由に配置できるので、実装時
の自由度は高くなる。チップ１０と絶縁基板４０との接
続は、加熱治具を用い拡散接続で行っている。封止は、
キャビティ内に収容し、ゲートを介してモールド樹脂１
６を注入、冷却することで行っている。
【０００８】また、本願出願人は、ワイヤレスボンディ
ング方式の一種であるが、半導体チップとキャリアフィ
ルムとを組立工程で電気的に接続する新方式を提案して
いる（平成６年５月２５日出願、特願平６−１１０８５
７号、発明の名称「フレキシブルフィルム及びこれを有
する半導体装置」）。この新方式では、チップとキャリ
アフィルムとの電気的接続にバンプを使用せず、バンプ
をキャリアフィルムのチップが搭載されない側の面に形
成している。
【０００９】以下、図３を参照して、半導体ベアチップ
とキャリアフィルムとを組立工程で電気的に接続して、
フィルムキャリア半導体装置を製造する方法について説
明する。この例は、半導体チップが半導体ベアチップの
場合である。
【００１０】まず、図３（Ａ）に示すように、フィルム
キャリア半導体装置を構成するのに必要な部材は、半導
体ベアチップ１０とキャリアフィルム２０と接着フィル
ム３０である。
【００１１】キャリアフィルム２０は、ポリイミド系有
機絶縁フィルム２１を有する。この絶縁フィルム２１の
一主面には、半導体ベアチップ１０への接続部を有する
配線層２２が形成されている。また、絶縁フィルム２１
には、スルーホールが開孔しており、このスルーホール
の一端は配線層２２の接続部とは異なる部分に接し、他
端は絶縁フィルム２１の裏面に到達している。スルーホ
ールは導電極２３で埋められている。絶縁フィルム２１
の配線層２２の接続部に対応する部分に開孔部が設けら
れ、この開孔部に充填物２４が挿入されている。尚、キ
ャリアフィルム２０の詳細な構造及びその製造方法につ
いては、上記特願平６−１１０８５７号を参照された
い。
【００１２】接着フィルム３０はチップサイズより小さ
く切断されており、その厚さは数十μｍ程度である。
【００１３】半導体ベアチップ１０は、周知のウエハー
製造技術によりウエハーに形成された多数のチップ領域
をダイシング（dicing）により個々のチップに分割した
ものである。一般に、このダイシングはダイシングソー
（dicing saw）方式によって行われる。図示の半導体ベ
アチップ１０では、接続パッド（チップ電極）１１がチ
ップ外周縁部に多数設置されているが、活性領域に配置
されていても良い。接続パッド１１を形成する金属とし
ては一般的にアルミニウム系合金が使用される。また、
半導体ベアチップ１０の表面に形成されているパッシベ
ーション膜１２としては、ポリイミド、窒化ケイ素膜、
酸化ケイ素膜等が使用される。
【００１４】図３（Ｂ）に移って、上記切断済み接着フ
ィルム３０を半導体ベアチップ１０上に精度良く位置決
めしてセッティングする。尚、接着フィルム３０として
熱可塑性樹脂を用いる場合、接着フィルム３０が溶融す
る温度まで半導体ベアチップ１０側から接着フィルム３
０を加熱することで仮に固定できる。この時、ボイドが
トラップされないように、接着フィルム３０を設置、加
熱する必要がある。
【００１５】図３（Ｃ）に移って、ＴＡＢ方式による接
続で用いられるシングルポイントボンダーを流用し、キ
ャリアフィルム２０と接着フィルム３０が仮固定された
半導体ベアチップ１０とを位置合わせした後、インナー
リード接続する。この接合は、半導体ベアチップ１０の
チップ電極１１を構成するアルミニウムとキャリアフィ
ルム２０の配線層２２を構成する銅の合金化によって強
固なものとなる。
【００１６】次に、図３（Ｄ）に移って、キャリアフィ
ルム２０と半導体ベアチップ１０とをそれらの間に接着
フィルム３０を挟んで貼り合わせる為に、キャリアフィ
ルム２０側或いは半導体ベアチップ１０側から加熱、加
圧を数秒間行う。そのことによって、キャリアフィルム
２０と半導体ベアチップ１０とは接着する。
【００１７】ところで、キャリアフィルム２０と半導体
ベアチップ１０との接着は、図３（Ｂ）〜（Ｄ）に示し
た方法に限定されない。例えば、接着フィルム３０はキ
ャリアフィルム２０側にセッティングしても構わない。
また、キャリアフィルム２０と半導体ベアチップ１０と
をそれらの間に接着フィルム３０を挟んで位置精度よく
貼り合わせた後に、インナーリード接続しても良い。ま
た、予めウエハー状態で接着層をチップ表面に形成して
おいても構わない。
【００１８】次に、図３（Ｅ）では、選別用パッド２５
を利用して通常のテープキャリヤパッケージ（ＴＣＰ）
と同様の方法で、電気選別・ＢＴを実施する。キャリア
フィルム２０の外形や寸法等、ＥＩＡＪに準拠するよう
設計することで、ソケット、ボール等の選別治具は共有
化することができる。
【００１９】図３（Ｆ）に移って、チップ裏面にレーザ
ー捺印で品名表示後、金型を用い外形切断する。切りし
ろを考慮に入れ、通常、片端１００μｍ程度づつやや大
きめに切断するが、ダイシングソーやレーザー等により
高精度に切断することも可能である。
【００２０】最後に、図３（Ｇ）に移って、キャリアフ
ィルム２０の基板対応面に同一ピッチで格子状に配置さ
れた外部接続用パッドに半田バンプ（バンプ電極）２６
を形成する。この半田バンプ２６の形成方法は、例え
ば、特開昭４９−５２９７３号公報に開示された方法を
使用できる。すなわち、半田から成るワイヤをワイヤボ
ンディング法を使用してボールを形成し、ボールをパッ
ド上に接合後、ボールのみを残してワイヤを切断する。
以上のような工程を経て、フィルムキャリア半導体装置
が完成する。
【００２１】また、上記特願平６−１１０８５７号に
は、図４に示すように、フィルムキャリア半導体装置を
樹脂１６によりトランスファモールド成形したものが開
示されている。すなわち、このトランスファモールド成
形工程を、図３において工程（Ｄ）と（Ｅ）との間に追
加した。なお、工程（Ｆ）での切断工程も成形寸法に応
じて変更される。工程（Ｄ）を完了後、モールド成形装
置の下金型にサンプルを設置し、上金型を下げて固定す
る。樹脂タブレットを予備加熱後、金型内に投入する。
プランジャを下げて、樹脂をポットからランナー、ゲー
トを通じてキャビティに注入する。このゲート構造設計
が樹脂の流動性に大きな影響を与えるので、十分検討す
る必要がある。樹脂が充填された状態で数分間保持する
ことでキュアを行う。成形が終わると、金型から取り出
す。その後、ファイナルキュアを１７０〜１８０℃で数
時間実施することで完了する。成形樹脂は通常のモール
ド品と同様のものを流用できるが、図４に示すようにキ
ャリアフィルム２０に対し片面しか成形されないので、
キャリアフィルム２０の反りによって、ボイド、密着
性、耐半田クラック性と共に、低応力化が必要となる。
また、一般的に成形が容易な寸法として、チップの両端
各々０．５ｍｍ程度、厚み方向は０．１ｍｍ程度の余裕
を持たせた方が好ましいとしても、ほぼチップサイズの
モールド品を作製できることになる。また、チップ１０
とキャリアフィルム２０間の封止は既に行われているの
で、本工程で樹脂を浸透させる必要があるのはチップ外
周縁部だけである。
【００２２】特願平６−１１０８５７号は、さらに、図
５に示すような、フィルムキャリア半導体装置を樹脂１
６によりトランスファモールド成形した別の例を開示し
ている。図５において、（ｃ）は基板対応面の平面図を
示し、（ａ），（ｂ）はそれぞれ（ｃ）に示したＡ−Ａ
´線とＢ−Ｂ´線の断面を示している。図５（ｂ）に示
すように、キャリアフィルム２０の半導体ベアチップ１
０搭載部以外にチップ周辺部にも外部接続用バンプ電極
２６の一部が形成されている。図５（ｃ）に示すよう
に、ベアチップ搭載部だけで引き回しが行えない場合
は、チップ周辺部にもバンプ電極２６が形成されてい
る。例えば、実装し易さを第一に考え、アウターリード
接続用バンプ電極を０．５ｍｍピッチとし、格子状に配
置する場合を考える。今、半導体チップ搭載部でバンプ
電極形成可能な領域が７ｍｍ角の場合、ピン数が２２５
ピンを越えるとその範囲内でバンプ電極を形成すること
ができなくなる。したがって、平坦性を確保しつつ、チ
ップサイズ以上のバンプ電極形成可能な領域を作製する
には、図４のようなモールド成形が好ましい。
【００２３】尚、本発明に関連する技術として、特開平
２−１８６６７０号公報には、半導体チップを搭載する
容器に、半導体チップを取り囲む電源用導通領域を設
け、この電源用導通領域と半導体チップの電源パッド間
に接続線を設けた「半導体集積回路」が開示されてい
る。
【００２４】また、特公平５−５８６７１号公報には、
半導体チップの周辺縁部に形成された複数の電極パッド
の内周に沿って環状にメタライズ層を形成した「集積回
路」が開示されている。
【００２５】
【発明が解決しようとする課題】しかしながら、図５に
示したように、半導体ベアチップ搭載部だけでなくチッ
プ周辺部にもバンプ電極を配列し、チップ電極とバンプ
電極とを配線層の配線で電気的に接続したものでは、ノ
イズを低減できないという欠点がある。すなわち、実装
用のバンプ電極を格子状に配列すると、格子の真ん中の
バンプ電極とそれに対応するチップ電極とを結ぶ配線が
長くなる。多ピン化になってバンプ電極の数が多くなる
と、更にその配線は長くなり、パッケージを小型化しよ
うとすると、配線の幅を細くしなければならない。従っ
て、配線は細く長くなって、ノイズを拾い易くなる。
【００２６】また、特開平２−１８６６７０号公報に開
示された技術は、電源用の外部ピン数を節約するのが目
的であり、また、半導体チップの電源パッドをボンディ
ングワイヤで電源用導通領域に接続する、ワイヤボンデ
ィング方式に係る技術を開示するだけであり、本発明の
ように、ワイヤレスボンディング方式に係る技術とは全
く異なるものである。
【００２７】更に、特公平５−５８６７１号公報に開示
された技術では、メタライズ層が複数の電極パッドの内
周に沿って形成されているので、ノイズを低減すること
はできるかも知れないが、その反面、半導体チップの搭
載部に信号用のバンプ電極を形成することができず、多
ピン化に対応できない。
【００２８】したがって、本発明の目的は、ノイズを低
減し、電気特性の良好で、かつ多ピン化に対応できるフ
ィルムキャリア半導体装置を提供することにある。
【００２９】
【課題を解決するための手段】本発明によれば、表面に
チップ電極を有する半導体ベアチップと、この半導体ベ
アチップをモールドする樹脂と、チップ電極に電気的に
接続されて、表面側に張り合わされたキャリアフィルム
とを有し、このキャリアフィルムの半導体ベアチップと
の張り合わせ面上には、半導体ベアチップの搭載部に信
号用配線層が設けられ、半導体ベアチップの搭載部以外
の周辺部にチップ電極を囲むようにノイズ遮蔽層が設け
られているフィルムキャリア半導体装置が得られる。
【００３０】上記フィルムキャリア半導体装置におい
て、ノイズ遮蔽層は電源層とグランド層の少なくともい
ずれか一方である。また、フィルムキャリア半導体装置
において、ノイズ遮蔽層は電源層とグランド層との多層
で構成されても良い。さらに、フィルムキャリア半導体
装置において、ノイズ遮蔽層の少なくとも一部はチップ
電極に電気的に接続されていることが好ましい。
【００３１】
【実施例】以下、本発明について図面を参照して説明す
る。
【００３２】図１に本発明の一実施例によるフィルムキ
ャリア半導体装置を示す。図１において、（ｃ）は基板
対応面の平面図を示し、（ａ），（ｂ）はそれぞれ
（ｃ）に示したＡ−Ａ´線とＢ−Ｂ´線の断面を示して
いる。図５に示したものとの相違点は、キャリアフィル
ム２０の半導体ベアチップ１０との張り合わせ面上の、
半導体ベアチップ１０の搭載部以外の周辺部にチップ電
極１１を囲むようにノイズ遮蔽層２７を設けたことであ
る。
【００３３】本実施例において、ノイズ遮蔽層２７は電
源層とグランド層の少なくともいずれか一方である。ノ
イズ遮蔽層２７の少なくとも一部はチップ電極１２に電
気的に接続されている。また、本実施例では、信号用配
線層２２の一部が半導体ベアチップ１０の搭載部以外の
周辺部にも配線されている。すなわち、半導体ベアチッ
プ１０の搭載部に配列されたバンプ電極２６の全ては信
号用であるが、半導体ベアチップ１０の搭載部以外の周
辺部に配列されたバンプ電極２６のほとんどが電源用又
はグランド用であり、その一部が信号用である。また、
電源層やグランド層はできるだけそのインダクタンスを
下げる必要があるので、ノイズ遮蔽層２７はできるだけ
ベタに近い層で形成されている。
【００３４】図５に示したような、配線層２２のみを設
けたものでは、バンプ電極２６の数が多くなるとその配
線が長くなり、パッケージを小型化しようとすると配線
の幅を細くしなければならない。したがって、配線が細
くなって信号ノイズを拾い易くなる。これに対して、図
１に示したように、半導体ベアチップ１０のチップ電極
１１を囲むようにノイズ遮蔽層２７を設け、このノイズ
遮蔽層２７を半導体ベアチップ１０のチップ電極１１中
のグランド又は電源用電極と接続することにより、ノイ
ズを防止することができる。
【００３５】以上、本発明を実施例によって説明した
が、本発明は上記実施例に限定せず、本発明の趣旨を逸
脱しない範囲内で種々の変形・変更をしても良いのは勿
論である。例えば、上記実施例では、ノイズ遮蔽層２７
を単層に構成しているが、電源層とグランド層との多層
（２層）で構成しても良い。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
半導体ベアチップのチップ電極の近傍にノイズ遮蔽層を
設けたので、電気的特性が良好で、特に多ピンの高速デ
バイスに有効である。また、微細配線が不要なので、キ
ャリアフィルムのコストを低減できる。さらに、チップ
サイズとピン数に拘らず設計可能であるので、全ての品
種に対応できるという利点もある。
【図面の簡単な説明】
【図１】本発明の一実施例によるフィルムキャリア半導
体装置を示す図で、（ｃ）は基板対応面の平面図を示
し、（ａ），（ｂ）はそれぞれ（ｃ）に示したＡ−Ａ´
線とＢ−Ｂ´線の断面図である。
【図２】第１の従来例のフィルムキャリア半導体装置を
示す断面図である。
【図３】第２の従来例のフィルムキャリア半導体装置を
製造する方法を示す図である。
【図４】第３の従来例のフィルムキャリア半導体装置を
示す断面図である。
【図５】第４の従来例のフィルムキャリア半導体装置を
示す図で、（ｃ）は基板対応面の平面図を示し、
（ａ），（ｂ）はそれぞれ（ｃ）に示したＡ−Ａ´線と
Ｂ−Ｂ´線の断面図である。
【符号の説明】
１０ 半導体ベアチップ １１ 接続パッド（チップ電極） １２ パッシベーション膜 １６ モールド樹脂 ２０ キャリアフィルム ２１ 絶縁フィルム ２２ 配線層 ２３ 導電極 ２４ 充填物 ２６ バンプ電極 ２７ ノイズ遮蔽層 ３０ 接着フィルム

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 表面にチップ電極を有する半導体ベアチ
    ップと、該半導体ベアチップをモールドする樹脂と、前
    記チップ電極に電気的に接続されて、前記表面側に張り
    合わされたキャリアフィルムとを有し、該キャリアフィ
    ルムの前記半導体ベアチップとの張り合わせ面上には、
    前記半導体ベアチップの搭載部に信号用配線層が設けら
    れ、前記半導体ベアチップの搭載部以外の周辺部に前記
    チップ電極を囲むようにノイズ遮蔽層が設けられている
    フィルムキャリア半導体装置。
  2. 【請求項２】 前記ノイズ遮蔽層が電源層とグランド層
    の少なくともいずれか一方である、請求項１記載のフィ
    ルムキャリア半導体装置。
  3. 【請求項３】 前記ノイズ遮蔽層は電源層とグランド層
    との多層で構成されている、請求項１記載のフィルムキ
    ャリア半導体装置。
  4. 【請求項４】 前記ノイズ遮蔽層の少なくとも一部は前
    記チップ電極に電気的に接続されている、請求項１記載
    のフィルムキャリア半導体装置。
JP6237854A 1994-09-30 1994-09-30 フィルムキャリア半導体装置 Expired - Fee Related JP2546192B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6237854A JP2546192B2 (ja) 1994-09-30 1994-09-30 フィルムキャリア半導体装置
US08/531,271 US5726489A (en) 1994-09-30 1995-09-20 Film carrier semiconductor device
EP95306872A EP0704900A3 (en) 1994-09-30 1995-09-28 Support strip semiconductor device
KR1019950033148A KR100209993B1 (ko) 1994-09-30 1995-09-29 필름 캐리어 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6237854A JP2546192B2 (ja) 1994-09-30 1994-09-30 フィルムキャリア半導体装置

Publications (2)

Publication Number Publication Date
JPH08102473A true JPH08102473A (ja) 1996-04-16
JP2546192B2 JP2546192B2 (ja) 1996-10-23

Family

ID=17021403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6237854A Expired - Fee Related JP2546192B2 (ja) 1994-09-30 1994-09-30 フィルムキャリア半導体装置

Country Status (4)

Country Link
US (1) US5726489A (ja)
EP (1) EP0704900A3 (ja)
JP (1) JP2546192B2 (ja)
KR (1) KR100209993B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285079B1 (en) 1998-06-02 2001-09-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device employing grid array electrodes and compact chip-size package
JP2004179538A (ja) * 2002-11-28 2004-06-24 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR20160091595A (ko) * 2015-01-26 2016-08-03 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821608A (en) 1995-09-08 1998-10-13 Tessera, Inc. Laterally situated stress/strain relieving lead for a semiconductor chip package
KR0179802B1 (ko) * 1995-12-29 1999-03-20 문정환 반도체 패키지
US6169329B1 (en) * 1996-04-02 2001-01-02 Micron Technology, Inc. Semiconductor devices having interconnections using standardized bonding locations and methods of designing
SG60099A1 (en) * 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
WO1998040912A1 (de) * 1997-03-10 1998-09-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipanordnung und verfahren zur herstellung einer chipanordnung
JPH10335567A (ja) * 1997-05-30 1998-12-18 Mitsubishi Electric Corp 半導体集積回路装置
WO1999000842A1 (en) * 1997-06-26 1999-01-07 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chips
JP3134815B2 (ja) * 1997-06-27 2001-02-13 日本電気株式会社 半導体装置
JP3053010B2 (ja) * 1997-11-21 2000-06-19 日本電気株式会社 半導体装置
JP3610787B2 (ja) * 1998-03-24 2005-01-19 セイコーエプソン株式会社 半導体チップの実装構造体、液晶装置及び電子機器
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
JP2000208540A (ja) * 1998-08-25 2000-07-28 Texas Instr Inc <Ti> 薄型半導体チップスケ―ル・パッケ―ジを密封する方法
JP3339473B2 (ja) * 1999-08-26 2002-10-28 日本電気株式会社 パッケージ基板、該パッケージ基板を備える半導体装置及びそれらの製造方法
US6544816B1 (en) * 1999-08-20 2003-04-08 Texas Instruments Incorporated Method of encapsulating thin semiconductor chip-scale packages
KR100311090B1 (ko) * 1999-09-09 2001-10-12 김영우 유기질 쓰레기 발효제 및 이를 사용한 유기질 쓰레기의 발효방법
JP2001156212A (ja) * 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
US6624522B2 (en) 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
CN1207778C (zh) * 2000-05-11 2005-06-22 皇家菲利浦电子有限公司 半导体器件及其制造方法
KR100418016B1 (ko) * 2000-07-31 2004-02-11 (주)엠에스토피아 성장촉진제로 유용한 미생물 조성물
KR100425591B1 (ko) * 2000-08-17 2004-04-03 최형석 콜레스테롤 함량을 감소시키고 증체량을 증가시킬 수 있는 소의 사료용 약제
EP1233522A1 (en) * 2001-02-14 2002-08-21 Siemens Aktiengesellschaft A data compression/decompression method and apparatus
US6930397B2 (en) * 2001-03-28 2005-08-16 International Rectifier Corporation Surface mounted package with die bottom spaced from support board
US7119447B2 (en) * 2001-03-28 2006-10-10 International Rectifier Corporation Direct fet device for high frequency application
US7476964B2 (en) * 2001-06-18 2009-01-13 International Rectifier Corporation High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing
US6582990B2 (en) 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
KR20030023412A (ko) * 2001-09-13 2003-03-19 윤선기 한약 추출 후 잔여분을 재처리, 미생물을 이용한 발효제조방법
US6784540B2 (en) 2001-10-10 2004-08-31 International Rectifier Corp. Semiconductor device package with improved cooling
US6674174B2 (en) * 2001-11-13 2004-01-06 Skyworks Solutions, Inc. Controlled impedance transmission lines in a redistribution layer
US7579697B2 (en) * 2002-07-15 2009-08-25 International Rectifier Corporation Arrangement for high frequency application
US7397137B2 (en) * 2002-07-15 2008-07-08 International Rectifier Corporation Direct FET device for high frequency application
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
JP3611561B2 (ja) * 2002-11-18 2005-01-19 沖電気工業株式会社 半導体装置
US6841865B2 (en) * 2002-11-22 2005-01-11 International Rectifier Corporation Semiconductor device having clips for connecting to external elements
US7038327B2 (en) * 2003-11-11 2006-05-02 Au Optronics Corp. Anisotropic conductive film bonding pad
JP4010298B2 (ja) * 2003-12-17 2007-11-21 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
TWI243386B (en) * 2004-02-26 2005-11-11 Au Optronics Corp Anisotropic conductive film pad
US20050269677A1 (en) * 2004-05-28 2005-12-08 Martin Standing Preparation of front contact for surface mounting
US7419852B2 (en) * 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
US11842972B2 (en) 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
JP2006100385A (ja) 2004-09-28 2006-04-13 Rohm Co Ltd 半導体装置
US7524701B2 (en) * 2005-04-20 2009-04-28 International Rectifier Corporation Chip-scale package
US7230333B2 (en) 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
TWI365516B (en) * 2005-04-22 2012-06-01 Int Rectifier Corp Chip-scale package
US20070224729A1 (en) * 2006-03-21 2007-09-27 Martin Reiss Method for manufacturing a flip-chip package, substrate for manufacturing and flip-chip assembly
JP4795883B2 (ja) * 2006-07-21 2011-10-19 株式会社日立ハイテクノロジーズ パターン検査・計測装置
JP5004654B2 (ja) * 2007-05-16 2012-08-22 パナソニック株式会社 配線基板の接続方法および配線基板構造
US7851928B2 (en) * 2008-06-10 2010-12-14 Texas Instruments Incorporated Semiconductor device having substrate with differentially plated copper and selective solder
KR101104326B1 (ko) * 2011-03-03 2012-01-16 이창해 사료 첨가제

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4952973A (ja) * 1972-09-22 1974-05-23
US4937707A (en) * 1988-05-26 1990-06-26 International Business Machines Corporation Flexible carrier for an electronic device
US4933741A (en) * 1988-11-14 1990-06-12 Motorola, Inc. Multifunction ground plane
JPH02186670A (ja) * 1989-01-13 1990-07-20 Nec Eng Ltd 半導体集積回路
US4912547A (en) * 1989-01-30 1990-03-27 International Business Machines Corporation Tape bonded semiconductor device
JP3061954B2 (ja) * 1991-08-20 2000-07-10 株式会社東芝 半導体装置
JPH05129366A (ja) * 1991-11-08 1993-05-25 Fujitsu Ltd 集積回路用ｔａｂ実装構造
JP2982450B2 (ja) * 1991-11-26 1999-11-22 日本電気株式会社 フィルムキャリア半導体装置及びその製造方法
JPH0828396B2 (ja) * 1992-01-31 1996-03-21 株式会社東芝 半導体装置
US5214845A (en) * 1992-05-11 1993-06-01 Micron Technology, Inc. Method for producing high speed integrated circuits
JP3088877B2 (ja) * 1992-06-25 2000-09-18 日東電工株式会社 フィルムキャリアの製造方法および半導体装置
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285079B1 (en) 1998-06-02 2001-09-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device employing grid array electrodes and compact chip-size package
JP2004179538A (ja) * 2002-11-28 2004-06-24 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR20160091595A (ko) * 2015-01-26 2016-08-03 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
EP0704900A2 (en) 1996-04-03
US5726489A (en) 1998-03-10
KR100209993B1 (ko) 1999-07-15
KR960012396A (ko) 1996-04-20
JP2546192B2 (ja) 1996-10-23
EP0704900A3 (en) 1996-10-30

Similar Documents

Publication Publication Date Title
JP2546192B2 (ja) フィルムキャリア半導体装置
JP2792532B2 (ja) 半導体装置の製造方法及び半導体ウエハー
US8541261B2 (en) Method for manufacturing a package-on-package type semiconductor device
US8471361B2 (en) Integrated chip package structure using organic substrate and method of manufacturing the same
KR100520660B1 (ko) 반도체 웨이퍼와 반도체장치 및 그 제조방법
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH07321157A (ja) フレキシブルフィルム及びこれを有する半導体装置
JP2586344B2 (ja) キャリアフィルム
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JP2004079716A (ja) 半導体用ｃｓｐ型パッケージ及びその製造方法
US20100102438A1 (en) Semiconductor device and method of manufacturing the same
US20180374780A1 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
JP3559554B2 (ja) 半導体装置およびその製造方法
JP3660854B2 (ja) 半導体装置の製造方法
US6576988B2 (en) Semiconductor package
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
KR100487135B1 (ko) 볼그리드어레이패키지
JPH10335366A (ja) 半導体装置
JP2005142452A (ja) 半導体装置及びその製造方法
JP3234614B2 (ja) 半導体装置及びその製造方法
JP2000294724A (ja) 半導体装置及びその製造方法
KR100680910B1 (ko) 반도체 패키지 및 그 제작방법
US20030214019A1 (en) Packaging system for semiconductor devices
JP2001284370A (ja) 半導体装置の製造方法
JP2005057099A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960611

LAPS Cancellation because of no payment of annual fees