KR100520660B1 - 반도체 웨이퍼와 반도체장치 및 그 제조방법 - Google Patents

반도체 웨이퍼와 반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR100520660B1
KR100520660B1 KR10-2002-0046697A KR20020046697A KR100520660B1 KR 100520660 B1 KR100520660 B1 KR 100520660B1 KR 20020046697 A KR20020046697 A KR 20020046697A KR 100520660 B1 KR100520660 B1 KR 100520660B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
electrode
semiconductor
pad
electrode pad
Prior art date
Application number
KR10-2002-0046697A
Other languages
English (en)
Other versions
KR20030014637A (ko
Inventor
나가오고이치
후지모토히로아키
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20030014637A publication Critical patent/KR20030014637A/ko
Application granted granted Critical
Publication of KR100520660B1 publication Critical patent/KR100520660B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 소형이며 고성능의 반도체장치를 제공하기 위한 것이다.
도 1의 (a) 및 (b)에 나타낸 바와 같이, 본 실시예의 반도체 웨이퍼(15)는, 제 1 분리선(16)으로 구획된 복수의 벌크칩 영역(17)이 형성된다. 벌크칩 영역(17)에는, 집적회로(도시 생략)와, 전극패드(18)와, 프로브패드(19)가 형성되며, 집적회로 및 전극패드(18)와, 프로브패드(19)와의 사이에는 제 2 분리선(20)이 지난다. 제 2 분리선(20)은 벌크칩 영역(17)을, 반도체칩이 될 반도체칩 영역(17a)과, 제 1 분리선(16)과 제 2 분리선(20) 사이의 절단영역(17b)으로 분리한다. 여기서, 제 2 분리선(20)은 설명을 쉽게 하기 위해 상정한 선이며, 실제로 반도체 웨이퍼(15)에 형성되는 것은 아니다. 몇 개의 프로브패드(19)는, 제 2 분리선(20)을 가로지르는 배선(21)을 통해 전극패드(18)와 접속된다.

Description

반도체 웨이퍼와 반도체장치 및 그 제조방법{SEMICONDUCTOR WAFER, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 상면 상에 반도체 집적회로가 각각 형성된 2 개의 반도체칩이 플립칩 본딩으로 서로 접합되어 이루어지는 COC(Chip On Chip)형 반도체장치에 관한 것이다.
최근 집적회로가 형성된 반도체장치의 저원가화, 소형화 및 고성능화(고속화, 저소비전력화)를 도모하기 위해 다양한 연구가 이루어지고 있다. 예를 들어 서로 다른 기능을 갖는 LSI, 또는 서로 다른 공정으로 형성된 LSI를 구비하는, 2 개의 반도체칩이 플립칩 본딩으로 서로 접합된 COC형 반도체장치가 제안되었다.
이하, 2 개의 반도체칩이 플립칩 본딩으로 서로 접합된 종래의 반도체장치 및 그 제조방법에 대하여 설명한다.
도 11의 (a)는, 각각이 종래의 반도체장치에 탑재되는 반도체칩이 될 복수의 반도체칩 영역을 갖는 반도체 웨이퍼를 나타내는 모식도이다. 도 11의 (b)는 도 11의 (a)의 반도체 웨이퍼 상면을 확대시켜 나타낸 평면도이다.
도 11의 (a) 및 (b)에 나타낸 바와 같이 반도체 웨이퍼(1)에는, 복수의 반도체칩 영역(2)이 형성된다. 각 반도체칩 영역(2)은 분리선(3)으로 구획되며, 각 반도체칩 영역(2)에는 복수의 전극패드(4)가 형성된다. 각 반도체칩 영역(2)은 분리선(3)을 따라 절단됨으로써, 종래의 반도체장치에 탑재되는 반도체칩이 된다.
여기서, 반도체칩 영역(2)에 형성되는 전극패드(4)는, 외부와의 전기적 접속을 행하기 위한 외부전극패드로서 이용되는 경우와, 각각의 반도체칩의 전기적 검사를 행하기 위한 프로브패드로서 이용되는 경우가 있다. 즉 1 개의 전극패드가, 외부전극패드와 검사전극패드를 겸한다. 그리고 각각의 반도체칩 영역(2) 표면에는, 전극패드(4)만이 도시되며 기타 배선 등의 도시는 생략한다.
도 12의 (a)는 종래의 반도체장치가 구비하는 반도체 웨이퍼(1)로부터 절단된 반도체칩(2a)과, 별도의 반도체칩(5)을 나타내는 모식도이며, 도 12의 (b)는 종래 반도체장치의 단면도이다.
도 12의 (a) 및 (b)에 나타낸 바와 같이, 반도체칩(5) 상면 상에는 전극패드(8) 상에 형성된 돌기전극(6) 및 외부전극패드(7)가 형성된다. 또 반도체칩(2a) 상면 상의 전극패드(4) 상에 돌기전극(9)이 형성된다. 종래의 반도체장치(200)에서는, 돌기전극(6)과 돌기전극(9)이 접속됨으로써, 반도체칩(5)과 반도체칩(2a)이 플립칩 본딩으로 접합된다. 이 때 도 12의 (a)에 나타낸 바와 같이 반도체칩(2a)은 반도체칩(5) 상면 상의 점선으로 나타낸 영역 상에 탑재된다.
도 12의 (b)에 나타낸 바와 같이 종래의 반도체장치(200)에서는, 반도체칩(5)과 반도체칩(2a) 사이에 절연성 수지(10)가 충전된다. 또 반도체칩(5)은 리드프레임의 다이패드(11) 상에 고정된다. 그리고 반도체칩(5)의 외부전극패드(7)와 리드프레임의 내부리드(12)는 금속세선(13)에 의해 전기적으로 접속된다. 반도체칩(5), 반도체칩(2a), 다이패드(11), 내부리드(12) 및 금속세선(13)은 봉입수지(14)로 봉입된다.
다음에 종래 반도체장치(200)의 제조방법을 설명한다.
우선 반도체칩(5) 상의 중앙부에 절연성수지를 도포한다. 이어서 반도체칩(2a)을 반도체칩(5)에 눌러, 반도체칩(5)의 돌기전극(6)과 반도체칩(2a)의 돌기전극(9)을 접속한다. 여기서 반도체칩(5)과 반도체칩(2a)을 플립칩 본딩으로 접속한 후에 절연성 수지를 주입해도 된다.
다음, 반도체칩(5)의 외부전극패드(7)와 리드프레임의 내부리드(12)를 금속세선(13)으로 접속한 후, 반도체칩(2a), 반도체칩(5), 다이패드(11), 내부리드(12) 및 금속세선(13)을 봉입수지(14)로 봉입한다. 이어서 봉입수지(14)로부터 돌출된 리드프레임의 외부리드를 성형함으로써 반도체장치(200)가 얻어진다.
그러나 종래의 반도체장치(200)에서는, 반도체칩(2a)을 탑재시키는 반도체칩(5) 주위에, 금속세선(13)을 접속하기 위한 외부전극패드(7)를 형성할 필요가 있다. 더구나 외부전극패드(7)가 형성되는 위치는, 도 12의 (a)에 나타낸 바와 같이 반도체칩(2a)이 탑재될 영역(S)의 바깥쪽이어야 할 필요가 있다. 때문에 반도체칩(5)의 크기가 반도체칩(2a) 크기보다 커야만 한다.
따라서 반도체칩(2a)의 크기를 작게 함으로써 반도체칩(5)의 크기를 작게 하고, 그 결과 반도체장치의 크기를 작게 하는 것을 생각할 수 있다. 그러나 이하에 서술하는 사정 때문에 반도체칩(2a)의 크기를 작게 하는 것이 어렵다는 문제가 있다.
반도체 웨이퍼(1)에 형성된 반도체칩 영역(2)은, 프로빙에 의한 전기적 검사 후에 양품만이 픽업된다. 이어서 픽업된 반도체칩 영역(2)을 분리함으로써 얻어진 반도체칩(2a)이 반도체칩(5)에 플립칩 본딩으로 접합된다.
프로빙에 의한 전기적 검사를 하기 위해서는 프로브패드가 필요하며, 반도체칩 영역(2)(반도체칩(2a))의 전극패드(4) 중 몇 개는 프로브패드가 된다. 프로브 바늘은 프로브패드인 전극패드(4)에 접촉한 후에 미끄러지는 경우가 있다. 때문에 프로브 바늘을 프로브패드인 전극패드(4)에 확실하게 접촉시키기 위해서, 프로브패드인 전극패드(4)는 1 변이 70㎛ 이상의 정방형보다 큰 크기로 형성되어야 할 필요가 있다. 따라서 반도체칩(2a)의 크기가 필연적으로 커진다. 이 때문에 반도체칩(2a)의 크기를 작게 하기가 어렵다.
또 반도체장치가 고성능화(고속화, 저 소비전력화)됨에 따라, 반도체칩 영역(2)(반도체칩(2a)) 내에 프로브패드를 형성함에 따른, 프로브패드, 전극패드, 전극패드 보호회로, 돌기전극 및 배선 각각의 정전용량 및 인덕턴스 등의 영향을 무시할 수 없다는 문제도 있다.
본 발명의 반도체장치는, 상기 종래의 문제를 해결하기 위해 이루어진 것이며, 소형이며 고성능의 반도체장치를 제공하는 것을 목적으로 한다.
본 발명의 반도체 웨이퍼는, 각각이 반도체칩이 될 복수의 반도체칩 영역과, 상기 복수의 반도체칩 영역을 각각 반도체칩으로 분리하기 위한 절단영역을 구비하며, 상기 복수의 반도체칩 영역에는, 집적회로와, 상기 집적회로에 접속된 전극패드가 형성되고, 상기 절단영역에는, 상기 전극패드에 접속된 프로브패드와, 상기 프로브패드의 보호회로가 형성된다.
본 발명의 반도체 웨이퍼는, 프로브패드에 프로브 바늘을 접촉시킴으로써 반도체 웨이퍼를 검사한 후, 검사 후에 불필요해질 프로브패드가 형성된 절단영역을 절단에 의해 제거할 수 있다. 이로써 반도체칩이 될 반도체칩 영역의 크기는 작아진다. 따라서 본 발명에 의하면, 종래의 반도체 웨이퍼에서 얻어지는 반도체칩보다 소형의 반도체칩을 얻을 수 있다. 또 얻어지는 반도체칩은, 프로브패드가 절단에 의해 제거되므로 프로브패드의 정전용량 및 인덕턴스를 고려할 필요가 없다. 그러므로 본 발명의 반도체칩 전극패드 등의 배선 정전용량 및 인덕턴스는, 종래의 반도체칩 전극패드 등의 배선 정전용량 및 인덕턴스보다 작아진다.
상기 반도체칩 영역의 각각에 형성된 상기 전극패드의 개수가, 상기 전극패드에 접속된 상기 프로브패드 개수보다 많은 구성으로 해도 된다.
상기 반도체칩 영역의 각각에 형성된 상기 전극패드의 피치는, 상기 전극패드에 접속된 상기 프로브패드의 피치보다 작은 구성으로 하는 것이 바람직하다.
이로써, 검사 시에 프로브 바늘이 미끄러지는 방향으로의 프로브패드 형상을 길게 할 수 있다. 이로써 검사를 보다 확실하게 할 수 있다.
상기 반도체칩 영역의 각각에 형성된 상기 전극패드의 크기가, 상기 전극패드에 접속된 상기 프로브패드의 크기보다 작은 구성으로 해도 된다.
상기 전극패드에 접속된 상기 프로브패드는, 상기 반도체칩 영역의 1 변, 2 변 또는 3 변을 따라 형성되는 구성으로 해도 된다.
삭제
상기 반도체칩 영역의 각각에 형성된 상기 전극패드에 접속되는 배선은, 상기 프로브패드에 접속되는 배선보다 하층의 배선층을 사용하여 형성되는 것이 바람직하다.
이로써 내부회로에서 전극패드까지의 배선길이를 짧게 할 수 있다. 따라서 배선용량을 저감할 수 있다.
본 발명의 반도체장치는, 제 1 집적회로와, 상기 제 1 집적회로에 접속된 제 1 전극패드와, 상기 제 1 전극패드 상에 형성된 제 1 돌기전극을 갖는 제 1 반도체칩과, 제 2 집적회로와, 상기 제 2 집적회로에 접속된 상기 제 2 전극패드와, 상기 제 2 전극패드 상에 형성된 제 2 돌기전극을 갖는 제 2 반도체칩을 구비하고, 상기 제 1 반도체칩 측단면에는, 상기 제 1 전극패드에 접속되는 검사용 배선의 절단면이 노출되어 있고, 상기 제 1 돌기전극과 상기 제 2 돌기전극은, 전기적으로 접속된다.
본 발명에 의하면 제 1 반도체칩은, 검사 후에 불필요해질 검사용 배선이 절단에 의해 제거되며, 검사용 배선이 형성된 영역도 제거된다. 때문에 제 1 반도체칩의 크기는 종래의 반도체칩보다 작다. 따라서 종래의 반도체장치보다 소형의 반도체장치가 얻어진다. 또 제 1 반도체칩은, 검사용 배선이 절단으로 제거되므로, 검사용 배선의 정전용량 및 인덕턴스를 고려할 필요가 없다. 그러므로 본 발명의 반도체장치의 전극패드 등의 배선 정전용량 및 인덕턴스는 종래 반도체장치의 전극패드 등의 배선 정전용량 및 인덕턴스보다 작아진다.
본 발명에 의하면, 상기 제 1 반도체칩은 제 1 반도체칩 영역과 절단영역을 갖는 제 1 반도체 웨이퍼에서 상기 절단영역을 제거함으로써 얻어지는 것으로서, 상기 제 1 반도체칩 영역에는 상기 제 1 집적회로 및 상기 제 1 전극패드가 형성되고, 상기 절단영역에는 상기 제 1 전극패드에 접속된 프로브패드가 형성되어도 된다.
상기 제 2 반도체칩의 주변부에는, 외부회로와 접속하기 위한 외부전극패드가 형성되어도 된다.
상기 제 1 반도체칩과 상기 제 2 반도체칩 사이에는, 절연성 수지가 개재되는 구성으로 해도 된다.
상기 제 1 반도체칩 및 상기 제 2 반도체칩은, 봉입수지로 봉입되어도 된다.
본 발명의 반도체장치 제조방법은, 각각이 제 1 반도체칩이 될 복수의 제 1 반도체칩 영역과, 상기 복수의 제 1 반도체칩 영역을 각각 제 1 반도체칩으로 분리하기 위한 절단영역을 구비하며, 상기 복수의 제 1 반도체칩 영역에는 제 1 집적회로와, 상기 제 1 집적회로에 접속된 제 1 전극패드가 형성되고, 상기 절단영역에는 상기 제 1 전극패드에 접속된 프로브패드가 형성되는 제 1 반도체 웨이퍼를 준비하는 공정(a)과, 상기 프로브패드에 프로브 바늘을 접촉시켜 상기 복수의 제 1 반도체칩 검사를 행하는 공정(b)과, 상기 제 1 전극패드 상에 제 1 돌기전극을 형성하는 공정(c)과, 상기 제 1 반도체 웨이퍼의 상기 절단영역을 제거함으로써, 상기 복수의 제 1 반도체칩 영역으로부터 복수의 제 1 반도체칩을 형성하는 공정(d)과, 제 2 집적회로와, 상기 제 2 집적회로에 접속된 제 2 전극패드를 가지며, 각각이 제 2 반도체칩이 될 복수의 제 2 반도체칩 영역을 구비하는 제 2 반도체 웨이퍼를 준비하는 공정(e)과, 상기 복수의 제 2 반도체칩 영역의 각각에 형성된 상기 제 2 전극패드 상에 제 2 돌기전극을 형성하는 공정(f)과, 상기 제 1 돌기전극과 상기 제 2 돌기전극을, 가열 및 누름으로써 전기적으로 접속하는 공정(g)과, 상기 제 2 반도체 웨이퍼를 상기 복수의 제 2 반도체칩 영역별로 절단하는 공정(h)을 포함한다.
본 발명에 의하면, 제 1 반도체칩은 검사 후 불필요해질 프로브패드가 절단에 의해 제거된다. 이로써 제 1 반도체칩의 크기는 종래의 반도체칩보다 작다. 따라서 종래의 반도체장치보다 소형의 반도체장치가 얻어진다. 또 제 1 반도체칩은, 프로브패드가 절단으로 제거되므로, 얻어진 반도체장치에 있어서 프로브패드의 정전용량 및 인덕턴스를 고려할 필요가 없다. 따라서 본 발명에 의하면, 전극패드 등의 배선 정전용량 및 인덕턴스가 종래 반도체장치의 전극패드 등의 배선 정전용량 및 인덕턴스보다 작은 반도체장치가 얻어진다.
상기 공정(g)에서는, 상기 제 1 반도체칩과 상기 제 2 반도체칩 사이에 절연성 수지를 공급해도 된다.
상기 공정(c) 및 상기 공정(f)에서는, 전해도금법, 무전해도금법, 인쇄법, 딥핑법 또는 스터드 범프법 중 어느 한 방법으로 상기 제 1 돌기전극 및 상기 제 2 돌기전극을 형성해도 된다.
상기 공정(c)에서는 주석 및 은을 함유하는 합금, 주석 및 납을 함유하는 합금, 주석, 니켈, 구리, 인듐 및 금 중 어느 하나로 돌기전극을 형성해도 된다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
(실시예)
이하, 본 발명의 실시예의 반도체 웨이퍼 및 이를 이용한 반도체장치에 대하여 도면을 참조하면서 설명하기로 한다.
우선, 본 실시예의 반도체 웨이퍼에 대해서 설명한다. 도 1의 (a)는 반도체칩이 될 복수의 반도체칩 영역이 형성된 반도체 웨이퍼를 나타내는 모식도이며, 도 1의 (b)는 도 1의 (a)의 반도체 웨이퍼 상면을 확대시켜 나타낸 평면도이다.
도 1의 (a) 및 (b)에 나타낸 바와 같이 본 실시예의 반도체 웨이퍼(15)는, 제 1 분리선(16)으로 구획된 복수의 벌크칩 영역(17)이 형성된다. 벌크칩 영역(17)에는, 집적회로(도시 생략)와, 전극패드(18)와, 프로브패드(19)가 형성되며, 집적회로 및 전극패드(18)와, 프로브패드(19)와의 사이에는 제 2 분리선(20)이 지난다. 제 2 분리선(20)은, 벌크칩 영역(17) 표면에서 제 1 분리선(16) 안쪽에 위치하며, 벌크칩 영역(17)을, 반도체칩이 될 반도체칩 영역(17a)과, 제 1 분리선(16)과 제 2 분리선(20) 사이의 절단영역(17b)으로 분리한다. 즉 벌크칩 영역(17)은 제 2 분리선(20) 안쪽에 위치하며, 반도체칩이 될 복수의 반도체칩 영역(17a)과, 제 1 분리선(16)과 제 2 분리선(20) 사이의 절단영역(17b)을 갖는다.
여기서, 제 2 분리선(20)은 설명을 쉽게 하기 위해 상정한 선이며, 실제로 반도체 웨이퍼(15)에 형성되는 것은 아니다. 또 본 실시예에서는 제 2 분리선(20)이 직선이지만, 물론 곡선이라도 상관없다.
몇 개의 프로브패드(19)는, 제 2 분리선(20)을 가로지르는 배선(21)을 통해 전극패드(18)와 접속된다.
전극패드(18)는, 반도체장치를 구성할 때, 반도체칩 영역(17a)으로부터 얻어지는 반도체칩과, 별도의 반도체칩의 전극패드를 접속하기 위한 것이며, 2 개의 반도체칩간에서 고속으로 신호전달을 하기 위해 형성된다. 여기서 전극패드(18)는 반도체칩 영역(17a) 내의 배선 및 확산층 등의 바로 위에 형성되며, 전극패드(18)까지의 배선 길이가 짧아지도록 배치되는 것이 바람직하다.
도 2는 제 2 분리선(20)을 따라 회전 날로 절단하여 분리된 반도체칩(17c)을 나타내는 평면도이다.
도 2에 나타내는 바와 같이 프로브패드(19)가 형성된 절단영역은 제거되고, 반도체칩(17c)에는 집적회로(도시생략)와 전극패드(18)와 배선(21)이 남는다. 또 반도체칩(17c) 측단면에는 배선(21)의 절단면이 노출된다.
이와 같이 본 실시예의 반도체 웨이퍼(15)에서는, 프로브패드(19)에 프로브 바늘을 접촉시킴으로써 각 벌크칩 영역(17)을 검사한 후, 검사 후 불필요해질 프로브패드(19)가 형성된 절단영역(17b)이 절단으로써 제거된다. 이로써 반도체칩 영역(17a)의 크기는 종래의 반도체칩 영역(2)보다 작아진다. 즉 본 실시예의 반도체 웨이퍼(15)에서 얻어지는 반도체칩(17c)의 칩 크기를, 종래 반도체칩(2a)보다 작게 할 수 있다.
다음에, 상술한 반도체 웨이퍼에 형성되는 벌크칩 영역(17)의 다른 예를 도면을 참조하면서 설명한다. 도 3의 (a), (b), 도 4의 (a), (b), 및 도 5의 (a), (b)는 반도체칩(22)에 탑재되는 반도체칩(17c)이 될, 벌크칩 영역(17)의 다른 예를 나타낸 평면도이다.
도 3의 (a)에 나타내는 벌크칩 영역(17)에서는, 반도체칩 영역(17a) 내부에 BIST 등을 위한 검사회로(도시 생략)가 형성된다. 이로써 절단영역(17b)의 프로브패드(19) 개수를 전극패드(18) 개수보다 적게 할 수 있다. 예를 들어 본 실시예의 반도체장치(100)에 있어서, 반도체칩(17c)이 DRAM이고, 반도체칩(22)이 논리회로를 포함하는 경우, 도 3의 (a)에 나타내는 벌크칩 영역(17)에서는, 전극패드(18) 개수가 약 140 개 필요한 것에 반해, 데이터선용 패드, 어드레선용 패드, 제어용 패드, 전원용 패드 등으로서 필요한 프로브패드(19)의 개수는 약 50 개다.
이와 같이 프로브패드(19)의 개수를 적게 함으로써, 프로브패드(19)의 피치(32)를, 전극패드(18) 피치(33)보다 크게 할 수 있다. 예를 들어 반도체칩 영역(17a)의 면적이 20㎟(변 길이 4㎜ ×5㎜)라고 가정하면, 반도체칩 영역(17a)에는, 전극패드(18) 피치(33)를 80㎛로 하여 약 200 개의 전극패드(18)가 배치 가능하다. 이에 반해 프로브패드(19)는, 반도체칩 영역(17a)의 면적이 20㎟라고 가정하면, 피치(32)를 300㎛로 하여 배치할 수 있다. 또한 상술한 바와 같이 프로브패드(19) 피치(32)를 크게 할 수 있으므로 전극패드(18) 폭(34)에 대해, 프로브패드(19) 폭(35)을 크게 할 수 있다. 따라서 예를 들어, 전극패드(18) 폭(34)을 50㎛로 했을 경우, 프로브패드(19) 폭(35)을 250㎛로 하는 것도 가능해진다.
또 도 3의 (a)에 나타내는 바와 같이 프로브패드(19) 형상을 장방형으로 하고, 각 프로브패드(19)의 긴 변을, 각 프로브패드(19)가 따르는 벌크칩 영역(17) 각 변에 평행이 되도록 배치할 수 있다. 이로써 벌크칩 영역(17) 크기가 커지는 것을 억제하면서, 프로빙 시에 프로브 바늘이 미끄러지는(scrub) 방향(즉 각 프로브패드(19)가 쫓는 벌크칩 영역(17) 각 변에 평행한 방향)에로의 프로브패드(19) 형상이 길어진다. 때문에 검사를 더욱 확실하게 할 수 있다.
그리고 프로브패드(19)의 개수가 적어지면, 도 3의 (b), 도 4의 (a), 도 4의 (b) 및 도 5의 (a)에 나타낸 바와 같이 필요한 프로브패드(19)를, 벌크칩 영역(17)의 4 변을 모두 사용하지 않아도 배치할 수 있다. 모두 도 3의 (a)에 나타내는 벌크칩 영역(17)과 거의 같은 구성을 가지며, 프로브패드(19) 개수 및 프로브패드(19)가 형성된 절단영역(17b)의 위치가 다른 것뿐이다. 구체적으로, 도 3의 (b)는 프로브패드(19)가 형성된 절단영역(17b)이 벌크칩 영역(17)의 3 변에 위치하는 예를 나타낸다. 또 도 4의 (a) 및 도 4의 (b)는 절단영역(17b)이 벌크칩 영역(17)의 2 변에 위치하는 예를 나타낸다. 도 5의 (a)는 절단영역(17b)이 벌크칩 영역(17)의 1 변에 위치하는 예를 나타낸다.
예를 들어 도 5의 (a)에 나타내는 예에 있어서, 벌크칩 영역(17) 크기가 5㎜ ×4.15㎜이며, 프로브패드(19) 피치가 90㎛인 것으로 가정하면, 폭(35)이 80㎛의 약 50 개 프로브패드(19)를, 벌크칩 영역(17) 1 변에 위치하는 절단영역(17b)에 모두 배치할 수 있다.
이와 같이 프로브패드(19)의 개수를 적게 함으로써, 제 2 분리선(20)에서 절단하여 반도체칩 영역(17a)으로부터 반도체칩(17c)을 얻을 때 제거되는 절단영역(17b)의 면적이 작아진다. 이로써 1 장의 반도체 웨이퍼(15)로부터 얻어지는 반도체칩(17c) 개수를 늘릴 수 있어, 반도체칩(17c)의 제조원가도 삭감된다.
또 본 실시예에서는, 상술한 바와 같이 프로브패드(19) 크기를 전극패드(18) 크기보다 매우 크게 할 수 있다. 프로브패드(19)는 절단으로 제거되므로, 프로브패드(19)의 정전용량 및 인덕턴스를 고려할 필요가 없다. 한편 종래의 반도체칩(2a)에서는 전극패드(4)가 프로브패드를 겸하므로, 전극패드(4) 크기를 작게 하기가 어렵다. 따라서 본 실시예 반도체칩(17c)의 전극패드(18)에 기인하는 정전용량 및 인덕턴스는, 종래 반도체칩(2a)의 전극패드(4)에 기인하는 정전용량 및 인덕턴스보다 극단적으로 작아진다. 예를 들어 종래 반도체칩(2a)의 각 전극패드(4) 크기가 한 변 75㎛이며, 본 실시예의 반도체칩(17c)의 각 전극패드(18) 크기가 한 변 15㎛인 것으로 가정하면, 전극패드 면적은 1/25로 축소되고, 전극패드에 기인하는 정전용량도 반도체칩 영역 전체에서 0.1pF 이상 감소한다.
또 본 실시예에서는, 반도체칩 영역(17a) 내부에 BIST 등을 위한 검사회로(도시 생략)가 형성된다. 때문에 전극패드(18) 중 몇 개는 접속만을 위해 사용되어 프로빙이 실시되지 않는다. 이와 같은 접속에만 사용되는 전극패드(18)를 집적회로로부터의 거리가 가능한 한 짧아지는 위치에 배치할 수 있다. 이로써 전극패드와 집적회로를 접속하는 배선을 짧게 할 수 있어, 이 배선에 기인하는 정전용량 및 인덕턴스를 저감할 수도 있다. 종래의 반도체칩(2a)은, 반도체칩(2a)의 단부에 형성된 전극패드(4)와 집적회로를 접속하는 배선을 구비한다. 구체적으로는, 이 종래의 반도체칩(2a)에 비해 본 실시예 반도체칩(17c)의 정전용량은 배선길이 1㎜ 당 0.1pF 이상 감소한다.
이와 같이 본 실시예에 의하면, 정전용량 및 인덕턴스의 영향이 매우 작은 반도체칩이 얻어진다.
또 본 실시예에서는, 프로빙 시에 벌크칩 영역(17) 외부에서 들어오는 서지로부터 집적회로를 보호하기 위한 보호회로(36)를, 절단영역(17b) 내에 형성할 수 있다. 예를 들어 도 5의 (b)에 나타낸 바와 같이 프로브패드(19) 옆에 보호회로(36)를 배치한다. 이로써 제 2 분리선(20)에서 반도체칩 영역(17a)을 분리했을 때의 반도체칩(17c) 크기를 더욱 작게 할 수 있다. 또한 보호회로(36)도 절단으로써 제거되므로, 보호회로(36)의 정전용량 및 인덕턴스를 무시할 수 있다.
그리고 플립칩 본딩용 전극패드는, 돌기전극(범프)을 이용하여 접속하므로, 전극패드(18)를 1 변이 70㎛의 정방형보다 작게 할 수 있다. 또 플립칩 본딩에서는 전극패드 바로 아래로의 기계적 스트레스도 작으므로, 전극패드(18) 바로 아래에 배선이나 확산층을 배치할 수도 있다. 때문에 본 실시예에 의하면, 전극패드(18), 돌기전극 및 배선의 정전용량 및 인덕턴스를 매우 작게 설계할 수 있다.
이상 서술한 바와 같이, 본 실시예에 의하면 반도체 웨이퍼(15)의 벌크칩 영역(17) 구조를, 프로브패드(19)와 전극패드(18)를 따로 형성하여 프로브패드가 절단으로 제거되는 구조로 함으로써, 벌크칩 영역에 형성되는 프로브패드 및 전극패드의 개수, 크기, 피치 등 배선설계에 대한 제약의 많은 부분을 제거할 수 있다. 또 각 전극패드에 접속되는 배선 및 전극패드의 배선 등 배선설계에 대한 제약의 많은 부분도 제거할 수 있다.
다음으로, 상술한 반도체 웨이퍼로부터 얻어진 반도체칩을 이용하여 얻어지는 본 실시예의 반도체장치를, 도 6을 참조하면서 설명한다. 도 6의 (a)는 본 실시예의 반도체장치를 제작할 때, 반도체 웨이퍼(15)로부터 분리된 반도체칩(17c)을, 또 하나의 반도체칩(22)에 탑재시키는 모습을 나타낸 도면이며, 도 6의 (b)는 본 실시예의 반도체장치 단면도이다.
도 6의 (a)에 나타낸 바와 같이 본 실시예의 반도체장치(100)에서는, 제 2 분리선(20)에서 절단됨으로써 분리된 반도체칩(17c)이 반도체칩(22) 상에 페이스다운 상태로 탑재된다.
도 6의 (a) 및 (b)에 나타낸 바와 같이 반도체칩(22)은, 그 상면 상에 형성된 내부전극패드(26) 및 외부전극패드(24)와, 내부전극패드(26) 및 외부전극패드(24)에 접속된 내부회로(도시 생략)를 구비한다. 내부전극패드(26) 상에는 돌기전극(23)이 형성된다. 여기서는 반도체칩(17c)의 전극패드(18) 상면 상에도 돌기전극(25)이 형성된다. 본 실시예의 반도체장치(100)에서는, 돌기전극(23)과 돌기전극(25)이 접속된 상태에서, 반도체칩(22)과 반도체칩(17c)이 플립칩 본딩으로 접합된다.
본 실시예에서 반도체칩(17c)의 전극패드(18) 상면 상에 형성된 돌기전극(25)은, 주석-은 합금으로 형성된다. 주석-은 합금 조성은, 주석에 대해 은이 3.5% 함유되며, 주석-은 합금의 두께는 30㎛ 정도이다. 주석-은 합금은, 구리, 비스무트를 추가로 함유해도 된다. 또 돌기전극(25)을 주석-은 합금 대신 주석-납 합금, 주석, 인듐을 이용하여 형성해도 된다.
또 본 실시예에서는, 반도체칩(17c)의 전극패드(18)와 돌기전극(25)의 밀착성 향상이나 금속확산 방지를 목적으로서, 전극패드(18) 상에 하부 메탈장벽층(under barrier metal layer)(도시 생략)이 형성된다. 하부 메탈장벽층은 전극패드(18) 쪽으로부터 차례로, 티탄, 구리, 니켈, 주석-은 합금의 순으로 적층된 적층막으로 형성된다.
또 본 실시예에서 돌기전극(23)은, 니켈막으로 형성되지만, 주석-은 합금, 주석-납 합금, 주석, 인듐, 금 또는 구리 중 하나로 형성되어도 된다. 본 실시예에서 니켈막 두께는 8㎛ 정도이지만, 니켈막 표면에 산화방지를 목적으로 0.05㎛ 정도의 금박을 형성해도 된다.
도 6의 (b)에 나타낸 바와 같이, 반도체칩(22)과 반도체칩(17c) 사이에는 절연성 수지(27)가 충전된다. 여기서 절연성 수지(27)의 재료는, 본 실시예에서는 에폭시계 열경화형 수지이며, 실온에서의 점도가 0.3~10Pa·s이다. 그리고 경화 후의 절연성 수지(27) 특성을 확보하는 것을 목적으로, 구형 필러를 절연성 수지(27) 재료에 첨가해도 된다. 또 절연성 수지(27) 재료로서 예를 들어 아크릴계, 페놀계 수지라도 된다.
반도체칩(22)은 리드프레임의 다이패드(28)에 고정된다. 또 반도체칩(22)의 외부전극패드(24)와 리드프레임의 내부리드(29)는, 금속세선(30)에 의해 전기적으로 접속된다. 반도체칩(22), 반도체칩(17c), 다이패드(28), 내부리드(29) 및 금속세선(30)은 봉입수지(31)로 봉입된다.
상술한 바와 같이 본 실시예에서는, 반도체 웨이퍼(15)로부터 얻어지는 반도체칩(17c)의 칩 크기가, 종래의 반도체칩(2a)보다 작다. 따라서 본 실시예의 반도체장치(100)에서는, 반도체칩(22) 크기를 작게 하는 것이 가능하다. 즉 본 실시예에 의하면, 종래의 반도체장치(200)보다 소형의 반도체장치를 얻을 수 있다.
또한 본 실시예에 의하면, 반도체칩(17c)으로서, 도 3의 (a)에서 도 5의 (b)에 나타내는 어느 하나를 이용함으로써, 반도체장치의 제조원가를 삭감할 수 있다.
더욱이 본 실시예에 의하면, 반도체칩(17c)의 정전용량 및 인덕턴스 영향이 매우 작은 반도체장치가 얻어진다.
다음에, 벌크칩 영역(17)에서의 프로브패드(19), 전극패드(18) 및 각 배선층의 구조에 대하여 설명한다. 도 7 및 도 8은 벌크칩 영역(17)에서의 프로브패드(19), 전극패드(18) 및 각 배선층의 구조를 나타내는 부분적 단면도이다.
도 7의 (a)에 나타낸 바와 같이 본 실시예의 벌크칩 영역(17)에는, 상면 상에 형성된 확산층(39)을 갖는 기판(54)과, 기판(54) 상에 형성된 절연막(51, 52 및 53)을 구비한다. 절연막(53)의 개구부(53a) 내에 노출되도록 형성된 프로브패드(19)와 전극패드(18)(돌기전극(25))를 접속하는 배선(21)은, 기판(54) 상에 형성된 확산층(39)과 접속하는 배선(44)에, 절연막(52)에 형성된 스루 홀(38)을 통해 접속된다.
또 도 7의 (b)에 나타낸 바와 같이, 프로브패드(19)와 전극패드(18)(돌기전극(25))를 접속하는 배선(21)을 절연막(52 및 53)으로 분리하고, 제 2 분리선(20) 바로 아래에 위치하는 폴리실리콘으로 형성된 배선(41)으로 접속해도 된다. 이로써, 날로 절단된 후에 거스러미의 발생을 억제할 수 있어 전기적인 쇼트를 방지할 수 있다.
더욱이 도 7의 (c)에 나타내는 바와 같이 전극패드(18)(돌기전극(25))와 확산층(39)을 접속하는 배선(42)을, 프로브패드(19)와 전극패드(18)를 접속하는 배선(43)보다 하층의 배선층에 형성해도 된다. 이로써 상기 도 7의 (a) 및 도 7의 (b)에 비해, 집적회로에서 전극패드(18)까지의 배선 길이를 짧게 할 수 있다. 따라서 배선용량을 저감할 수 있다.
또 도 8에 나타낸 바와 같이 프로브패드(19) 바로 아래에 확산층(39')을 형성하고, 프로브패드(19)와 확산층(39')을, 플러그(38')를 통해 직접 접속하는 배선구조로 해도 된다.
다음에 본 발명의 반도체장치의 제조방법을, 도 9 및 도 10을 참조하면서 설명하기로 한다. 도 9 및 도 10은 본 실시예의 반도체장치 제조방법의 각 공정을 나타낸 단면도이다.
우선 도 9의 (a)에 나타낸 공정에서, 제 1 분리선(16)으로 구획된 복수의 벌크칩 영역(17)을 갖는 반도체 웨이퍼(15)를 준비한다. 벌크칩 영역(17)에는, 접적회로(도시 생략)와, 전극패드(18)와, 프로브패드(19)가 형성된다. 몇 개의 프로브패드(19)는, 제 2 분리선(20)을 가로지르는 배선(21)을 개재하고 전극패드(18)와 접속된다. 이어서, 반도체 웨이퍼(15) 상면 상의 프로브패드(19)에 프로브 바늘(44)을 접촉시킴으로써, 각 벌크칩 영역(17)을 검사한다.
다음에 도 9의 (b)에 나타낸 공정에서, 반도체 웨이퍼(15)에 형성된 복수의 벌크칩 영역(17) 상면 상의 전극패드(18) 상에 돌기전극(25)을 형성한다. 여기서는 돌기전극(25)을 용융 금속재료인 주석-은 합금으로 형성한다. 주석-은 합금의 조성은 주석에 대해 은이 3.5% 함유되며, 주석-은 합금의 두께는 30㎛ 정도이다. 주석-은 합금으로 형성되는 돌기전극(25)의 형성방법으로서, 예를 들어 전해도금법, 무전해도금법, 인쇄법, 디핑법(침적법) 및 스터드 범프법 등이 있다. 또 전극패드(18)와 돌기전극(25)의 밀착성 향상 및 금속확산 방지를 목적으로, 전극패드(18) 상에 하부 메탈장벽층(도시 생략)으로서 티탄, 구리, 니켈, 주석-은 합금의 순서로 적층된 적층막을 형성한다. 여기서 주석-은 합금은, 구리와 비스무트를 추가로 함유해도 된다. 또한 돌기전극(25)을 주석-은 합금 대신, 주석-납 합금, 주석, 인듐을 이용하여 형성해도 된다.
다음에 도 9의 (c)에 나타낸 공정에서, 다이싱 테이프(45)를 반도체 웨이퍼(15) 하면에 붙인 후, 제 2 분리선(20)을 따라 회전 날로 다이싱 절단하여, 프로브패드(19)가 형성된 절단영역(17b)과, 전극패드(18) 및 집적회로(도시 생략)가 형성된 반도체칩 영역(17a)을 분리함으로써, 반도체칩(17c)을 형성한다.
다음으로, 도 9의 (d)에 나타낸 공정에서, 반도체칩(17c)을 픽업한다.
그 다음, 도 10의 (a)에 나타낸 공정에서, 분리선(도시 생략)으로 구획되고, 분리되어 반도체칩(22)이 될 복수의 벌크칩 영역(22a)을 갖는 반도체 웨이퍼(도시 생략)를 준비한다. 여기서는 간단히 하기 위해 벌크칩 영역(22a)을 대표적으로 나타낸다. 각 벌크칩 영역(22a)에는, 상면 상에 형성된 내부전극패드(26) 및 외부전극패드(24)와, 내부전극패드(26) 및 외부전극패드(24)에 접속된 내부회로(도시 생략)가 형성된다. 이어서 각 벌크칩 영역(22a) 상면 상의 내부전극패드(26) 상에 돌기전극(23)을 형성한다. 본 실시예에서는 니켈막을 이용하여 돌기전극(23)을 형성한다. 이 때 니켈 막의 두께는 8㎛ 정도이며, 니켈 표면에 산화방지를 목적으로 금을 0.05㎛ 정도의 두께로 형성해도 된다. 니켈 및 금으로 이루어지는 돌기전극(25)의 형성방법으로서, 예를 들어 전해도금법, 무전해도금법, 인쇄법, 디핑법 및 스터드 범프법 등을 이용한다. 또 돌기전극(23)을 형성하는 용융 금속재료로서, 니켈 외에 주석-은 합금, 주석-납 합금, 주석, 인듐, 금 또는 구리 중 어느 하나를 이용해도 된다.
다음에 도 10의 (b)에 나타낸 공정에서, 벌크칩 영역(22a) 상면 상에 절연성 수지(27)를 도포한다. 본 실시예에서는 절연성 수지(27) 재료로 에폭시계 열경화성 수지를 도포한다. 절연성 수지(27) 재료는, 실온에서의 점도가 0.3~10Pa·s인 것을 사용하는 것이 바람직하다. 또 경화 후의 절연성 수지(27) 특성을 확보하는 것을 목적으로, 구형 필러를 절연성 수지(27)의 재료에 첨가시켜도 된다. 또한 절연성 수지(27) 재료로서 예를 들어 아크릴계, 페놀계 수지라도 되며, 열경화성 수지, 열가소성 수지, 2 액 혼합 상온경화성 수지, UV경화성 수지와 열경화성 수지의 병용, 중 어느 하나를 이용해도 된다. 본 실시예에서는 절연성 수지(27)의 공급방법으로서, 디스펜서 장치를 이용하여 실린지(46)에서 벌크칩 영역(22a)의 돌기전극(23) 상에 절연성 수지(27)를 적하시킨다. 벌크칩 영역(22a)의 형상이나 크기에 따라서는 복수 회로 나누어 적하시켜도 된다. 절연성 수지(27)의 다른 공급방법으로는, 전사법이나 인쇄법에 의한 것이라도 된다.
다음 도 10의 (c)에 나타낸 공정에서, 벌크칩 영역(22a) 돌기전극(23)의 융점온도와 반도체칩(17c) 돌기전극(25)의 융점온도 중, 낮은 쪽 융점온도 이상의 온도로 가열하면서, 반도체칩(17c)을 벌크칩 영역(22a)에 누른다. 이로써, 용융된 돌기전극(23 또는 25)이 기계적인 변형을 일으키고 돌기전극(23 또는 25)의 표면 산화막이 찢겨, 돌기전극(25)과 돌기전극(23)이 금속확산에 의해 용이하게 접합된다.
본 실시예에서는 펄스가열도구(47)를 이용하여 221~300℃의 온도로 1~3초 가열 및 누름을 실시한다. 벌크칩 영역(22a)의 돌기전극(23)이 주석-납 합금으로 형성된 경우, 펄스가열도구(47)를 이용하여 183~250℃의 온도로 가열 및 누름으로써 반도체칩(17c)을 벌크칩 영역(22a)에 접합하는 것이 바람직하다. 벌크칩 영역(22a)의 돌기전극(23)이 주석으로 형성된 경우, 펄스가열도구(47)를 이용하여 290~400℃의 온도로 가열 및 누름으로써 반도체칩(17c)을 벌크칩 영역(22a)에 접합하는 것이 바람직하다. 벌크칩 영역(22a)의 돌기전극(23)이 인듐으로 형성된 경우, 펄스가열도구(47)를 이용하여 190~250℃의 온도로 가열 및 누름으로써 반도체칩(17c)을 벌크칩 영역(22a)에 접합하는 것이 바람직하다.
이어서 펄스가열도구(47)에 의한 가열 및 누름을 해제한 후, 열경화로에서 절연성 수지(27)를 열경화시킨다. 그 다음 다이싱 테이프를 반도체 웨이퍼 하면 상에 붙인 후, 분리선(20)을 따라 회전 날로 다이싱 절단하여 벌크칩 영역(22a)을 각각 분리함으로써, 반도체칩(17c)이 접착된 반도체칩(22)을 형성한다.
다음으로 도 10의 (d)에 나타낸 바와 같이 반도체칩(22)의 외부전극패드(24)와 리드프레임의 내부리드(29)를 금속세선(30)으로 접속한 후, 반도체칩(17c), 반도체칩(22), 다이패드(28), 내부리드(29) 및 금속세선(30)을 봉입수지(31)로 봉입한다. 이어서 봉입수지(31)에서 돌출된 리드프레임의 외부리드를 형성함으로써, 반도체장치(100)가 얻어진다.
여기서 본 실시예에서는 도 10의 (c)에 나타낸 공정에서 벌크칩 영역(22a)을 각각 분리하지만, 이에 한정되지 않는다. 예를 들어 도 10의 (a)에 나타내는 공정에서 벌크칩 영역(22a)을 각각 분리함으로써 반도체칩(22)을 형성한 후, 도 10의 (b) 이후의 공정을 마찬가지로 실시해도 된다.
본 실시예에서 얻어지는 반도체칩(17c)과 반도체칩(22)의 COC형 반도체장치(100)를, 리드프레임, 프린트배선기판 등에 탑재함으로써, 반도체 패키지를 형성하는 것도 가능하다.
여기서 본 실시예에서는 반도체칩(17c)과 반도체칩(22)의 조합으로서, 예를 들어 DRAM 등의 메모리를 포함하는 반도체칩과, 마이크로 컴퓨터 등의 논리회로를 포함하는 반도체칩의 조합, 서로 다른 논리회로를 포함하는 반도체칩끼리의 조합, 또는 화합물 반도체기판을 이용하여 제작된 반도체칩과 실리콘기판을 이용하여 제작된 반도체칩의 조합 등을 들 수 있다. 또 서로 다른 프로세스로 형성된 반도체칩끼리, 또는 1 개의 프로세스로 제작된 대 면적의 1 개 반도체칩을 2 분할하여 2 개의 반도체칩으로서 조합시킨 것이라도 된다.
본 발명에 의하면 소형이며 고성능인 반도체장치를 제공할 수 있다.
도 1의 (a)는 복수의 반도체칩이 형성된 반도체 웨이퍼를 나타내는 모식도이며, (b)는 (a)의 반도체 웨이퍼 상면을 확대시켜 나타낸 평면도.
도 2는 본 발명의 반도체칩을 나타내는 평면도.
도 3은 본 발명 반도체칩의 다른 예를 나타내는 평면도.
도 4는 본 발명 반도체칩의 또 다른 예를 나타내는 평면도.
도 5는 본 발명 반도체칩의 또 다른 예를 나타내는 평면도.
도 6은 본 발명의 반도체장치 구성도.
도 7은 반도체칩의 프로브패드, 전극패드 및 각 배선층의 구조를 나타내는 부분적 단면도.
도 8은 반도체칩의 프로브패드, 전극패드 및 각 배선층의 구조를 나타내는 부분적 단면도.
도 9는 본 발명의 반도체장치 제조방법의 각 공정을 나타내는 단면도.
도 10은 본 발명의 반도체장치 제조방법의 각 공정을 나타내는 단면도.
도 11의 (a)는 복수의 반도체칩이 형성된 반도체 웨이퍼를 나타내는 모식도이며, (b)는 (a)의 반도체 웨이퍼 상면을 확대시킨 평면도.
도 12는 종래의 반도체장치 구성도.
* 도면의 주요 부분에 대한 부호의 설명 *
1, 15 : 반도체 웨이퍼 2, 17a : 반도체칩 영역
2a, 17c, 22, 5 : 반도체칩 3 : 분리선
4, 8, 18 : 전극패드 6, 9, 23, 25, 37 : 돌기전극
7, 24, : 외부전극패드 10, 27 : 절연성수지
11, 28 : 다이패드 12, 29 : 내부리드
13, 30 : 금속세선 14, 31 : 봉입수지
16 : 제 1 분리선 17, 22a : 벌크칩 영역
17b : 절단영역 19 : 프로브패드
20 : 제 2 분리선 21, 41 : 배선
26 : 내부전극패드 32, 33 : 피치
34, 35 : 폭 36 : 보호회로
38 : 스루홀 38' : 플러그
39, 39' : 확산층 42, 43 : 배선층
44 : 프로브 바늘 45 : 다이싱 테이프
46 : 실린지 47 : 펄스 가열도구
51, 52, 53 : 절연막 53a : 개구부
54 : 기판 100, 200 : 반도체장치

Claims (16)

  1. 각각이 반도체칩이 되는 복수의 반도체칩 영역과, 상기 복수의 반도체칩 영역을 각각 반도체칩으로 분리하기 위한 절단영역을 구비하며,
    상기 복수의 반도체칩 영역에는, 집적회로와, 상기 집적회로에 접속된 전극패드가 형성되고,
    상기 절단영역에는, 상기 전극패드에 접속된 프로브패드와, 상기 프로브패드의 보호회로가 형성되어 있는 반도체 웨이퍼.
  2. 제 1 항에 있어서,
    상기 반도체칩 영역의 각각에 형성된 상기 전극패드의 개수는, 상기 전극패드에 접속된 상기 프로브패드 개수보다 많은 것을 특징으로 하는 반도체 웨이퍼.
  3. 제 1 항에 있어서,
    상기 반도체칩 영역의 각각에 형성된 상기 전극패드의 피치는, 상기 전극패드에 접속된 상기 프로브패드의 피치보다 작은 것을 특징으로 하는 반도체 웨이퍼.
  4. 제 1 항에 있어서,
    상기 반도체칩 영역의 각각에 형성된 상기 전극패드의 크기는, 상기 전극패드에 접속된 상기 프로브패드의 크기보다 작은 것을 특징으로 하는 반도체 웨이퍼.
  5. 제 1 항에 있어서,
    상기 전극패드에 접속된 상기 프로브패드는, 상기 반도체칩 영역의 1 변, 2 변 또는 3 변을 따라 형성되는 것을 특징으로 하는 반도체 웨이퍼.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 반도체칩 영역의 각각에 형성된 상기 전극패드에 접속되는 배선은, 상기 프로브패드에 접속되는 배선보다 하층의 배선층을 사용하여 형성되는 것을 특징으로 하는 반도체 웨이퍼.
  8. 제 1 집적회로와, 상기 제 1 집적회로에 접속된 제 1 전극패드와, 상기 제 1 전극패드 상에 형성된 제 1 돌기전극을 갖는 제 1 반도체칩과, 제 2 집적회로와, 상기 제 2 집적회로에 접속된 제 2 전극패드와, 상기 제 2 전극패드 상에 형성된 제 2 돌기전극을 갖는 제 2 반도체칩을 구비하며,
    상기 제 1 반도체칩의 측단면에는 상기 제 1 전극패드에 접속되는 검사용 배선의 절단면이 노출하고 있고,
    상기 제 1 돌기전극과 상기 제 2 돌기전극은 전기적으로 접속되는 것을 특징으로 하는 반도체장치.
  9. 제 8 항에 있어서,
    상기 제 1 반도체칩은 제 1 반도체칩 영역과 절단영역을 갖는 제 1 반도체 웨이퍼에서 상기 절단영역을 제거함으로써 얻어지는 것으로서,
    상기 제 1 반도체칩 영역에는 상기 제 1 집적회로 및 상기 제 1 전극패드가 형성되고, 상기 절단영역에는 상기 제 1 전극패드에 접속된 프로브패드가 형성되어 있는 것을 특징으로 하는 반도체장치.
  10. 제 8 항에 있어서,
    상기 제 2 반도체칩의 주변부에는, 외부회로와 접속하기 위한 외부전극패드가 형성되는 것을 특징으로 하는 반도체장치.
  11. 제 8 항에 있어서,
    상기 제 1 반도체칩과 상기 제 2 반도체칩 사이에는, 절연성 수지가 개재되는 것을 특징으로 하는 반도체장치.
  12. 제 8 항에 있어서,
    상기 제 1 반도체칩과 상기 제 2 반도체칩은, 봉입수지로 봉입되는 것을 특징으로 하는 반도체장치.
  13. 각각이 제 1 반도체칩이 될 복수의 제 1 반도체칩 영역과, 상기 복수의 제 1 반도체칩 영역을 각각 제 1 반도체칩으로 분리하기 위한 절단영역을 구비하며,
    상기 복수의 제 1 반도체칩 영역에는, 제 1 집적회로와, 상기 제 1 집적회로에 접속된 제 1 전극패드가 형성되고, 상기 절단영역에는 상기 제 1 전극패드에 접속된 프로브패드가 형성되는 제 1 반도체 웨이퍼를 준비하는 공정(a)과,
    상기 프로브패드에 프로브 바늘을 접촉시켜 상기 복수의 제 1 반도체칩 검사를 행하는 공정(b)과,
    상기 제 1 전극패드 상에 제 1 돌기전극을 형성하는 공정(c)과,
    상기 제 1 반도체 웨이퍼의 상기 절단영역을 제거함으로써, 상기 복수의 제 1 반도체칩 영역으로부터 복수의 제 1 반도체칩을 형성하는 공정(d)과,
    제 2 집적회로와, 상기 제 2 집적회로에 접속된 제 2 전극패드를 가지며, 각각이 제 2 반도체칩이 될 복수의 제 2 반도체칩 영역을 구비하는 제 2 반도체 웨이퍼를 준비하는 공정(e)과,
    상기 복수의 제 2 반도체칩 영역의 각각에 형성된 상기 제 2 전극패드 상에 제 2 돌기전극을 형성하는 공정(f)과,
    상기 제 1 돌기전극과 상기 제 2 돌기전극을, 가열 및 누름으로써 전기적으로 접속하는 공정(g)과,
    상기 제 2 반도체 웨이퍼를 상기 복수의 제 2 반도체칩 영역별로 절단하는 공정(h)을 포함하는 반도체장치의 제조방법.
  14. 제 13 항에 있어서,
    상기 공정(g)에서는, 상기 제 1 반도체칩과 상기 제 2 반도체칩 사이에 절연성 수지를 공급하는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제 13 항에 있어서,
    상기 공정(c) 및 상기 공정(f)에서는, 전해도금법, 무전해도금법, 인쇄법, 딥핑법 또는 스터드 범프법 중 어느 한 방법으로 상기 제 1 돌기전극 및 상기 제 2 돌기전극을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제 13 항에 있어서,
    상기 공정(c)에서는 주석 및 은을 함유하는 합금, 주석 및 납을 함유하는 합금, 주석, 니켈, 구리, 인듐 및 금 중 어느 하나로 돌기전극을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
KR10-2002-0046697A 2001-08-08 2002-08-08 반도체 웨이퍼와 반도체장치 및 그 제조방법 KR100520660B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001240845 2001-08-08
JPJP-P-2001-00240845 2001-08-08

Publications (2)

Publication Number Publication Date
KR20030014637A KR20030014637A (ko) 2003-02-19
KR100520660B1 true KR100520660B1 (ko) 2005-10-11

Family

ID=19071396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0046697A KR100520660B1 (ko) 2001-08-08 2002-08-08 반도체 웨이퍼와 반도체장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US6764879B2 (ko)
KR (1) KR100520660B1 (ko)
CN (1) CN1208820C (ko)
TW (1) TW558772B (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU5203800A (en) 1999-06-03 2000-12-28 Algorithmics International Corp. Risk management system and method providing rule-based evolution of a portfolio of instruments
JP2003014819A (ja) * 2001-07-03 2003-01-15 Matsushita Electric Ind Co Ltd 半導体配線基板，半導体デバイス，半導体デバイスのテスト方法及びその実装方法
JP4405719B2 (ja) * 2002-10-17 2010-01-27 株式会社ルネサステクノロジ 半導体ウエハ
DE10251527B4 (de) * 2002-11-04 2007-01-25 Infineon Technologies Ag Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
JP4601910B2 (ja) * 2003-03-28 2010-12-22 パナソニック株式会社 半導体集積回路装置及び半導体集積回路装置の製造方法
US7052922B2 (en) * 2003-07-21 2006-05-30 Micron Technology, Inc. Stable electroless fine pitch interconnect plating
US20060258135A1 (en) * 2003-09-22 2006-11-16 Matsushita Electtric Industrial Co., Ltd. Semiconductor integrated circuit
US7808115B2 (en) * 2004-05-03 2010-10-05 Broadcom Corporation Test circuit under pad
US7223616B2 (en) * 2004-06-04 2007-05-29 Lsi Corporation Test structures in unused areas of semiconductor integrated circuits and methods for designing the same
DE102005022600A1 (de) * 2005-05-10 2006-11-23 Atmel Germany Gmbh Integrierter Schaltkreis mit Abgleichelementen und Verfahren zu seiner Herstellung
JP4592634B2 (ja) * 2005-06-17 2010-12-01 パナソニック株式会社 半導体装置
JP2007116027A (ja) * 2005-10-24 2007-05-10 Elpida Memory Inc 半導体装置の製造方法および半導体装置
JP4877471B2 (ja) * 2005-10-25 2012-02-15 富士ゼロックス株式会社 面発光半導体レーザの製造方法
US7795615B2 (en) * 2005-11-08 2010-09-14 Infineon Technologies Ag Capacitor integrated in a structure surrounding a die
TWI306298B (en) * 2006-07-17 2009-02-11 Chipmos Technologies Inc Chip structure
WO2008020402A2 (en) * 2006-08-17 2008-02-21 Nxp B.V. Testing for correct undercutting of an electrode during an etching step
JP2008124437A (ja) 2006-10-19 2008-05-29 Matsushita Electric Ind Co Ltd 半導体ウェハ、その製造方法、および半導体チップの製造方法
US7563694B2 (en) * 2006-12-01 2009-07-21 Atmel Corporation Scribe based bond pads for integrated circuits
DE102007057689A1 (de) * 2007-11-30 2009-06-04 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
JP5071084B2 (ja) * 2007-12-10 2012-11-14 パナソニック株式会社 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
US7812424B2 (en) * 2007-12-21 2010-10-12 Infineon Technologies Ag Moisture barrier capacitors in semiconductor components
US20090227048A1 (en) * 2008-03-04 2009-09-10 Powertech Technology Inc. Method for die bonding having pick-and-probing feature
JP5160295B2 (ja) * 2008-04-30 2013-03-13 ルネサスエレクトロニクス株式会社 半導体装置及び検査方法
US8987014B2 (en) * 2008-05-21 2015-03-24 Stats Chippac, Ltd. Semiconductor wafer and method of forming sacrificial bump pad for wafer probing during wafer sort test
WO2010098324A1 (ja) * 2009-02-27 2010-09-02 ソニーケミカル＆インフォメーションデバイス株式会社 半導体装置の製造方法
TWI498980B (zh) * 2009-05-15 2015-09-01 史達晶片有限公司 半導體晶圓以及形成用於在晶圓分類測試期間的晶圓探測的犧牲凸塊墊之方法
CN102315196B (zh) * 2010-07-08 2014-08-06 南茂科技股份有限公司 多晶粒堆栈封装结构
US8828846B2 (en) * 2011-07-26 2014-09-09 Atmel Corporation Method of computing a width of a scribe region based on a bonding structure that extends into the scribe reigon in a wafer-level chip scale (WLCSP) packaging
KR101977699B1 (ko) * 2012-08-20 2019-08-28 에스케이하이닉스 주식회사 멀티 칩 반도체 장치 및 그것의 테스트 방법
US9159556B2 (en) * 2013-09-09 2015-10-13 GlobalFoundries, Inc. Alleviation of the corrosion pitting of chip pads
TWI832717B (zh) 2014-04-25 2024-02-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR102334377B1 (ko) * 2015-02-17 2021-12-02 삼성전자 주식회사 실링 영역 및 디커플링 커패시터 영역을 포함하는 반도체 소자
KR102398663B1 (ko) 2015-07-09 2022-05-16 삼성전자주식회사 칩 패드, 재배선 테스트 패드 및 재배선 접속 패드를 포함하는 반도체 칩
CN111129090B (zh) * 2019-12-18 2022-05-31 武汉华星光电半导体显示技术有限公司 显示面板及其测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306751A (ja) * 1995-04-24 1996-11-22 Xerox Corp 半導体デバイスの製造方法
JP2000236005A (ja) * 1999-02-12 2000-08-29 Seiko Instruments Inc Ｌｃｄコントローラｉｃ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5610943A (en) 1979-07-06 1981-02-03 Nec Corp Semiconductor wafer whose electric characteristics are easily measurable
JPH02144931A (ja) 1988-11-26 1990-06-04 Fujitsu Ltd 半導体装置
JPH02235356A (ja) 1989-03-08 1990-09-18 Mitsubishi Electric Corp 半導体装置
JPH0897364A (ja) * 1994-09-22 1996-04-12 Kawasaki Steel Corp 半導体集積回路
JP2002033361A (ja) * 2000-07-17 2002-01-31 Mitsumi Electric Co Ltd 半導体ウェハ
US6573113B1 (en) * 2001-09-04 2003-06-03 Lsi Logic Corporation Integrated circuit having dedicated probe pads for use in testing densely patterned bonding pads

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306751A (ja) * 1995-04-24 1996-11-22 Xerox Corp 半導体デバイスの製造方法
JP2000236005A (ja) * 1999-02-12 2000-08-29 Seiko Instruments Inc Ｌｃｄコントローラｉｃ

Also Published As

Publication number Publication date
US20030032263A1 (en) 2003-02-13
TW558772B (en) 2003-10-21
US6764879B2 (en) 2004-07-20
CN1208820C (zh) 2005-06-29
CN1405867A (zh) 2003-03-26
KR20030014637A (ko) 2003-02-19

Similar Documents

Publication Publication Date Title
KR100520660B1 (ko) 반도체 웨이퍼와 반도체장치 및 그 제조방법
US8952527B2 (en) Semiconductor device and manufacturing method thereof
KR100523495B1 (ko) 반도체 장치 및 그 제조 방법
KR100241573B1 (ko) 반도체 웨이퍼
TWI277187B (en) Semiconductor device and manufacturing method for the same
JP2546192B2 (ja) フィルムキャリア半導体装置
KR100447313B1 (ko) 반도체 장치 및 그 제조방법
US7262513B2 (en) Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon
US8368195B2 (en) Semiconductor device including arrangement to control connection height and alignment between a plurity of stacked semiconductor chips
US7420814B2 (en) Package stack and manufacturing method thereof
JP5341337B2 (ja) 半導体装置及びその製造方法
US6596560B1 (en) Method of making wafer level packaging and chip structure
KR20000071326A (ko) 반도체 장치와 그 제조 방법
JP3651346B2 (ja) 半導体装置およびその製造方法
JPH09330934A (ja) 半導体装置及びその製造方法
JP2002009236A (ja) 多層半導体装置及びその製造方法
US6841884B2 (en) Semiconductor device
US6177719B1 (en) Chip scale package of semiconductor
US11362057B2 (en) Chip package structure and manufacturing method thereof
JP3559554B2 (ja) 半導体装置およびその製造方法
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JP2010093106A (ja) 半導体装置およびその製造方法
JP3964850B2 (ja) 半導体装置
KR100249539B1 (ko) 반도체 칩 및 그 제조방법
JP2013175664A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101004

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee