JP2002033361A - 半導体ウェハ - Google Patents

半導体ウェハ

Info

Publication number
JP2002033361A
JP2002033361A JP2000215746A JP2000215746A JP2002033361A JP 2002033361 A JP2002033361 A JP 2002033361A JP 2000215746 A JP2000215746 A JP 2000215746A JP 2000215746 A JP2000215746 A JP 2000215746A JP 2002033361 A JP2002033361 A JP 2002033361A
Authority
JP
Japan
Prior art keywords
chip
semiconductor wafer
inspection
inspection pad
internal circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000215746A
Other languages
English (en)
Inventor
Kenichi Miki
憲一 三木
Yukihiro Terada
幸弘 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2000215746A priority Critical patent/JP2002033361A/ja
Priority to US09/906,079 priority patent/US6492666B2/en
Publication of JP2002033361A publication Critical patent/JP2002033361A/ja
Priority to US10/267,783 priority patent/US6703251B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】 ＩＣチップを検査する検査用パッドを設ける
とともに、ＩＣチップの小型化を実現する。 【解決手段】 ＩＣチップ２を隔離し、後に切断される
スクライブライン３上に、ＩＣチップ２の内部回路に電
気的に接続された検査用パッド４を形成する。検査用パ
ッド４は、検査工程において、ＩＣチップ２の動作を検
査するために使用され、切断工程において、スクライブ
ライン３とともに切り落とされる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体ウェハに関
し、詳しくは、スクライブラインによりそれぞれ隔離さ
れた複数のＩＣチップと、各ＩＣチップの動作を検査す
るための複数の検査用パッドが形成された半導体ウェハ
に関する。
【０００２】
【従来の技術】半導体ウェハ上に形成されたＩＣチップ
の回路動作を検査するために、ＩＣチップ内に検査用パ
ッドを形成することがある。このような検査用パッドを
備えるＩＣチップが形成された半導体ウェハの一部を図
４に示す。半導体ウェハ４１上には、複数のＩＣチップ
４２が形成されており、各ＩＣチップ４２は、スクライ
ブライン４３により、それぞれ隔離されている。この半
導体ウェハ４１は、所定の処理の後、スクライブライン
４３を切り落とすことにより切断され、これにより各Ｉ
Ｃチップ４２が分離される。
【０００３】ＩＣチップ４２は、内部回路に接続された
検査用パッド４４を備えている。この検査用パッド４４
は、検査工程に使用されるものであり、ＩＣチップの内
部回路の動作を検査するために、この検査用パッドに所
定の電圧を印加し、あるいは、内部回路に所定の電流を
流してこの検査用パッド４４の電圧の変化を検出するな
どの処理により、ＩＣチップ４２の内部回路が適切に動
作しているか否かが検査される。さらに、このような検
査時に静電気等により検査用パッド４４に不測の電圧が
印加され、内部回路に過電流が流れ込み、内部回路が破
壊されることを防止するために、検査用パッド４４と内
部回路との間に静電破壊防止用の保護素子を設けること
もある。
【０００４】
【発明が解決しようとする課題】検査用パッド４４及び
それに付随する保護素子は、検査工程にのみ必要であ
り、検査工程が完了した後は、使用されない。近年、Ｉ
Ｃチップの小型が望まれているが、ＩＣチップに検査用
パッド及び保護素子を設けた場合、検査用パッド及び保
護素子がＩＣチップ内で一定の面積を専有するため、Ｉ
Ｃチップの小型化が困難であった。したがって、一枚の
半導体ウェハ上に形成できるＩＣチップの数が限定さ
れ、生産効率が向上しないという問題があった。
【０００５】本発明は、上述のような課題に鑑みてなさ
れたものであり、検査工程に必要な検査用パッドを設け
るとともに、ＩＣチップの小型化を実現できる半導体ウ
ェハを提供することを目的とする。
【０００６】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明に係る半導体ウェハは、スクライブライン
によりそれぞれ隔離された複数のＩＣチップが形成され
た半導体ウェハにおいて、上記ＩＣチップの内部回路に
電気的に接続されて上記ＩＣチップの動作を検査するた
めの検査用パッドが上記スクライブライン上に形成され
ていることを特徴とする。
【０００７】検査用パッドをスクライブライン上に形成
することにより、ＩＣチップ内に検査用パッドを設ける
必要がなくなり、ＩＣチップの小型化が実現される。ス
クライブライン上に形成された検査用パッドは、切断工
程においてスクライブラインとともに切り落とされる。
【０００８】また、本発明に係る半導体ウェハは、上記
検査用パッドと上記ＩＣチップの内部回路との間に電気
的に接続されて過電流を防止する保護素子が上記スクラ
イブライン上に形成されていることを特徴とする。
【０００９】保護素子は、例えばアノード側が接地され
たダイオードにより実現される。保護素子を設けること
により、検査時にＩＣチップの内部回路内に過電流が流
れ込み、内部回路が破壊されることが防止される。この
保護素子を検査用パッドとともにスクライブライン上に
形成することにより、ＩＣチップの小型化が実現され
る。
【００１０】また、本発明に係る半導体ウェハにおい
て、上記検査用パッドと上記ＩＣチップの内部回路とを
ポリシリコン層により電気的に接続する構成としてもよ
い。アルミ配線は、切断工程時に基板にショートするお
それがあるが、ポリシリコン層による接続を行えば、こ
のような問題が解決される。
【００１１】
【発明の実施の形態】以下、本発明に係る半導体ウェハ
について、図面を参照して詳細に説明する。
【００１２】図１（ａ）は、本発明の実施の形態として
示す半導体ウェハ１の平面図であり、図１（ｂ）は、半
導体ウェハ１の要部断面図である。半導体ウェハ１上に
は、同一のＩＣチップ２が複数個形成されている。各Ｉ
Ｃチップ２は、格子状のスクライブライン３により隔離
されている。これら複数のＩＣチップ２は、所定の処理
の後、スクライブライン３を切断することにより、個別
に分離される。
【００１３】また、図１（ａ）に示すように、スクライ
ブライン３上に検査用パッド４が形成されている。ま
た、図１（ｂ）に示すように、検査用パッド４は、スク
ライブライン３の表面に露出するとともに、アルミ層５
を介して、ＩＣチップ２内のＮＰＮトランジスタのエミ
ッタに電気的に接続されている。
【００１４】検査用パッド４は、半導体ウェハ１上に形
成されたＩＣチップ２の動作を検査するために用いられ
る。すなわち、検査時には、検査用パッド４に所定の電
圧を印加し、あるいはＩＣチップ２に電流を流すととも
に検査用パッド４における電圧の変化を検出することに
より、ＩＣチップ２が正常に動作するか否かを判定す
る。この検査工程の後、スクライブライン３は切り落と
され、これにより複数のＩＣチップ２が分離される。検
査工程の後に不要となる検査用パッド４は、この切断工
程においてスクライブライン３とともに切り落とされ
る。
【００１５】このように、検査用パッド４をスクライブ
ライン３上に設けることにより、ＩＣチップ２を検査用
パッド４の面積分小さく形成することが可能となり、し
たがって、１つの半導体ウェハ１から、より多くのＩＣ
チップ２を作成することが可能となる。したがって、本
発明によれば、ＩＣチップの生産効率を向上させること
ができる。
【００１６】図２は、本発明の第２の実施の形態を示す
図である。この第２の実施の形態においては、半導体ウ
ェハ１１上にスクライブライン１３により隔離された複
数のＩＣチップ１２を形成し、図１に示す実施の形態と
同様にスクライブライン１３上に検査用パッド１４を形
成するとともに、検査用パッド１４とＩＣチップ１２の
内部回路との間に保護素子１６を設けている。
【００１７】保護素子１６は、図２（ａ）に示すよう
に、スクライブライン１３上に形成されている。また、
この保護素子１６は、図２（ｂ）に示すように、Ｎ＋拡
散層とＰ拡散層により構成されるダイオードである。こ
の保護素子１６を用いた保護回路の等価回路を図２
（ｃ）に示す。検査用パッド１４は、内部回路のＮＰＮ
トランジスタのエミッタに接続されるとともに、アノー
ド端子が接地されたダイオード、すなわち保護素子１６
のカソード端子に接続されている。これにより、ＩＣチ
ップ１２の検査時に静電気等により検査用パッド１４に
不測の電圧が印加されてしまった場合に、過電流により
内部回路が破壊されてしまうことを防止する静電破壊防
止回路が構成されている。
【００１８】検査用パッド１４と保護素子１６は、とも
にＩＣチップ１２の検査終了後は不要となる。したがっ
て、ＩＣチップ１２の切断工程において、スクライブラ
イン１３とともに切り落とされてもなんら問題はない。
このように検査用パッド１４と保護素子１６をスクライ
ブライン１３上に設けることにより、検査用パッド１４
と保護素子１６をＩＣチップ１２内に設ける必要がなく
なり、ＩＣチップ１２を小型化することができ、１つの
半導体ウェハ１１上に、より多くのＩＣチップ１２を形
成することができる。
【００１９】図３は、本発明の第３の実施の形態を示す
図である。図１及び図２に示す実施の形態では、検査用
パッド１、１１とＩＣチップ２、１２の内部回路とをア
ルミ層５、１５を介して接続していた。このような構成
においては、スクライブライン３、１３を切断した際に
外部に露出するアルミ層５、１５が基板にショートする
おそれがある。この第３の実施の形態においては、検査
用パッド２１をアルミ端子として形成するとともに、検
査用パッド２１と内部回路とを導電性のポリシリコン層
２２を介して接続している。これにより、スクライブラ
イン２３を切断した際に接続層が基板にショートする可
能性を低減することができ、したがって、より信頼性の
高いＩＣチップを提供できる。
【００２０】なお、図３において、検査終了後、内部回
路と検査用パッドとを接続しているポリシリコン層２２
の点線で囲んだ部分Ａをレーザー光等にてカットするこ
とにより、内部回路が基板にショートする可能性がなく
なるため、一層信頼性の高いＩＣチップを提供できる。
このレーザー光等にてカットする場合は、図１、図２に
おけるアルミ層５，１５も同様な箇所に、検査終了後カ
ットすることにより、一層信頼性の高いＩＣチップを提
供できる。
【００２１】
【発明の効果】以上のように、本発明に係る半導体ウェ
ハでは、ＩＣチップの内部回路に電気的に接続されて上
記ＩＣチップの動作を検査するための検査用パッドをス
クライブライン上に形成するので、ＩＣチップ内に検査
用パッドを設ける必要がなくなり、ＩＣチップの小型化
が実現される。これにより、１つの半導体ウェハ上に形
成できるＩＣチップの数を増加させることができ、ＩＣ
チップの生産性を向上させることができる。
【００２２】さらに、本発明に係る半導体ウェハは、検
査用パッドとＩＣチップの内部回路との間に電気的に接
続されて過電流を防止する保護素子をスクライブライン
上に形成するので、ＩＣチップの小型化が実現される。
また、検査用パッドとＩＣチップの内部回路とをポリシ
リコン層により電気的に接続することにより、切断工程
時に接続層が基板にショートすることにより発生する不
良を防止することができる。
【図面の簡単な説明】
【図１】本発明を適用した半導体ウェハの一部平面図及
び断面図である。
【図２】第２の実施の形態として示す半導体ウェハの平
面図、断面図及び保護回路の等価回路を示す図である。
【図３】第３の実施の形態として示す半導体ウェハの断
面図である。
【図４】 従来の半導体ウェハの一部平面図である。
【符号の説明】
１ 半導体ウェハ ２ ＩＣチップ ３ スクライブライン ４ 検査用パッド

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 スクライブラインによりそれぞれ隔離さ
    れた複数のＩＣチップが形成された半導体ウェハにおい
    て、 上記ＩＣチップの内部回路に電気的に接続されて上記Ｉ
    Ｃチップの動作を検査するための検査用パッドが上記ス
    クライブライン上に形成されていることを特徴とする半
    導体ウェハ。
  2. 【請求項２】 上記検査用パッドと上記ＩＣチップの内
    部回路との間に電気的に接続されて過電流を防止する保
    護素子が上記スクライブライン上に形成されていること
    を特徴とする請求項１記載の半導体ウェハ。
  3. 【請求項３】 上記検査用パッドと上記ＩＣチップの内
    部回路とは、ポリシリコン層を介して電気的に接続され
    ていることを特徴とする請求項１記載の半導体ウェハ。
JP2000215746A 2000-07-17 2000-07-17 半導体ウェハ Pending JP2002033361A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000215746A JP2002033361A (ja) 2000-07-17 2000-07-17 半導体ウェハ
US09/906,079 US6492666B2 (en) 2000-07-17 2001-07-17 Semiconductor wafer with scribe lines having inspection pads formed thereon
US10/267,783 US6703251B2 (en) 2000-07-17 2002-10-10 Semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000215746A JP2002033361A (ja) 2000-07-17 2000-07-17 半導体ウェハ

Publications (1)

Publication Number Publication Date
JP2002033361A true JP2002033361A (ja) 2002-01-31

Family

ID=18711118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000215746A Pending JP2002033361A (ja) 2000-07-17 2000-07-17 半導体ウェハ

Country Status (2)

Country Link
US (2) US6492666B2 (ja)
JP (1) JP2002033361A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492666B2 (en) * 2000-07-17 2002-12-10 Mitsumi Electric Co., Ltd. Semiconductor wafer with scribe lines having inspection pads formed thereon
US6764879B2 (en) 2001-08-08 2004-07-20 Matsushita Electric Industrial Co., Ltd. Semiconductor wafer, semiconductor device, and method for manufacturing the same
JP2011204708A (ja) * 2010-03-24 2011-10-13 Mitsubishi Electric Corp 半導体ウェハ

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3583662B2 (ja) * 1999-08-12 2004-11-04 株式会社 沖マイクロデザイン 半導体装置および半導体装置の製造方法
JP2003282570A (ja) * 2002-03-25 2003-10-03 Oki Electric Ind Co Ltd 半導体基板の構造及び半導体装置
US20040051550A1 (en) * 2002-09-12 2004-03-18 Ma David Suitwai Semiconductor die isolation system
JP4462903B2 (ja) * 2003-11-18 2010-05-12 パナソニック株式会社 半導体ウェハ
US7075107B2 (en) * 2004-05-06 2006-07-11 Advanced Analog Technology, Inc Semiconductor wafer and manufacturing process thereof
JP2006140338A (ja) * 2004-11-12 2006-06-01 Matsushita Electric Ind Co Ltd 半導体装置
DE102005022600A1 (de) * 2005-05-10 2006-11-23 Atmel Germany Gmbh Integrierter Schaltkreis mit Abgleichelementen und Verfahren zu seiner Herstellung
WO2007061124A1 (en) * 2005-11-24 2007-05-31 Ricoh Company, Ltd. Semiconductor wafer including semiconductor chips divided by scribe line and process-monitor electrode pads formed on scribe line
US8049249B1 (en) 2006-09-14 2011-11-01 Marvell International Ltd. Integrated circuit devices with ESD protection in scribe line, and methods for fabricating same
US10269789B2 (en) * 2016-09-30 2019-04-23 Synopsys, Inc. Protection circuit for integrated circuit die-let after scribe cut

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3314879A1 (de) * 1983-04-25 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen
JPS60121599A (ja) * 1983-12-06 1985-06-29 Fujitsu Ltd 集積回路装置
US4965218A (en) * 1985-10-21 1990-10-23 Itt Corporation Self-aligned gate realignment employing planarizing overetch
JP2925287B2 (ja) * 1990-10-17 1999-07-28 富士通株式会社 半導体装置
US5565767A (en) * 1992-04-16 1996-10-15 Mega Chips Corporation Base substrate of multichip module and method for inspecting the same
US5366906A (en) * 1992-10-16 1994-11-22 Martin Marietta Corporation Wafer level integration and testing
US5523252A (en) * 1993-08-26 1996-06-04 Seiko Instruments Inc. Method for fabricating and inspecting semiconductor integrated circuit substrate, and semi-finished product used for the sustrate
GB9323417D0 (en) * 1993-11-12 1994-01-05 Univ Waterloo Non-intrusive state observation of vlsi circuits using thermal actuation
JPH07146323A (ja) * 1993-11-22 1995-06-06 Inter Tec:Kk 液晶表示器用ガラス基板の検査方法及び検査装置
JP3438369B2 (ja) * 1995-01-17 2003-08-18 ソニー株式会社 部材の製造方法
US5698474A (en) * 1996-02-26 1997-12-16 Hypervision, Inc. High speed diamond-based machining of silicon semiconductor die in wafer and packaged form for backside emission microscope detection
TW542933B (en) * 1996-12-19 2003-07-21 Sharp Kk Liquid crystal display device and process for producing the same
JPH10197891A (ja) * 1997-01-10 1998-07-31 Toshiba Electron Eng Corp 液晶表示素子
JPH113984A (ja) * 1997-06-13 1999-01-06 Hitachi Ltd 半導体集積回路装置
JPH11243120A (ja) 1998-02-25 1999-09-07 Matsushita Electron Corp 半導体装置およびその製造方法
JP3399882B2 (ja) * 1998-10-01 2003-04-21 シャープ株式会社 液晶表示装置
JP4234244B2 (ja) * 1998-12-28 2009-03-04 富士通マイクロエレクトロニクス株式会社 ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法
US6057170A (en) * 1999-03-05 2000-05-02 Memc Electronic Materials, Inc. Method of measuring waviness in silicon wafers
JP2000315058A (ja) * 1999-04-30 2000-11-14 Toshiba Corp 表示装置用アレイ基板
JP2002033361A (ja) * 2000-07-17 2002-01-31 Mitsumi Electric Co Ltd 半導体ウェハ
US6395568B1 (en) * 2000-07-25 2002-05-28 Advanced Micro Devices, Inc. Method and apparatus for achieving bond pad crater sensing and ESD protection integrated circuit products

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492666B2 (en) * 2000-07-17 2002-12-10 Mitsumi Electric Co., Ltd. Semiconductor wafer with scribe lines having inspection pads formed thereon
US6703251B2 (en) 2000-07-17 2004-03-09 Mitsumi Electric Co., Ltd. Semiconductor wafer
US6764879B2 (en) 2001-08-08 2004-07-20 Matsushita Electric Industrial Co., Ltd. Semiconductor wafer, semiconductor device, and method for manufacturing the same
JP2011204708A (ja) * 2010-03-24 2011-10-13 Mitsubishi Electric Corp 半導体ウェハ

Also Published As

Publication number Publication date
US6703251B2 (en) 2004-03-09
US6492666B2 (en) 2002-12-10
US20020084512A1 (en) 2002-07-04
US20030030129A1 (en) 2003-02-13

Similar Documents

Publication Publication Date Title
KR100487530B1 (ko) 테스트 소자 그룹이 구비된 반도체 소자
US8164091B2 (en) Multi-purpose poly edge test structure
US6159826A (en) Semiconductor wafer and fabrication method of a semiconductor chip
JP2002033361A (ja) 半導体ウェハ
KR20030036068A (ko) 반도체장치, 그의 제조공정 및 그의 검사방법
JPH07169807A (ja) 半導体ウェハ
US6614049B1 (en) System LSI chip having a logic part and a memory part
JP2005353815A (ja) 半導体装置及びその製造方法、半導体装置の欠陥検出方法
JP2006253363A (ja) 半導体装置
JP3792931B2 (ja) 半導体装置およびそのテスト方法
JP2008153528A (ja) 半導体チップ
JP2002141474A (ja) プレーナ型半導体チップとそのテスト方法並びに半導体ウエハ
JP2000031221A (ja) 半導体集積回路装置、およびそのテスト方法
JPH0917832A (ja) 半導体装置
JPH1126814A (ja) 発光ダイオード
JPH11345847A (ja) 半導体ウエハ及び半導体装置の製造方法
KR20000008137A (ko) 반도체 장치의 테그 패턴 형성방법
JPH11163067A (ja) 半導体装置及びその製造方法
JP2001217390A (ja) 被評価素子を備えた高集積回路チップおよびその被評価素子検査法
JP2002093868A (ja) 半導体装置
JPH11330170A (ja) 半導体装置およびその製造方法ならびに半導体装置の検査方法
JP2003188262A (ja) 半導体素子
JPH0314265A (ja) 半導体装置
JP2005108998A (ja) 半導体チップ及びその製造方法
JP2000012685A (ja) 半導体装置を製造する方法