JP3438369B2 - 部材の製造方法 - Google Patents

部材の製造方法

Info

Publication number
JP3438369B2
JP3438369B2 JP00457695A JP457695A JP3438369B2 JP 3438369 B2 JP3438369 B2 JP 3438369B2 JP 00457695 A JP00457695 A JP 00457695A JP 457695 A JP457695 A JP 457695A JP 3438369 B2 JP3438369 B2 JP 3438369B2
Authority
JP
Japan
Prior art keywords
substrate
protective tape
adhesive layer
ink mark
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00457695A
Other languages
English (en)
Other versions
JPH08195362A (ja
Inventor
英雄 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP00457695A priority Critical patent/JP3438369B2/ja
Priority to US08/585,776 priority patent/US5641714A/en
Publication of JPH08195362A publication Critical patent/JPH08195362A/ja
Application granted granted Critical
Publication of JP3438369B2 publication Critical patent/JP3438369B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/028—Dicing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップやその他
の部材を基板から切り出して製造する部材の製造方法に
関する。
【０００２】
【従来の技術】従来、単体トランジスタ、バイポーラＩ
Ｃ、ＭＯＳ系ＩＣ、化合物半導体デバイス等の半導体装
置やＣＣＤエリアセンサー／リニアセンサー等のＣＣＤ
受光素子、光学的なフィルタ等の製造において、複数の
チップやフィルタ等の部材を一つ基板にて一括製造する
方法が行われている。例えば、半導体装置やＣＣＤデバ
イスではシリコンウエハを基板として複数のチップを製
造し、光学的なフィルタではほうけい酸ガラスや石英ガ
ラス板を基板として複数のフィルタを製造している。
【０００３】いずれの部材の製造においても、基板に形
成された複数の部材を切り出す前に、各部材の特性等を
評価してその良否の判定し、不良となった場合にはその
部材へインクマークを塗布する検査工程を行っている。
また、半導体装置やＣＣＤデバイスの場合には、その薄
型化を図る観点からチップとして切り出す前のウエハの
段階で裏面を研削して全体の厚さを薄くしたり、フィル
タにおいては裏面に付着したごみや小傷等を除去するた
め研磨する処理を行っている。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな部材の製造方法において、裏面研削等を行った後に
特性等の評価検査を行うと、特性測定時の針圧や物流時
の衝撃によって基板が割れたり欠けたりするという不都
合が生じる。つまり、裏面研削等によって基板の厚さが
非常に薄くなっており、しかも近年では基板の大型化が
進んでいるためこのような割れ等の不都合が顕著に現れ
るようになっている。
【０００５】また、評価検査の後に裏面研削等を行うこ
とが考えられるが、この場合には、不良となった部材に
対してインクマークを塗布してしまうと、後の裏面研削
等の際に基板の裏面側から与える圧力がインクマークを
介して集中的に部材に加わってしまい、これによって部
材にクラックが生じてしまう。これは、主としてインク
マークの硬さ、高さおよび裏面研削等の際に基板の表面
に貼り付ける保護テープの硬さによって研削の際の圧力
がインクマークの位置から集中して基板にかかってしま
うためである。
【０００６】これを回避するため、評価検査の際に不良
部材に対してインクマークを塗布する方法ではなく、マ
ップデータとしてフロッピーディスク等の媒体にその情
報を記録しておくことが考えられる。しかし、良否の情
報を基板以外の媒体に記録しておくと、後の工程例えば
ダイボンディングを行う際に基板とともにこの媒体も移
送する必要がある。しかも、マップデータの入力ミスや
基板の部材位置との整合性が取れない場合があると良否
の判定情報が正確に再現できないこととなる。したがっ
て、良否判定情報の正確な再現のためには多大なデータ
管理体制が必要となる。
【０００７】
【課題を解決するための手段】本発明はこのような課題
を解決するために成された部材の製造方法である。すな
わち、本発明は、一つの基板に複数の部材が一体的に形
成され、この部材における特性評価を行った後に基板を
切断して個々の部材に分割する部材の製造方法であっ
て、先ず、特性評価を行って特性不良となった部材の表
面に対して所定厚さのインクマークを塗布し、次いで、
基板の表面にインクマークの厚さ以上の厚さでインクマ
ークが埋め込まれる粘着剤層を有し表面が平坦となる保
護テープを貼り付け、この状態で基板の裏面を研削また
は研磨した後に基板を切断して個々の部材に分割する方
法である。
【０００８】また、特性不良となった部材の表面に対し
て所定厚さのインクマークを塗布し、次に、基板の表面
にインクマークの厚さ以上の厚さでインクマークが埋め
込まれる粘着剤層を有し表面が平坦となる自己剥離型の
保護テープを貼り付け、次いで、この保護テープが貼り
付けられた状態で基板の裏面を研削または研磨した後、
保護テープごと基板を切断して個々の部材に分割し、分
割後の個々の部材ごとに所定のエネルギーを与えて該保
護テープを自己剥離させる方法でもある。
【０００９】
【作用】本発明では、特性評価を行って不良となった部
材の表面にインクマークを塗布した後、このインクマー
クの厚さ以上の粘着剤層を有する保護テープを貼り付け
ている。これにより、インクマークは粘着剤層中に埋め
込まれ保護テープを基板表面に対して平坦にすることが
できる。このため、保護テープを貼り付けた状態で基板
の裏面研磨または裏面研削を行っても、この際に基板の
裏面側から加わる圧力が保護テープ全面に伝わって均一
な押圧を行うことができる。すなわち、この圧力がイン
クマーク部分に集中しなくなり、基板への局所的集中荷
重を回避できるようになる。
【００１０】また、自己剥離型の保護テープを用いるこ
とで、保護テープを貼り付けたままの状態で基板を分割
した後、分割後の個々の部材ごとに所定のエネルギーを
与えて保護テープを個別に自己剥離させることができ
る。つまり、個々の部材に分割した後であっても保護テ
ープの剥離が容易となるため、分割した後の工程まで部
材に保護テープを貼り付けたまま搬送することができ、
部材表面の傷付き防止、ゴミ付着防止期間を長くするこ
とができる。
【００１１】
【実施例】以下に、本発明の部材の製造方法における実
施例を図に基づいて説明する。図１は本発明の第１実施
例を説明する模式断面図（その１）、図２は第１実施例
を説明する模式断面図（その２）である。本実施例の製
造対象となる部材１０は、例えば単体トランジスタやバ
イポーラＩＣ、ＭＯＳ系ＩＣ等のシリコンおよび化合物
半導体チップ、ＣＣＤエリアセンサー、ＣＣＤリニアセ
ンサー、レーザー、フォトダイオード等の光学素子、Ｌ
ＣＤ（液晶表示デバイス）等に使用する光学的なフィル
タ等であり、また基板１としてはシリコンウエハや化合
物半導体ウエハ、光学基板、光学ガラス板、石英ガラス
板等が挙げられる。いずれにおいても、１枚の基板１を
分割することにより複数個製造される部材１０が製造対
象となる。
【００１２】第１実施例では、先ず、図１（ａ）に示す
ように、基板１に形成した複数の部材１０の特性等の評
価を行い、その結果不良となったものに対してインクマ
ーク２を塗布する処理を行う。この際、基板１の厚さ
は、特性評価においてプローブ針等を所定の針圧で当て
ても割れや欠けが発生しないような厚さとなっている。
また、インクマーク２としては、例えばレゾール樹脂が
主成分で加熱（１５０℃で２０分から１時間）によって
硬化するものを使用し、例えば高さ２０μｍ以下に塗布
する。さらに、速乾性の油性インクを用いてもよい。
【００１３】次に、図１（ｂ）に示すように、インクマ
ーク２が塗布された基板１の表面１ａに保護テープ３を
貼り付ける処理を行う。この保護テープ３は例えばアク
リル系紫外線照射硬化型の粘着剤層３１とポリオレフィ
ン系の基材フィルム３２とから構成されている。この基
材フィルム３２の厚さは１１０μｍ程度である。また、
粘着剤層３１の厚さとしては、基板１の表面１ａに塗布
したインクマーク２の厚さ以上に設定しておく。
【００１４】図１（ｃ）は保護テープ３の貼り付け部分
の拡大図である。例えば、インクマーク２の厚さを
ｔ1 、粘着剤層３１の厚さをｔ2 とした場合、ｔ1 ≦ｔ
2 となるように設定する。これにより、保護テープ３を
貼り付けた際、インクマーク２が粘着剤層３１の中に埋
め込まれる状態となり、基材フィルム３２の表面を平坦
にすることが可能となる。また、例えばインクマーク２
の厚さｔ1 が２０μｍであった場合、粘着剤層３１の厚
さｔ2 を例えば２５μｍとすることで、インクマーク２
と基材フィルム３２との間に５μｍの粘着剤層３１を残
すことができる。このインクマーク２と基材フィルム３
２との間の粘着剤層３１が、後の工程である基板１の裏
面研削の際の圧力緩衝材として作用することになる。
【００１５】次に、図２（ａ）に示すように、基板１の
裏面１ｂを研削する処理を行う。基板１の表面１ａには
先に説明した保護テープ３が貼り付けされている。この
状態で、基板１の裏面側から研削ホイール（図示せず）
の圧力を加え、基板１の裏面１ｂの研削を行う。この研
削はいわゆるバックグラインドと呼ばれる工程であり、
基板１の薄型化を図る上で重要な処理である。また、基
板１の裏面研削を行うにあたり、基板１の表面１ａには
保護テープ３が貼り付けられており、しかも先に説明し
たように粘着剤層３１の厚さがインクマーク２の厚さ以
上となっているため、保護テープ３表面は平坦状となっ
ている。
【００１６】このいわゆるバックグラインドにおいて基
板１に対して裏面側より研削ホイール（図示せず）の圧
力を加えた場合、基板１表面には均一な研削圧力が加わ
るようになる。これによって基板１の割れや欠けの発生
を抑制できることになる。また、粘着剤層３１の厚さを
インクマーク２の厚さより厚くした場合には、インクマ
ーク２と基材フィルム３２との間の粘着剤層３１が緩衝
材として働き、インクマーク２から基板１に対して集中
的に圧力が加わるのを抑制できることになる。この基板
１の裏面研削によって、例えば６インチ径で６２０μｍ
厚のシリコンウエハの場合には２００μｍ〜２５０μｍ
まで薄型化を図る。
【００１７】基板１の裏面研削を行った後は、保護テー
プ３の粘着剤層３１に例えば１０００ｍＪ／ｃｍ2 の紫
外線を照射し硬化させる。このように紫外線照射による
硬化で接着力が低下する粘着剤層３１を適用すること
で、後の工程で保護テープ３を糊残りなく剥がすことが
可能となる。なお、糊残りなく保護テープ３を剥がすこ
とができることから基板１の洗浄が不要となり、この洗
浄によるインクマーク２の剥がれを考慮しなくて済むよ
うになる。そして、この状態で基板１を搬送し、次のダ
イシング工程を進める。基板１を搬送する際には、保護
テープ３によってゴミの付着や傷付きを防止することが
できる。
【００１８】次に、図２（ｂ）に示すように、ダイシン
グ工程を行うにあたり基板１の裏面１ｂにダイシングテ
ープ４を被着する処理を行う。基板１のダイシングを行
う際には、先の工程で粘着剤層３１を硬化し接着力を低
下させておいた保護テープ３を剥離して行う。なお、ダ
イシング装置等の関係から、基板１にダイシングテープ
４を被着する前に保護テープ３を剥離してもよい。ま
た、保護テープ３の粘着剤層３１における接着力を、イ
ンクマーク２の基板１に対する接着力より小さくしてお
くことで、保護テープ３を剥離する際に一緒にインクマ
ーク２が剥がれてしまうことを防止できるようになる。
【００１９】次いで、図２（ｃ）に示すように、基板１
をスクライブライン４１に沿って切断（例えば、フルカ
ット）するダイシング処理を行う。これによって、基板
１は個々の部材１０に分割されることになる。この後
は、個々の部材１０のうち、インクマーク２が塗布され
ていないもの（良品）をＣＣＤカメラ等を用いた画像処
理装置によって検出し、それをピックアップする。半導
体チップから成る部材１０の場合にはダイボンダーによ
って良品の部材１０をピックアップし、例えばリードフ
レームのダイパッド（図示せず）へのボンディングを行
う。
【００２０】このような製造方法によって、インクマー
ク方式の良否判定を行う場合であっても割れや欠け等を
発生させることなく部材１０の薄型化を実現することが
可能となる。なお、第１実施例において適用される保護
テープ３の基材フィルム３２としては所定のエネルギー
によって自己剥離するものを用いてもよく、また粘着剤
層３１としては紫外線照射硬化型以外に、熱発泡剥離型
や界面活性剤含有型から成るものを用いてもよい。
【００２１】次に、本発明の第２実施例における部材の
製造方法を説明する。図３は第２実施例を説明する模式
断面図（その１）、図４は第２実施例を説明する模式断
面図（その２）である。第２実施例においても、製造対
象となる部材１０およびその製造に使用する基板１は第
１実施例と同様である。第２実施例では、先ず、図３
（ａ）に示すように、基板１に形成した複数の部材１０
の特性等の評価を行い、その結果不良となったものに対
してインクマーク２を塗布する処理を行うとともに、基
板１の表面１ａに保護テープ３を被着する処理を行う。
【００２２】インクマーク２は第１実施例と同様、例え
ばレゾール樹脂が主成分で加熱（１５０℃で２０分から
１時間）によって硬化するものを使用し、例えば高さ２
０μｍ以下に塗布する。また、第２実施例における保護
テープ３は、例えばアクリル系紫外線硬化型の粘着剤層
３１と、自己剥離型の基材フィルム３３とから構成され
ている。自己剥離型の基材フィルム３３としては、例え
ば厚さ４０μｍ程度の熱収縮性ポリオレフィン系から成
り、７０〜８０℃の加熱によって収縮剥離を起こすもの
などを使用する。
【００２３】また、熱発泡剥離型テープの場合は、例え
ば厚さ８０μｍ程度のポリオレフィン系またはポリエス
テル系の基材フィルム３３で、アクリル系の粘着剤層３
１中に５〜１５μｍの大きさのマイクロカプセル（図示
せず）が混入されたものから成るものを使用する。この
熱発泡剥離型テープでは、加熱によってマイクロカプセ
ル中に密封されたガス（例えばイソブタン系ガス）が膨
張（数十倍の体積膨張）してマイクロカプセルが膨ら
み、これによって粘着剤層３１の接着力を低下させて試
料より自己剥離させるものである。なお、マイクロカプ
セルを混入する粘着剤層３１として耐熱性の高いものを
使用することで、自己剥離した後の試料への糊残りを低
減させることができる。
【００２４】また、界面活性剤含有型の粘着剤層３１を
有する保護テープ３の場合は、例えば厚さ４０μｍ程度
の熱収縮性ポリオレフィン系から成る自己剥離型の基材
フィルム３３と界面活性剤含有型の粘着剤層３１とを組
合せて使用する。この界面活性剤含有型の粘着剤層３１
では、７０〜８０℃の湯に浸すことで界面活性剤が溶け
て粘着剤層３１の接着力を低下させることができる。ま
た、このような界面活性剤混入型の粘着剤層３１と先に
説明した自己剥離型の基材フィルム３３とを組み合わせ
ることで、７０〜８０℃の加熱による収縮剥離を実現で
きる。
【００２５】粘着剤層３１の厚さとしては、第１実施例
と同様にインクマーク２の厚さ以上に設定しておく。こ
れによって、図１（ｃ）に示すようにインクマーク２が
粘着剤層３１の中に埋め込まれる状態となり、図３
（ａ）に示す自己剥離型の基材フィルム３３の表面が平
坦化されることになる。また、粘着剤層３１の厚さをイ
ンクマーク２の厚さより厚くすることで、インクマーク
２と自己剥離型の基材フィルム３３との間に粘着剤層３
１が残り、基板１の研削工程での圧力緩衝材として作用
するようになる。
【００２６】次に、図３（ｂ）に示すように、基板１の
裏面１ｂを研削する処理を行う。研削を行うには、基板
１の表面に貼り付けられた保護テープ３を下にして、基
板１の裏面１ｂ側から研削ホイール（図示せず）で圧力
を加えて基板１の裏面１ｂを削るようにする。この際、
保護テープ３の表面が平坦化されているため圧力が基板
１へ均一に加わるとともに、粘着剤層３１の厚さがイン
クマーク２の厚さより厚い場合には、インクマーク２と
自己剥離型の基材フィルム３３との間の粘着剤層３１に
よって圧力がインクマーク２部分に集中するのを緩和で
きるようになる。これによって、インクマーク２が塗布
されていても基板１に割れや欠けを発生させることなく
裏面研削を行うことが可能となる。
【００２７】次に、第２実施例においては、基板１の表
面１ａに貼り付けた保護テープ３を剥がすことなく、そ
のまま図３（ｃ）に示すダイシングおよび紫外線照射硬
化工程へ進める。つまり、保護テープ３を付けたままダ
イシング装置（図示せず）まで搬送し、ダイシングテー
プ４を被着した状態でスクライブライン４１に沿ったフ
ルカットの切断を行う。これによって、基板１は保護テ
ープ３が付いたまま個々の部材１０に分割されることに
なる。ダイシングが終了した後には、例えば２００ｍＪ
／ｃｍ2 程度の紫外線を照射することにより粘着剤層３
１を硬化し、接着力を低下させておく。
【００２８】紫外線照射硬化型の粘着剤層３１を適用す
ることで、後の工程で保護テープ３を糊残りなく剥がす
ことが可能となり、洗浄が不要となる。なお、紫外線照
射による硬化は、ダイボンド後の銀ペーストキュア前に
行ってもよい。これは、チップサイズやダイボンダーの
種類による保護テープ３の剥がれを防止するため、その
接着力を保持しておきたい場合に有効である。なお、粘
着剤層３１として熱発泡剥離型または界面活性剤含有型
のものを使用する場合には、ダイシング後に紫外線を照
射して硬化させる必要はない。
【００２９】次いで、図４（ａ）に示すように、分割し
た部材１０のうち良品のみを取り出す処理を行う。すな
わち、ＣＣＤカメラ等を用いた画像処理装置によってイ
ンクマーク２の検出を行い、インクマーク２の塗布され
ていない良品の部材１０のみを突き上げピン５１によっ
て突き上げ、上からコレット５を用いて真空吸着保持す
る。この際、部材１０の表面には保護テープ３が付いた
ままの状態となっているため、コレット５の接触による
部材１０の表面への傷付きやゴミ付着を防止できること
になる。
【００３０】次に、図４（ｂ）に示すように、取り出し
た部材１０のダイボンドおよび保護テープ剥がしを行
う。先の工程でコレット５（図４（ａ）参照）にて取り
出した部材１０をリードフレーム等のマウント材６に銀
ペースト剤（図示せず）等を介して実装する。また、こ
のダイボンド後に１００℃〜１５０℃程度の熱風を吹き
付けて保護テープ３の自己剥離型の基材フィルム３３を
熱収縮で自己剥離させ除去する。
【００３１】例えば、加熱収縮剥離する自己剥離型の基
材フィルム３３の場合には８０〜１００℃で５〜１０秒
間の加熱によって収縮し、自己剥離を起こすようにな
る。また、熱発泡剥離型の場合には約１００℃で１分間
の加熱によって粘着剤層３１内部の発泡ガス封入マイク
ロカプセル等の発泡材が発泡し、これによる接着力低下
で自己剥離を起こすようになる。なお、保護テープ３の
自己剥離を行うにあたり部材１０を、銀ペースト材を硬
化キュアする際の加熱と同時に行うようにしてもよい。
【００３２】このように、保護テープ３が自己剥離を起
こすことで、基板１の分割によって個々の部材１０とな
った状態でも容易に保護テープ３を剥がすことが可能と
なる。つまり、このような保護テープ３を用いること
で、部材１０を所定のマウント材６に実装するまで保護
テープ３を剥がす必要がなくなり、各工程間の搬送時に
おいても部材１０の表面に傷が付いたりゴミが付着する
のを最大限防止することが可能となる。
【００３３】なお、界面活性剤含有型の粘着剤層３１を
有する保護テープ３を用いた場合には、保護テープ３ご
とダイシングを行った後に剥離を行うが、このダイシン
グの際の大量の切削水によって切断面近傍の界面活性剤
を溶かしてテープ剥離しやすくなっている。そして、ダ
イシングテープで保持したまま、７０〜８０℃の湯洗浄
することで基材フィルム３３を熱収縮自己剥離除去し、
部材１０表面の界面活性剤含有型の粘着剤層３１を除去
する。
【００３４】なお、第２実施例においては、加熱によっ
て自己剥離を起こす保護テープ３を使用する例を説明し
たが、本発明はこれに限定されず他のエネルギー（光エ
ネルギー等）によって自己剥離を起こす保護テープ３を
用いても同様である。また、第１、第２実施例の説明で
使用した図１〜図４においては主としてシリコンウエハ
を基板１としてチップから成る部材１０を製造する状態
を示したが、基板１として光学ガラス板や石英ガラス板
を使用し、カラーフィルタから成る部材１０を製造する
場合であっても同様である。なお、この場合には基板１
の裏面研削の代わりに裏面研磨を行うようにすればよ
い。
【００３５】さらに、ポリシリコンＴＦＴ液晶表示デバ
イスの製造において本実施例を適用しても同様である。
すなわち、ポリシリコンＴＦＴ液晶表示デバイスのＴＦ
Ｔ形成時においては、石英ガラス等の基板の裏面に形成
したポリシリコン、プラズマナイトライド、ＳｉＯ2 等
の薄膜を裏面エッチング除去した後、所定の特性評価を
行っている。この特性評価を行う際にマップデータ処理
ではなく不良チップにインクマーク２を塗布するように
し、上記実施例のような保護テープ３をＴＦＴ表面に貼
り付けた状態で石英ガラス基板等の裏面を研磨し薄膜を
除去する。その後、先に説明したような保護テープ３の
剥離を行うことによって製品歩留り、生産性および品質
の向上などの同様なメリットを得ることができる。
【００３６】
【発明の効果】以上説明したように、本発明の部材の製
造方法によれば次のような効果がある。すなわち、本発
明によれば、特性測定を行った後に基板の裏面研削を行
うため、基板の大型化、薄肉厚化が進んでも特性測定時
の針圧等によって基板が割れたり欠けたりすることがな
くなる。また、保護テープの粘着剤層を不良部材に塗布
するインクマークの厚さより厚くすることで、特性測定
後に基板の裏面研削を行っても研削の際の圧力が均一と
なり、基板への割れや欠け発生を防止できるようにな
る。
【００３７】しかも、良否情報記録としてインクマーク
方式を採用できるため、基板の移送とともに良否情報を
確実に伝達できるようになる。また、自己剥離型の基材
フィルムを使用することで個々の部材単位で容易に保護
テープを剥離することが可能となる。これによって、基
板の裏面研削、部材の分割、搬送、ボンディングに至る
まで保護フィルムを剥がす必要がなくなり、部材表面に
対する傷付き保護、ゴミ付着防止等における最大限の保
護効果を得ることが可能となる。これらのことより、大
型の基板から薄型化された複数個の部材を確実にしかも
歩留り良く製造することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施例を説明する模式断面図（そ
の１）である。
【図２】本発明の第１実施例を説明する模式断面図（そ
の２）である。
【図３】本発明の第２実施例を説明する模式断面図（そ
の１）である。
【図４】本発明の第２実施例を説明する模式断面図（そ
の２）である。
【符号の説明】
１ 基板 ２ インクマーク ３ 保護テープ １０ 部材 ３１ 粘着剤層 ３２ 基材フィルム
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/304 H01L 21/301 H01L 21/66

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 一つの基板に複数の部材が一体的に形成
    され、該部材における特性評価を行った後に該基板を切
    断して個々の部材に分割する部材の製造方法であって、 先ず、前記特性評価を行い、特性不良となった部材の表
    面に対して所定高さのインクマークを塗布し、 次いで、前記基板の表面に前記インクマークの高さ以上
    の厚さで前記インクマークが埋め込まれる粘着剤層を有
    し表面が平坦となる保護テープを貼り付け、 この状態で前記基板の裏面を研削または研磨した後に該
    基板を切断して個々の部材に分割することを特徴とする
    部材の製造方法。
  2. 【請求項２】 前記保護テープの粘着剤層における接着
    力は、前記インクマークの前記基板に対する接着力より
    も小さいことを特徴とする請求項１記載の部材の製造方
    法。
  3. 【請求項３】 一つの基板に複数の部材が一体的に形成
    され、該部材における特性評価を行った後に該基板を切
    断して個々の部材に分割する部材の製造方法であって、 前記部材の特性評価を行い、特性不良となった部材の表
    面に対して所定高さのインクマークを塗布し、 次に、前記基板の表面に前記インクマークの高さ以上の
    厚さで前記インクマークが埋め込まれる粘着剤層を有し
    表面が平坦となる自己剥離型の保護テープを貼り付け、 次いで、前記保護テープが貼り付けられた状態で前記基
    板の裏面を研削または研磨した後、 前記保護テープごと前記基板を切断して個々の部材に分
    割し、 分割後の個々の部材ごとに所定のエネルギーを与えて該
    保護テープを自己剥離させることを特徴とする部材の製
    造方法。
  4. 【請求項４】 前記自己剥離型の保護テープは、熱エネ
    ルギーによって自己剥離することを特徴とする請求項３
    記載の部材の製造方法。
  5. 【請求項５】 前記保護テープの粘着剤層は、紫外線照
    射硬化型であることを特徴とする請求項１から４のうち
    いずれか１項に記載の部材の製造方法。
  6. 【請求項６】 前記保護テープの粘着剤層は、熱発泡剥
    離型であることを特徴とする請求項１から４のうちいず
    れか１項に記載の部材の製造方法。
  7. 【請求項７】 前記保護テープの粘着剤層は、界面活性
    剤含有型であることを特徴とする請求項１から４のうち
    いずれか１項に記載の部材の製造方法。
JP00457695A 1995-01-17 1995-01-17 部材の製造方法 Expired - Fee Related JP3438369B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP00457695A JP3438369B2 (ja) 1995-01-17 1995-01-17 部材の製造方法
US08/585,776 US5641714A (en) 1995-01-17 1996-01-16 Method of manufacturing members

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00457695A JP3438369B2 (ja) 1995-01-17 1995-01-17 部材の製造方法

Publications (2)

Publication Number Publication Date
JPH08195362A JPH08195362A (ja) 1996-07-30
JP3438369B2 true JP3438369B2 (ja) 2003-08-18

Family

ID=11587868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00457695A Expired - Fee Related JP3438369B2 (ja) 1995-01-17 1995-01-17 部材の製造方法

Country Status (2)

Country Link
US (1) US5641714A (ja)
JP (1) JP3438369B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014192631A1 (ja) * 2013-05-31 2017-02-23 三井化学東セロ株式会社 電子部材の剥離方法

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100357178B1 (ko) 1999-05-14 2002-10-18 주식회사 하이닉스반도체 고체 촬상 소자 및 그의 제조 방법
US6465743B1 (en) 1994-12-05 2002-10-15 Motorola, Inc. Multi-strand substrate for ball-grid array assemblies and method
JPH09120968A (ja) * 1995-10-25 1997-05-06 Rohm Co Ltd 半導体チップのダイボンディング方法
US5776798A (en) 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
KR100267155B1 (ko) * 1996-09-13 2000-10-16 아끼구사 나오유끼 반도체 장치의 제조 방법 및 제조 장치
JP3955659B2 (ja) * 1997-06-12 2007-08-08 リンテック株式会社 電子部品のダイボンディング方法およびそれに使用されるダイボンディング装置
EP1524694A1 (en) * 1997-07-18 2005-04-20 Hitachi Chemical Co., Ltd. Punched adhesive tape for semiconductor, method of manufacturing lead frame with the adhesive tape, lead frame with the adhesive tape, and semiconductor device comprising the lead frame
TW425625B (en) * 1997-11-18 2001-03-11 Mitsui Chemicals Inc Method of producing semiconductor wafer
US6159827A (en) * 1998-04-13 2000-12-12 Mitsui Chemicals, Inc. Preparation process of semiconductor wafer
JP2000223446A (ja) * 1998-11-27 2000-08-11 Denso Corp 半導体装置およびその製造方法
JP3485816B2 (ja) * 1998-12-09 2004-01-13 太陽誘電株式会社 ダイシング装置
JP4388640B2 (ja) * 1999-09-10 2009-12-24 株式会社ディスコ Ｃｓｐ基板保持部材及び該ｃｓｐ基板保持部材が載置されるｃｓｐ基板用テーブル
DE19962431B4 (de) * 1999-12-22 2005-10-20 Micronas Gmbh Verfahren zum Herstellen einer Halbleiteranordnung mit Haftzone für eine Passivierungsschicht
KR100357949B1 (ko) * 2000-02-02 2002-10-25 삼성에스디아이 주식회사 플라스틱 액정표시소자 제조 방법
JP4392732B2 (ja) * 2000-02-07 2010-01-06 リンテック株式会社 半導体チップの製造方法
JP3440997B2 (ja) * 2000-03-27 2003-08-25 関西日本電気株式会社 半導体ウェーハ及びその製造方法
JP2002033361A (ja) 2000-07-17 2002-01-31 Mitsumi Electric Co Ltd 半導体ウェハ
JP2002050670A (ja) * 2000-08-04 2002-02-15 Toshiba Corp ピックアップ装置及びピックアップ方法
JP3502036B2 (ja) * 2000-11-08 2004-03-02 シャープ株式会社 半導体素子の製造方法および半導体素子
US6946326B2 (en) * 2000-12-05 2005-09-20 Analog Devices, Inc. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
US6610167B1 (en) * 2001-01-16 2003-08-26 Amkor Technology, Inc. Method for fabricating a special-purpose die using a polymerizable tape
US6572944B1 (en) 2001-01-16 2003-06-03 Amkor Technology, Inc. Structure for fabricating a special-purpose die using a polymerizable tape
FR2823012B1 (fr) * 2001-04-03 2004-05-21 Commissariat Energie Atomique Procede de transfert selectif d'au moins un element d'un support initial sur un support final
KR100411256B1 (ko) * 2001-09-05 2003-12-18 삼성전기주식회사 웨이퍼 연마공정 및 이를 이용한 웨이퍼 후면 처리방법
JP3745260B2 (ja) * 2001-10-02 2006-02-15 ローム株式会社 半導体装置の製造方法
TWI241674B (en) * 2001-11-30 2005-10-11 Disco Corp Manufacturing method of semiconductor chip
US6869830B2 (en) * 2001-12-03 2005-03-22 Disco Corporation Method of processing a semiconductor wafer
JP3553551B2 (ja) * 2002-01-11 2004-08-11 沖電気工業株式会社 半導体ウェハを用いた半導体装置の製造方法
JP2003234359A (ja) * 2002-02-08 2003-08-22 Hitachi Ltd 半導体装置の製造方法
KR100451950B1 (ko) * 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP3831287B2 (ja) * 2002-04-08 2006-10-11 株式会社日立製作所 半導体装置の製造方法
JP2004014956A (ja) * 2002-06-11 2004-01-15 Shinko Electric Ind Co Ltd 微小半導体素子の加工処理方法
US6759276B1 (en) 2002-07-30 2004-07-06 Taiwan Semiconductor Manufacturing Company Material to improve CMOS image sensor yield during wafer sawing
US7071032B2 (en) 2002-08-01 2006-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Material to improve image sensor yield during wafer sawing
US6808960B2 (en) * 2002-10-25 2004-10-26 Omni Vision International Holding Ltd Method for making and packaging image sensor die using protective coating
KR100486290B1 (ko) * 2002-12-23 2005-04-29 삼성전자주식회사 반도체 패키지 조립방법 및 반도체 패키지 공정의보호테이프 제거장치
US7002241B1 (en) * 2003-02-12 2006-02-21 National Semiconductor Corporation Packaging of semiconductor device with a non-opaque cover
DE10308860B4 (de) * 2003-02-27 2007-09-06 X-Fab Semiconductor Foundries Ag Verfahren zum Vereinzeln von Halbleiterscheiben mit frei liegenden mikromechanischen Strukturen zu Chips
GB2404280B (en) * 2003-07-03 2006-09-27 Xsil Technology Ltd Die bonding
US20050158913A1 (en) * 2004-01-19 2005-07-21 Fuji Photo Film Co., Ltd. Solid state imaging apparatus and its manufacturing method
JP2005243909A (ja) * 2004-02-26 2005-09-08 Toshiba Corp 表面保護テープおよび半導体装置の製造方法
US7052977B1 (en) 2004-07-06 2006-05-30 National Semiconductor Corporation Method of dicing a semiconductor wafer that substantially reduces the width of the saw street
US7296871B2 (en) * 2004-12-29 2007-11-20 Lexmark International, Inc. Device and structure arrangements for integrated circuits and methods for analyzing the same
JP4641806B2 (ja) * 2005-01-20 2011-03-02 富士通株式会社 半導体装置の製造方法及び半導体基板
JP2007109927A (ja) * 2005-10-14 2007-04-26 Tokyo Seimitsu Co Ltd 表面保護フィルム剥離方法および表面保護フィルム剥離装置
JP2007134390A (ja) * 2005-11-08 2007-05-31 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2007207921A (ja) * 2006-01-31 2007-08-16 Stanley Electric Co Ltd 表面実装型光半導体デバイスの製造方法
JP2007266557A (ja) * 2006-03-30 2007-10-11 Renesas Technology Corp 半導体装置の製造方法
JP5054954B2 (ja) * 2006-09-22 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20080113456A1 (en) * 2006-11-15 2008-05-15 International Business Machines Corporation Process for protecting image sensor wafers from front surface damage and contamination
US7844099B2 (en) * 2006-11-15 2010-11-30 International Business Machines Corporation Inspection method for protecting image sensor devices with front surface protection
DE102007015795A1 (de) * 2007-03-30 2008-10-02 Airbus Deutschland Gmbh Spanabhebendes Bearbeitungsverfahren und Halbzeug
JP2011253833A (ja) * 2008-09-29 2011-12-15 Denki Kagaku Kogyo Kk 半導体部材製造方法及び粘着テープ
JP5356789B2 (ja) * 2008-12-08 2013-12-04 株式会社ディスコ ウェーハの加工方法
JP5356792B2 (ja) * 2008-12-15 2013-12-04 株式会社ディスコ ウェーハの加工方法
JP2010192536A (ja) * 2009-02-16 2010-09-02 Lintec Corp 半導体装置の製造方法及び積層粘着テープ
JP2010192535A (ja) * 2009-02-16 2010-09-02 Lintec Corp 半導体装置の製造方法
JP5356872B2 (ja) * 2009-03-18 2013-12-04 パナソニック株式会社 個体撮像装置の製造方法
US9627281B2 (en) * 2010-08-20 2017-04-18 Advanced Micro Device, Inc. Semiconductor chip with thermal interface tape
JP6371735B2 (ja) * 2015-04-20 2018-08-08 東芝メモリ株式会社 半導体装置の製造方法
US9793239B2 (en) 2015-09-25 2017-10-17 Advanced Micro Devices, Inc. Semiconductor workpiece with selective backside metallization
JP6510393B2 (ja) * 2015-12-15 2019-05-08 三菱電機株式会社 半導体装置の製造方法
JP6730891B2 (ja) * 2016-09-15 2020-07-29 株式会社ディスコ ウエーハの加工方法
JP2020131552A (ja) * 2019-02-20 2020-08-31 株式会社東芝 キャリアおよび半導体装置の製造方法
WO2023032036A1 (ja) * 2021-08-31 2023-03-09 信越エンジニアリング株式会社 通電検査装置及び通電検査方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5860529A (ja) * 1981-10-06 1983-04-11 Mitsubishi Electric Corp 半導体チツプの識別方法
US5270260A (en) * 1990-08-23 1993-12-14 Siemens Aktiengesellschaft Method and apparatus for connecting a semiconductor chip to a carrier system
US5362681A (en) * 1992-07-22 1994-11-08 Anaglog Devices, Inc. Method for separating circuit dies from a wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014192631A1 (ja) * 2013-05-31 2017-02-23 三井化学東セロ株式会社 電子部材の剥離方法

Also Published As

Publication number Publication date
US5641714A (en) 1997-06-24
JPH08195362A (ja) 1996-07-30

Similar Documents

Publication Publication Date Title
JP3438369B2 (ja) 部材の製造方法
US5972154A (en) Methods of dicing flat workpieces
KR100755999B1 (ko) 반도체 웨이퍼의 박형화 방법 및 박형 반도체 웨이퍼
JP3865184B2 (ja) 半導体装置の製造方法
KR100655035B1 (ko) 반도체 장치의 제조방법
JP4471563B2 (ja) 半導体装置の製造方法
JPH11204551A (ja) 半導体装置の製造方法
US20050173064A1 (en) Substrate supporting plate and stripping method for supporting plate
JP2001044144A (ja) 半導体チップの製造プロセス
KR101317983B1 (ko) 고체 촬상 장치를 절단하는 방법
US6777310B2 (en) Method of fabricating semiconductor devices on a semiconductor wafer using a carrier plate during grinding and dicing steps
US7495315B2 (en) Method and apparatus of fabricating a semiconductor device by back grinding and dicing
JP5074719B2 (ja) ウエハを薄くする方法及びサポートプレート
JP2002026039A (ja) 半導体装置の製造方法
JP4284911B2 (ja) 素子の転写方法
JP2011023393A (ja) 半導体装置の製造方法
JPH05291398A (ja) 素子基板及び液晶表示装置の製造方法
JPH09330940A (ja) 半導体装置の製造方法
JP2004119718A (ja) 薄型半導体チップの製造方法
JPH04297056A (ja) 半導体装置の製造方法
US20070057410A1 (en) Method of fabricating wafer chips
JPH1174230A (ja) 薄膜半導体装置の製造方法
JPH076982A (ja) 薄層半導体基板の分割方法
JPH09171977A (ja) 基板の分割方法
JPH06302572A (ja) 半導体装置の製造方法及びテープ貼付剥離装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees