JP2005243909A - 表面保護テープおよび半導体装置の製造方法 - Google Patents

表面保護テープおよび半導体装置の製造方法 Download PDF

Info

Publication number
JP2005243909A
JP2005243909A JP2004051532A JP2004051532A JP2005243909A JP 2005243909 A JP2005243909 A JP 2005243909A JP 2004051532 A JP2004051532 A JP 2004051532A JP 2004051532 A JP2004051532 A JP 2004051532A JP 2005243909 A JP2005243909 A JP 2005243909A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
layer
back surface
grinding
mpa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004051532A
Other languages
English (en)
Inventor
Daichi Okada
大地 岡田
Masatoshi Kawato
雅敏 川戸
Shigetaka Onishi
茂尊 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004051532A priority Critical patent/JP2005243909A/ja
Priority to US11/065,060 priority patent/US20050196942A1/en
Publication of JP2005243909A publication Critical patent/JP2005243909A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/20Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29Laminated material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2467/00Presence of polyester
    • C09J2467/006Presence of polyester in the substrate

Abstract

【課題】 半導体ウェハを薄厚化するように研削する際に、半導体ウェハの反りを抑制できると共に、半導体ウェハの裏面平坦度を向上することができる。
【解決手段】 ポリエチレンテレフタレート層10a/中間吸収層10b/粘着材層10cの3層構造のうち中間吸収層10bの弾性率を20[MPa]〜40[MPa]の範囲となるように形成する。
【選択図】 図1

Description

本発明は、半導体ウェハを裏面研削する際に表面に貼付される半導体ウェハ裏面研削工程用の表面保護テープおよび半導体装置の製造方法に関する。
半導体パッケージは、前工程で半導体ウェハの表面に回路パターンを形成した後に、半導体ウェハの裏面の研削、ダイシング、ワイヤボンディング、パッケージング等の後工程を経て製造される。
近年、半導体ウェハの薄厚化が要求されており、大口径ウェハの場合、裏面研削工程では半導体ウェハの厚さを50〜100μmあるいはそれ以下まで研削することが必要とされている。このとき、薄厚化が進むと半導体ウェハの反りの影響が大きくなるためこの反りの影響を回避するため、ポリエチレンテレフタレートを硬質素材として構成したポリエチレンテレフタレート層/中間吸収層/粘着材層の3層構造のテープが使用されることがある。
表面保護テープの中間吸収層の弾性率が極端に高いと半導体ウェハの反りが増加し、搬送装置が半導体ウェハを搬送するときに半導体ウェハを破損させてしまうという弊害がある。そこで、応力緩和性フィルムを使用することにより半導体ウェハの反りを抑制する技術が知られている(例えば、特許文献1参照)。
ところで、図4は、このような表面保護テープの使用方法を概略的に示している。半導体ウェハ1の表面に回路パターンを形成し、その後半導体ウェハ1の表面部1aの上全面に例えばポリイミドコーティングすることにより保護膜2を形成しパターン形成面を保護する。その後、この保護膜2をエッチング処理することにより保護膜2に溝部3を形成する。この溝部3は、後工程のダイシング工程において個々の半導体チップ分離を容易にするために形成される。溝部3を形成した後、保護膜2上から半導体ウェハ1の表面部1aの上全面に表面保護テープ4を貼付し、その後裏面研削工程において半導体ウェハ1の裏面部1bを裏面研削する。その後ダイシングテープ(図示せず)に転写し、表面保護テープ4を剥離し、ダイシング工程において個々の半導体チップを分離する。
特開2003−129011号公報(第2頁)
しかし前述のような表面保護テープ4を使用し、裏面研削工程において半導体ウェハ1の裏面部1bを砥石で研削すると、半導体ウェハ1表面上の保護膜2に形成された溝部3に起因して半導体ウェハ1の割れが発生し、歩留まりが悪化したり裏面平坦度が悪化する。
この歩留まりや裏面平坦度の悪化の原因として、次のような理由が推定される。すなわち、裏面研削工程において半導体ウェハ1の裏面を砥石により研削することにより、表面部1aの一部が保護膜2に形成された溝部3を介して表面保護シート4に当接し、該当接部4aに力が与えられる。この力は主に表面保護シート4の中間吸収層4bで吸収されるが、砥石から加えられる圧力が高く中間吸収層4bの弾性率が極端に低いと、図4に示すように、半導体ウェハ1の表面部1aの一部が表面保護シート4面から沈みこんだ変形状態で半導体ウェハ1の裏面部1bが研削される。このように、変形状態において研削することにより溝部3を起点として半導体ウェハ1の割れが発生し歩留まりが悪化することが推定される。
また、たとえ半導体ウェハ1に割れが生じなくても裏面研削工程が終了し砥石5が半導体ウェハ1から離間されると、半導体ウェハ1の表面部1a側から裏面部1b側に復元力が作用し、図5に示すように裏面部1bに凹凸部6が生じるため、裏面平坦度Hが悪化してしまうことが推定される。
すなわち、特許文献1に示されるように、表面保護シートとして、より好ましい応力緩和率(例えば40%以上、50%以上、60%以上、99%、99.9%、理論上100%)の応力緩和性フィルムをたとえ使用したとしても、裏面研削工程において半導体ウェハ1の表面部1aの一部が表面保護シート4の表面から沈みこむ量が増加してしまい割れが発生したり、これに伴い、半導体ウェハ1の表面部1a側から裏面部1b側にかかる復元力が増加してしまうため裏面平坦度が悪化する。
本発明は、上記事情に鑑みてなされたもので、その目的は、半導体ウェハを薄厚化する際に、半導体ウェハの反り量を抑制できると共に、半導体ウェハ表面の保護膜に形成された溝部に起因して生じる歩留まりの悪化や半導体ウェハの裏面平坦度の悪化を抑制できる表面保護テープおよび半導体装置の製造方法を提供することにある。
本発明に係る半導体ウェハの表面保護テープは、ポリエチレンテレフタレート層/中間吸収層/粘着材層の3層構造であると共に、半導体ウェハを所定厚さに裏面研削するときに当該半導体ウェハ表面保護のために貼付されるものであって、表面保護テープの中間吸収層は、弾性率20MPa〜40MPaの範囲となるように形成されていることを特徴としている。
また本発明の半導体装置の製造方法は、半導体ウエハの表面に回路パターンを形成する工程と、ポリエチレンテレフタレート層と20[MPa]〜40[MPa]の弾性率の中間吸収層と粘着材層との3層構造の表面保護テープを半導体ウェハの表面に貼付して、前記半導体ウエハの裏面を研削する工程と、裏面が研削された半導体ウエハから個々のチップを分離する工程とを備えたことを特徴としている。
本発明に係る表面保護テープを使用することにより、半導体ウェハを薄厚化したとしても半導体ウェハの反り量を抑えることができると共に、保護膜の溝部に起因して生じる歩留まりの悪化を抑制することができ、裏面平坦度の悪化を抑制できる。
本発明によれば、半導体ウェハを薄厚化したとしても半導体ウェハの反り量を抑えることができると共に、保護膜の溝部に起因して生じる歩留まりの悪化を抑制することができる。
以下、本発明をバンプレス半導体ウェハの裏面研削用に適用した一実施形態について図1ないし図3を参照しながら説明する。尚、背景技術欄に記載した構成と同一構成については同一符号を付して異なる部分を中心に説明する。
本実施形態では、半導体ウェハ1の表面部1aに回路パターンを形成した後の組立工程の特に裏面研削工程(バックグラインディング工程)に特徴があるため、この特徴について主に説明する。図1(a)に示すように、半導体ウェハ1の表面部1aに回路パターン(図示せず)が形成された後、形成された回路パターンを検査する。この検査工程が終了すると組立工程が行われる。
組立工程では、半導体ウェハ1の裏面を研削する裏面研削工程、半導体ウェハ1からチップを個々に分離するダイシング工程、半導体ウェハ1から各チップをピックアップしリードフレームに搭載するダイボンディング工程、各チップの電極端子とリードフレームのインナリードとの間を金線等で電気的導通するように接続するワイヤボンディング工程等が行われる。
裏面研削工程では半導体ウェハ1の裏面を研削するが、このとき図1(a)に概略的な構成を示す表面保護テープ10が使用される。以下、表面保護テープ10の使用方法を図1を参照して説明する。半導体ウェハ1の表面部1aに回路パターン(図示せず)を形成した後、半導体ウェハ1の表面部1aに保護膜2を形成する。この保護膜2は、ポリイミド膜(PI膜)により膜厚5[μm]程度で形成されており、半導体チップの回路パターンを表面保護するようになっている。この後、この保護膜2をエッチング処理することにより溝部3を形成する。この溝部3は、回路パターン形成された各チップ間の直線状境界線(ストリート)を示すもので、その幅(図示横方向)は例えば約100[μm]に形成される。
保護膜2がエッチング処理され溝部3が形成された後、半導体ウェハ1の表面部1a側の全面に表面保護テープ10を貼付する。図1(a)には、表面保護テープの構造をも示しているが、この表面保護テープ10は、ポリエチレンテレフタレート(PET)層10a/中間吸収層10b/粘着材層10cの3層構造をなしている。このときアクリル系の材質により形成された粘着材層10cがポリイミド(PI)膜2に貼付される。
表面保護テープ10を貼付した後、図1(b)に示すように、半導体ウェハ1の裏面部1bを上にして回転テーブル11上に固定し、回転テーブル11を回転させながら砥石5により上側から裏面研削する。半導体ウェハ1の直径が200mm(8インチ)の場合、半導体ウェハ1の厚さは研削前725μm±25μmであり、図1(b)に示すように、この半導体ウェハ1を85μmを下回る厚さ(例えば50μm)まで裏面研削する。
<実験条件と実験結果について>
図2(a)〜(d)は、表1に示した条件の表面保護テープ10を使用して裏面研削した後に、溝部3付近の裏面平坦度を測定した実験結果を示している。この実験結果は、半導体ウェハ1の裏面部1bの凹凸を実測した結果を示している。
Figure 2005243909
この表1に示す弾性率は、中間吸収層10b((4)についてはPET層10a)に使用される材質の試験片の両端を所定の掴み条件で引張りを行い、変位と強力を計測した引張弾性率を表している。尚、表1に示す実験条件において、(4)の条件では中間吸収層10bを挟むことなくPET層10aおよび粘着材層10cの2層構造のテープを使用しており、このとき中間吸収層10bの厚みを0μmとしており、弾性率1000[MPa]はPET層10aの弾性率を表している。また、3層構造の表面保護テープ10では、中間吸収層10bの厚みが一般的に30〜200[μm]の実用範囲で用いられるが、表1の(1)〜(3)に示した条件の中間吸収層10bの厚みの表面保護テープ10を用いることにより好ましい実験結果が得られている。
図3(a)および図3(b)は、溝部3付近の半導体ウェハ1の凹凸部6の最大検出値および最小検出値の差分を裏面平坦度として定義したとき、裏面平坦度Hと反り量Wの弾性率依存性を示している。半導体ウェハ1は裏面研削工程後には図3(b)に示すように球面状に反ることになるが、図3(a)に示す反りWの値は、半導体ウェハ1の中心部1cおよび端部1d間の反りの量を表している。
図2(a)〜図2(d)に実験結果を示すように、(1)の条件の表面保護テープ10を用いて裏面研削後に測定した半導体ウェハ1の裏面平坦度は、約0.454[μmp-p]である。同様に(2)の条件の半導体ウェハ1の裏面平坦度は約0.275[μmp-p]、(3)の条件の半導体ウェハ1の裏面平坦度は約0.10[μmp-p]、(4)の条件の半導体ウェハ1の裏面平坦度は約0.15[μmp-p]である。
図3(a)に示すように、裏面平坦度の悪化は保護膜2の溝部3付近に対応した部位に大きく影響し、中間吸収層10bの弾性率が小さいほど悪化する。これは、発明が解決しようとする課題の欄に説明したように、裏面研削するときには半導体ウェハ1の表面部1aの一部が保護膜2に形成された溝部3を介して表面保護シート10に当接し、表面保護シート10の表面から沈み込んだ変形状態で裏面が研削され、裏面研削工程が終了すると半導体ウェハ1の表面部1a側から裏面部1b側に復元力が作用するために溝部3付近に凹凸部6が生じてしまうことに起因するものと推定される。しかし、図2(c)および図2(d)に示すように、中間吸収層10bの弾性率を大きくしたものでは、裏面平坦度Hを測定誤差範囲に抑えることができる。すなわち、裏面平坦度Hを良化するためには、好ましくは20[MPa]以上にし、さらに好ましくは40[MPa]以上にすると良い。
また、図3(a)に示すように、表1の(1)の条件における反りWは約4[mm]、表1の(2)の条件における反りWは約6[mm]、表1の(3)の条件における反り量は約4.8[mm]、表1の(4)の条件における反り量は約28[mm]である。測定誤差を考慮すると、中間吸収層10bの弾性率を20または40[MPa]以下に設定することにより反りWの好ましい結果を得ることができるようになる。
したがって、中間吸収層10bの弾性率を20[MPa]〜40[MPa]の範囲に設定した表面保護テープ10を半導体ウェハ1の表面に貼付し裏面を研削することで、反り量Wを抑制することができると共に、半導体ウェハ1の裏面平坦度Hを良好な状態にすることができ、良好な研削状態を得ることができるようになる。
半導体ウェハ1を裏面研削した後、半導体ウェハ1の裏面部1bをダイシングテープ(図示せず)に転写する。ダイシングテープは、ダイシング工程において半導体ウェハ1から個々のチップにスクライビングし分割するときに貼付されるテープを示している。このダイシングテープが貼付された後、半導体ウェハ1の表面部1aに貼付された表面保護テープ10を剥離し、ダイシング工程において個々の半導体チップを分離することができる。
尚、バンプが形成された半導体ウェハを裏面研削する場合には、中間吸収層10bの弾性率が1〜10[MPa]程度のものが用いられる。中間吸収層10bの弾性率を1〜10[MPa]を超えて極端に高く構成した3層構造の表面保護テープを使用し、バンプが形成された半導体ウェハ1の表面部1aに貼付し裏面研削すると、裏面研削時の条件によっては表面保護テープによる反発力がバンプに集中するためバンプに傷を生じてしまったり、ウェハ割れの原因となる虞もある。本実施形態では、必要に応じてバンプレス半導体ウェハの裏面研削用途に適用することで、反りWおよび裏面平坦度Hを共に良好にすることができるようになる。尚、本発明は、ダイシング工程で個々の半導体チップを分離した後、個々の半導体チップにバンプを取付けて製造する製造工程にも適用することができる。
以上説明したように、本実施形態によれば、ポリエチレンテレフタレート層10a/中間吸収層10b/粘着材層10cの3層構造のうち中間吸収層10bの弾性率を20[MPa]〜40[MPa]の範囲となるように形成するため、バンプレス半導体ウェハ1を薄厚化したとしても半導体ウェハ1の反り量を抑制することができ、保護膜2の溝部3に起因して生じる歩留まりの悪化を抑制でき、半導体ウェハ1の裏面平坦度Hを良好にすることができるようになる。
本発明の一実施形態を示す図((a)表面保護テープの斜視図と使用方法を示す図,(b)裏面研削工程の説明図) (a)〜(d)は保護膜の溝部付近の裏面状態の測定図 反り量と裏面平坦度の弾性率依存性を示す図 従来例の説明図(その1) 従来例の説明図(その2)
符号の説明
図面中、1は半導体ウェハ、2は保護膜、3は溝部、5は砥石、10は表面保護テープ、10aはポリエチレンテレフタレート層、10bは中間吸収層、10cは粘着材層、Wは反り、Hは裏面平坦度を示す。

Claims (3)

  1. ポリエチレンテレフタレート層/中間吸収層/粘着材層の3層構造であると共に、半導体ウェハを所定厚さに裏面研削するときに当該半導体ウェハ表面保護のために貼付される表面保護テープにおいて、
    前記中間吸収層は、20[MPa]〜40[MPa]の弾性率の範囲となるように形成されていることを特徴とする表面保護テープ。
  2. バンプレス半導体ウェハの裏面研削用に適用したことを特徴とする請求項1記載の表面保護テープ。
  3. 半導体ウエハの表面に回路パターンを形成する工程と、
    ポリエチレンテレフタレート層と20[MPa]〜40[MPa]の弾性率の中間吸収層と粘着材層との3層構造の表面保護テープを前記半導体ウェハの表面に貼付して、前記半導体ウエハの裏面を研削する工程と、
    裏面が研削された半導体ウエハから個々のチップを分離する工程と、
    を備えたことを特徴とする半導体装置の製造方法。




JP2004051532A 2004-02-26 2004-02-26 表面保護テープおよび半導体装置の製造方法 Pending JP2005243909A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004051532A JP2005243909A (ja) 2004-02-26 2004-02-26 表面保護テープおよび半導体装置の製造方法
US11/065,060 US20050196942A1 (en) 2004-02-26 2005-02-25 Protective tape for use in grinding back of semiconductor wafer and method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004051532A JP2005243909A (ja) 2004-02-26 2004-02-26 表面保護テープおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005243909A true JP2005243909A (ja) 2005-09-08

Family

ID=34908635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004051532A Pending JP2005243909A (ja) 2004-02-26 2004-02-26 表面保護テープおよび半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20050196942A1 (ja)
JP (1) JP2005243909A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128292A (ja) * 2004-10-27 2006-05-18 Nitto Denko Corp 半導体ウエハ加工用保護シート及び半導体ウエハの裏面研削方法
JP2008120014A (ja) * 2006-11-14 2008-05-29 Toshiba Corp 表面保護テープ及びこの表面保護テープを用いた半導体装置の製造方法
US8476740B2 (en) 2010-06-02 2013-07-02 Mitsui Chemicals Tohcello, Inc. Sheet for protecting surface of semiconductor wafer, semiconductor device manufacturing method and semiconductor wafer protection method using sheet

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018003893A1 (ja) * 2016-06-30 2018-01-04 三井化学東セロ株式会社 半導体ウェハ加工用粘着性フィルム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3438369B2 (ja) * 1995-01-17 2003-08-18 ソニー株式会社 部材の製造方法
TW492135B (en) * 2000-05-25 2002-06-21 Tomoegawa Paper Co Ltd Adhesive sheets for static electricity chuck device, and static electricity chuck device
US20030064579A1 (en) * 2001-09-27 2003-04-03 Masafumi Miyakawa Surface protecting adhesive film for semiconductor wafer and protecting method for semiconductor wafer using said adhesive film

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128292A (ja) * 2004-10-27 2006-05-18 Nitto Denko Corp 半導体ウエハ加工用保護シート及び半導体ウエハの裏面研削方法
JP4507826B2 (ja) * 2004-10-27 2010-07-21 日東電工株式会社 半導体ウエハ加工用保護シート及び半導体ウエハの裏面研削方法
JP2008120014A (ja) * 2006-11-14 2008-05-29 Toshiba Corp 表面保護テープ及びこの表面保護テープを用いた半導体装置の製造方法
US8476740B2 (en) 2010-06-02 2013-07-02 Mitsui Chemicals Tohcello, Inc. Sheet for protecting surface of semiconductor wafer, semiconductor device manufacturing method and semiconductor wafer protection method using sheet

Also Published As

Publication number Publication date
US20050196942A1 (en) 2005-09-08

Similar Documents

Publication Publication Date Title
KR100759687B1 (ko) 기판의 박판화 방법 및 회로소자의 제조방법
JP4664150B2 (ja) 半導体装置の製造方法および半導体製造装置
JP2001127088A (ja) 半導体装置
JPH08316194A (ja) 半導体装置の製造方法
JP2000164534A (ja) ウェ―ハの分離装置及び方法
JP4877626B2 (ja) 半導体装置の製造方法
US7198988B1 (en) Method for eliminating backside metal peeling during die separation
JP2009246195A (ja) 接着シート及びこれを用いた半導体ウエハの処理方法
JP6299412B2 (ja) 半導体装置および半導体装置の製造方法
JP2005191508A (ja) 半導体装置およびその製造方法
JP2005243909A (ja) 表面保護テープおよび半導体装置の製造方法
JP2001060591A (ja) 半導体装置の製造方法
US20200058510A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP5222756B2 (ja) 剥離装置及び剥離方法
JP3803214B2 (ja) 半導体装置の製造方法
JP2008120947A (ja) 転写テープ及びこの転写テープを用いた半導体装置の製造方法
TW201838020A (zh) 半導體裝置、半導體晶圓及半導體裝置製造方法
US20130256909A1 (en) Patterned adhesive tape for backgrinding processes
JP3649129B2 (ja) 半導体装置の製造方法および半導体装置
JP4107896B2 (ja) 半導体装置およびその製造方法
JP2006196809A (ja) 半導体チップ及びその製造方法並びに半導体装置
JP2003124147A (ja) 半導体装置の製造方法
WO2007049356A1 (ja) 半導体装置およびその製造方法
JP4043720B2 (ja) 半導体装置および半導体装置の製造方法
JP4522213B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091201