TW201838020A - 半導體裝置、半導體晶圓及半導體裝置製造方法 - Google Patents

半導體裝置、半導體晶圓及半導體裝置製造方法 Download PDF

Info

Publication number
TW201838020A
TW201838020A TW107111686A TW107111686A TW201838020A TW 201838020 A TW201838020 A TW 201838020A TW 107111686 A TW107111686 A TW 107111686A TW 107111686 A TW107111686 A TW 107111686A TW 201838020 A TW201838020 A TW 201838020A
Authority
TW
Taiwan
Prior art keywords
semiconductor device
semiconductor wafer
semiconductor
rib
wafer
Prior art date
Application number
TW107111686A
Other languages
English (en)
Inventor
柳田正道
松浦伸悌
Original Assignee
力祥半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力祥半導體股份有限公司 filed Critical 力祥半導體股份有限公司
Publication of TW201838020A publication Critical patent/TW201838020A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Abstract

本發明揭露一種半導體裝置製造方法，包括：準備半導體晶圓的預備步驟；去除半導體晶圓的厚度部分的去除步驟；以及分割半導體晶圓的分割步驟。在去除步驟中，以半導體晶圓的第二表面部分隆起的凸肋狀部位作為對準標記，使得切割刀能與半導體晶圓對齊。

Description

半導體裝置、半導體晶圓及半導體裝置製造方法
本發明與半導體裝置有關，尤其是關於一種半導體裝置、半導體晶圓及半導體裝置製造方法。
一般而言，半導體裝置製造方法大致包括：使用擴散技術而於半導體晶圓的表面附近形成例如電晶體等半導體元件的擴散區域的步驟；於半導體晶圓的表面形成與擴散區域連接的導電圖案的步驟；及將半導體晶圓切割成個別的半導體裝置的步驟。
另外，在磨薄半導體晶圓時，利用保留其外圍部的厚度部分來確保半導體晶圓的剛性，藉以開發出一種可防止半導體晶圓在搬運時破損並可降低翹曲的製造方法，一般稱為TAIKO製程(請參照下列網址https：//www.disco.co.jp/jp/solution/library/taiko.html，於2017年2月23日檢索)。另外，與TAIKO製程類似的半導體裝置製造方法，則請參照美國專利公開案號US 2014/0242756、US2013/0210215及US2008/0242052。
請參照圖8A至圖8C，圖8A至圖8C繪示採用TAIKO製程的半導體裝置製造方法，其中圖8A、圖8B及圖8C依序繪示半導體裝置製造方法的剖面圖。
如圖8A所示，首先，將半導體晶圓100貼於背面研磨膠帶(Back grinding tape)102上，使半導體晶圓100上形成有導電圖案101的表面貼於背面研磨膠帶102上。於半導體晶圓100上，以矩陣狀形成作為半導體裝置的多個半導體裝置部(未圖示)。
如圖8B所示，採用未圖示的研磨裝置從上方對半導體晶圓100進行研磨加工，致使半導體晶圓100的厚度變薄。此研磨步驟並非對整個半導體晶圓100進行研磨，而是僅對上述半導體裝置形成的區域進行研磨，以保留半導體晶圓100周圍邊緣的厚壁部分。藉此，不僅可確保半導體晶圓100的剛性，有利於半導體晶圓100製造步驟中的處理，同時亦可抑制半導體晶圓100的翹曲。
如圖8C所示，將已完成研磨步驟的半導體晶圓100從背面研磨膠帶102剝離，並將未形成導電圖案101的半導體晶圓100的表面貼至切割膠帶103。接著，先將形成於半導體晶圓100周圍邊緣的厚壁部分去除後，再將半導體晶圓100反轉。於此狀態下，藉由將半導體晶圓100上面所呈現的導電圖案101作為對準標記而使切割刀104對準半導體晶圓100，再使用高速旋轉的切割刀104切割半導體晶圓100，以取得多個獨立的半導體裝置。
然而，使用上述一般的TAIKO製程的半導體裝置製造方法並不易使切割刀正確地切割半導體晶圓100。詳言之，為了要正確地將半導體晶圓100切割為多個獨立的半導體裝置，必須讓切割刀104能與形成於半導體晶圓100的多個半導體裝置部之間的切割線正確對準。
一般而言，是以照相機等拍照裝置對形成於半導體晶圓100上的導電圖案101或對準標記進行拍照，再利用資訊計算出半導體裝置部的位置，以進行切割刀104的對準。然而，上述的對準程序有過於繁複的缺點。
另外，藉由TAIKO製程(例如使用切割刀104)切割厚度小於或等於100μm的薄型化半導體晶圓100時，由於受到切割刀104所施予的應力或撞擊等因素，即使半導體晶圓100很小，亦可能導致破損現象。
再者，藉由上述製造步驟所製造的半導體裝置，當使用銲錫等導電性黏著劑進行黏接時，很可能會發生熔接於半導體裝置的導電性黏著劑過度地往周圍散開的問題。
有鑑於此，本發明提供一種可簡化處理與切割半導體晶圓之對準步驟的半導體裝置、半導體晶圓及半導體裝置製造方法。
依據本發明的一具體實施例為一種半導體裝置。於此實施例中，半導體裝置包括：一半導體基板，其具有第一表面和與第一表面對向的第二表面，於其內部形成有擴散區域；以及一導電圖案，形成於第一表面且與擴散區域電性連接；於半導體基板的第二表面的外圍邊緣部，形成往厚度方向外側突出的周緣突出部。
因此，於第二表面上以黏著銲錫等導電性黏著劑進行黏接時，利用讓導電性黏著劑接觸到第二表面的外圍邊緣部所形成的周緣突出部，可抑制讓導電性黏著劑過度往周圍擴散。
於本發明的一實施例中，形成有周緣突出部的第二表面被背墊金屬所覆蓋。
因此，不但可降低形成於半導體基板之電路的電阻值，同時也可提高銲錫等導電性黏著劑的附著性。
依據本發明的另一具體實施例亦為一種半導體裝置。於此實施例中，半導體裝置包括：一半導體基板，以矩陣狀排列有複數個半導體裝置部；一第一表面，配設有與形成於半導體裝置部的擴散區域連接的導電圖案； 一第二表面，與第一表面對向；以及一凸肋狀部位，讓對應於半導體裝置部彼此間之區域的第二表面往厚度方向外側突出的部位，整體上形成為格子狀。
因此，於製造半導體裝置的分割步驟中，是以在去除步驟所形成的凸肋狀部位為基準，利用切割半導體晶圓即可分離成各半導體裝置部，故可易於進行分割步驟。
於本發明的一實施例中，形成有凸肋狀部位的第二表面被背墊金屬覆蓋。
因此，即使半導體晶圓的第二表面是以背墊金屬所覆蓋的構造，於切割時，藉由視覺性辨識凸肋狀部位的位置，即可將半導體晶圓分離成各半導體裝置。
依據本發明的另一具體實施例為一種半導體裝置製造方法。於此實施例中，半導體裝置製造方法包括：準備半導體晶圓的預備步驟，包括：於一半導體基板以矩陣狀排列有複數個半導體裝置部；於一第一表面配設有與形成於半導體裝置部的擴散區域連接的導電圖案；以及一第二表面，與第一表面對向；去除步驟，將半導體裝置部形成區域的半導體晶圓，從第二表面側去除形 成有半導體裝置部的區域的半導體晶圓的厚度部分；以及分割步驟，將半導體晶圓分割成各個半導體裝置部，在去除步驟中，於半導體裝置部之間相對應之部分的第二表面上，形成往厚度方向外側突出的凸肋狀部位，在分割步驟中，沿著凸肋狀部位分割半導體晶圓。
因此，在分割步驟中，是以在去除步驟中所形成的凸肋狀部位為基準，利用切割半導體裝置即可分離成各半導體裝置部，所以可易於進行分割步驟。另外，雖然經過去除步驟的半導體晶圓的厚度會減為例如數十μm，但在第二表面上形成格子狀的凸肋狀部位可補強半導體晶圓。再者，利用沿著凸肋狀部位來切割半導體晶圓，可緩和於進行切割時作用於半導體晶圓的應力，亦可避免於進行切割時半導體晶圓破損的情事發生。
於本發明的一實施例中，在去除步驟中，保留半導體晶圓的外圍邊緣部的厚度部分。
因此，可藉由半導體晶圓的外圍邊緣部的厚度部分來確保半導體晶圓的剛性，不僅有利於半導體晶圓之處理，亦可防止半導體晶圓之翹曲。
於本發明的一實施例中，在去除步驟中，於半導體晶圓的第一表面貼著第一膠帶的狀態下，以研磨機壓擠且研磨半導體晶圓的第二表面，藉由使半導體裝置部彼此間之部分的半導體晶圓往第一表面側變形，於與半導體 裝置部彼此間相對應之部分的第二表面上形成凸肋狀部位。
因此，由於利用以研磨機壓擠且研磨半導體晶圓的第二表面可形成凸肋狀部位，所以不用追加製造步驟，且於分割步驟中可於半導體晶圓形成作為對準標記的凸肋狀部位。
於本發明的一實施例中，在分割步驟中，於半導體晶圓的第一表面上貼著第一膠帶的狀態下，個別分割半導體晶圓。
因此，由於無需從半導體晶圓剝離第一膠帶，故可防止於剝離步驟中使半導體晶圓破損等情況發生，亦可緩和於搬運時半導體晶圓的反撬。
於本發明的一實施例中，在分割步驟中，於第一膠帶貼著第一膠帶的狀態下，個別分離半導體晶圓。
因此，由於無需先進行分割步驟再從半導體晶圓剝離第一膠帶，故可防止因剝離而導致半導體晶圓變形或破損情況發生。
10‧‧‧半導體裝置
11‧‧‧半導體基板
12‧‧‧氧化膜
13‧‧‧導電圖案
14‧‧‧鈍化層
15‧‧‧開口部
16‧‧‧周緣突出部
17‧‧‧第一表面
18‧‧‧第二表面
19‧‧‧背墊金屬
20‧‧‧擴散區域
21‧‧‧樹脂膜
22‧‧‧封裝基板
23‧‧‧導電路
24‧‧‧導電性黏著劑
25‧‧‧凹狀區域
30‧‧‧半導體晶圓
31‧‧‧半導體基板
32‧‧‧半導體裝置部
33‧‧‧導電圖案
34‧‧‧擴散區域
35‧‧‧研磨機
36‧‧‧背面研磨膠帶
37‧‧‧凸肋狀部位
38‧‧‧切割膠帶
39‧‧‧切割刀
40‧‧‧背墊金屬
41‧‧‧第一表面
42‧‧‧第二表面
43‧‧‧環狀厚壁部
44‧‧‧切割道
100‧‧‧半導體晶圓
101‧‧‧導電圖案
102‧‧‧背面研磨膠帶
103‧‧‧切割膠帶
104‧‧‧切割刀
圖1A及圖1B繪示本發明的一實施例中之半導體裝置圖，其中圖1A為半導體裝置的剖面圖，圖1B為封裝有半導體裝置之構造的剖面圖。
圖2A及圖2B繪示本發明的另一實施例中之半導體裝置圖，其中圖2A為半 導體裝置的剖面圖，圖2B為封裝有半導體裝置之構造的剖面圖。
圖3A及圖3B繪示本發明的另一實施例中之半導體裝置製造方法的示意圖，其中圖3A為半導體晶圓的平面圖，圖3B為其剖面圖。
圖4A及圖4B繪示本發明的另一實施例中之半導體裝置製造方法的示意圖，其中圖4A及圖4B為研磨半導體晶圓步驟的剖面圖。
圖5A至圖5C繪示本發明的另一實施例中之半導體裝置製造方法的示意圖，其中圖5A及圖5B為背面研磨(Back grind)步驟的剖面圖，圖5C為半導體晶圓的平面圖。
圖6繪示本發明的另一實施例中之半導體裝置製造方法的剖面圖。
圖7A及圖7B繪示本發明的另一實施例中之半導體裝置製造方法的示意圖，其中圖7A及圖7B為剖面圖。
圖8A至圖8C繪示習知技術的半導體裝置製造方法的示意圖，其中圖8A至圖8C均為剖面圖。
以下，乃依據圖面詳細說明本發明的不同實施例中之半導體裝置10、半導體晶圓30以及半導體裝置10的製造方法。又，於以下說明，對相同的構件原則上使用相同符號，省略重複的說明。
請參照圖1A，半導體裝置10是一種稱之為Wafer Level Package(WLP)的小型半導體裝置。半導體裝置10具有由例如矽的半導體材料所構成的半導體基板11。半導體基板11具有厚度L1，且厚度L1的範圍例如是50μm~200μm。 半導體基板11具有作為下表面的第一表面17與作為上表面的第二表面18。若由紙面上方看過去，半導體基板11呈現四邊形。另外，於半導體基板11的第一表面17附近形成擴散區域20，用以構成電晶體或二極體等半導體元件。
半導體基板11的第一表面17是以例如由二氧化矽(SiO2)所構成的氧化膜12所覆蓋。另外，於半導體基板11的第一表面17上形成有與擴散區域20電性連接的導電圖案13。半導體基板11的第一表面17與導電圖案13是以鈍化層14(Passivation)所覆蓋。鈍化層14可採用由氮化矽(Si3N4)所構成的硬鈍化層，或由聚酰亞胺(Polyimide)等樹脂絕緣膜所構成的鈍化層。鈍化層14是以例如由聚酰亞胺所構成的樹脂膜21所覆蓋。
另外，於半導體基板11的外圍邊緣部形成有去除氧化膜12、鈍化層14與樹脂膜21的凹狀區域25。如後所述，凹狀區域25是透過在半導體晶圓30上形成切割道(Scribe line)的方式構成。於凹狀區域25中，於樹脂膜21等與半導體基板11的下面所形成的段差的厚度L10，例如為13μm。
利用將鈍化層14部分地開口而形成開口部15，從開口部15露出導電圖案13的一部分。經由導電圖案13的露出部分而讓半導體裝置10與外部電性連接。
於此實施形態的半導體裝置10上，將半導體基板11的第二表面18的外圍邊緣部往上方部分地突出而形成周緣突出部16。周緣突出部16，於從上方見之且呈現四邊形的半導體基板11的外圍邊緣部，形成略為框狀。外圍邊緣部 16，從其他部分之第二表面18往上方突出之高度L2，例如為5μm~10μm。
請參照圖1B，圖1B繪示封裝具有上述構造之半導體裝置10。於此，雖舉出於封裝基板22上面所形成之導電路徑23，封裝有半導體裝置10情況之範例作為半導體裝置10之封裝形態，但是也可封裝於導線架(Lead frame)等作為封裝形態。
於此，半導體裝置10是以第一表面17為上表面而讓第二表面18作為下表面而封裝於封裝基板22的導電路徑23。另外，半導體裝置10的第二表面18是透過導電性黏著劑24固定黏著於導電路徑23之上。導電性黏著劑24可以是例如銲錫或銀膏(Silver Paste)等導電膏。另外，露出於半導體裝置10上的導電圖案13是經由例如連接用導線架(未圖示)等而與外部電性連接。
於此實施例中，如上所述，於半導體裝置10的半導體基板11的外圍邊緣部形成有周緣突出部16。周緣突出部16的具體形狀，例如朝向周圍而往上方傾斜且朝上方呈現出凸狀的彎曲形狀。因此，於半導體裝置10的外圍邊緣部中，雖是讓導電性黏著劑24熔接於半導體裝置10的構造，但藉由周緣突出部16之補強加上導電性黏著劑24，即可提高半導體裝置10封裝於封裝基板22的接合強度。
另外，在將半導體裝置10封裝於封裝基板22時，於封裝基板22的導電路徑23上塗佈有液狀或半固體形狀的導電性黏著劑24，將半導體裝置10置於導電 性黏著劑24上並固化導電性黏著劑24。於此實施例中，於半導體裝置10的外圍邊緣部上，往下突出的周緣突出部16與導電性黏著劑24的外圍邊緣部接觸。由此可知，可讓液狀或半固體形狀的導電性黏著劑24支撐為包圍半導體裝置10的周緣突出部16的周圍，進而防止讓導電性黏著劑24過度地往周圍流出。
請參照圖2A及圖2B，圖2A及圖2B繪示另一實施例中之半導體裝置10的構造。如圖2A及圖2B所示之半導體裝置10的構造基本上與圖1所說明相同，差異處就是具有背墊金屬19。圖2A繪示另一實施例中之半導體裝置10的剖面圖，圖2B繪示封裝有半導體裝置10之構造的剖面圖。
請參照圖2A，以背墊金屬19覆蓋半導體基板11的第二表面18。背墊金屬19可由例如金、銀、銅或此等之合金或是層積體所構成，讓也包含有周緣突出部16的第二表面18整面覆蓋。背墊金屬19的厚度範圍例如為1μm~50μm。利用以背墊金屬19電性連接擴散區域20可降低電阻值。
請參照圖2B，半導體基板11的第二表面18形成有背墊金屬19，利用熔接導電性黏著劑24將半導體裝置10封裝於封裝基板22的導電路徑23。相較於矽等之半導體材料，由於背墊金屬19相對於銲錫等導電性黏著劑24的潤濕性較佳，所以可提高使用導電性黏著劑24的半導體裝置10的封裝強度。
請參照圖3A至圖7B，圖3A至圖7B分別繪示具有上述構造的半導體裝置10 的製造方法。此實施例中之半導體裝置製造方法包括；準備半導體晶圓30的預備步驟，去除半導體晶圓30厚度部分的去除步驟，以及分割半導體晶圓30的分割步驟。以下將詳述此等步驟。
請參照圖3A及圖3B，圖3A及圖3B繪示於本步驟所準備的半導體晶圓30。圖3A繪示半導體晶圓30的平面圖，圖3B繪示半導體晶圓30的剖面圖。
請參照圖3A，半導體晶圓30呈現圓盤狀，且以矩陣狀形成有複數個半導體裝置部32，例如由複數個擴散區域所構成的電晶體。
請參照圖3B，半導體晶圓30具有由矽等半導體材料所構成的半導體基板31。研磨加工前的半導體基板31的厚度，例如大約為600μm。半導體晶圓30具有朝上的第一表面41與朝下的第二表面42。於各半導體裝置部32中，於第一表面41附近形成有擴散區域34。與擴散區域34電性連接的導電圖案33形成於第一表面41上。另外，如圖1A說明所述，導電圖案33是被樹脂膜21等所覆蓋。再者，於各半導體裝置部32之間形成有格子狀的切割道44，於切割道44上去除圖1所示的氧化膜12、鈍化層14及氧化膜12。
請參照圖4A至圖5C，圖4A至圖5C繪示減少半導體晶圓30的基板厚度的背面研磨步驟。
請參照圖4A，首先，讓半導體晶圓30的第二表面42貼於背面研磨膠帶36 (第一膠帶)。於本實施形態上，若讓半導體晶圓30進行研磨加工，背面研磨膠帶(Back grinding tape)36具有可讓部分的半導體晶圓30彎曲的硬度。具體而言，背面研磨膠帶36於進行背面研磨時會經由半導體晶圓30而讓研磨機35所提供的下壓力產生作用。此時，即使下壓力產生作用，依據於半導體晶圓30之下面藉由導電圖案33所形成的凹凸形狀，不會讓背面研磨膠帶36的上面有大幅度變形。因此，於未形成有導電圖案33的部分上，於半導體晶圓30的第一表面41與背面研磨膠帶36的上面之間會形成有間隙。
因此，若利用背面研磨讓半導體晶圓30之厚度變薄為約100μm，藉由讓研磨機35將下壓力施加到半導體晶圓30，於形成有上述間隙之處即能夠讓半導體晶圓30的第一表面41往下彎曲，可參照圖5所述。
請參照圖4B，其次，使用研磨裝置之研磨機35對半導體晶圓30進行研磨加工。具體而言，從第二表面42且以研磨機35對形成構成上述之各半導體裝置部32的擴散區域34之部分的半導體晶圓30進行研磨。於此步驟中，半導體晶圓30的外圍邊緣部，由於不進行研磨加工，所以半導體晶圓30的外圍邊緣部分會形成比中心部分更厚的環狀厚壁部43，以確保整個半導體晶圓30的剛性，且於半導體裝置之製造步驟中，易於進行半導體晶圓30之操作，進而防止半導體晶圓30的翹曲現象。藉由本步驟的研磨作業，讓半導體晶圓30之中心部分的厚度例如為50μm~100μm。
請參照圖5A，於此步驟中，以高速旋轉的研磨機35從第二表面42側對半 導體晶圓30進行研磨加工，讓半導體晶圓30的厚度縮小到例如小於或等於100μm。此時，相對於半導體晶圓30，研磨機35往下方施加下壓力。另外，於貼至背面研磨膠帶36上的半導體晶圓30的第一表面41上形成厚度例如為約3μm之導電圖案33。再者，導電圖案33是被厚度約10μm的樹脂膜21所覆蓋。另外，於各半導體裝置部32之間形成已去除樹脂膜21等的切割道44。因此，半導體晶圓30的第一表面41能夠呈現與導電圖案33及樹脂膜21等的厚度相對應的凹凸形狀。該凹凸形狀的段差長度例如約為13μm。另外，如上所述，背面研磨膠帶36採用具有能支撐半導體晶圓30之足夠硬度的材料。
由此可知，透過研磨機35對半導體晶圓30的第二表面42進行研磨而讓半導體晶圓30薄型化，於背面研磨膠帶36上會因為與呈現凹凸形狀的半導體晶圓30的第一表面41接觸，而使部分的半導體晶圓30產生變形。因此，在未形成導電圖案33之各半導體裝置部32之間，能夠讓半導體晶圓30於紙面上往下方彎曲成凸狀。
請參照圖5B，如上所述，利用背面研磨充分地讓半導體晶圓30變薄，於背面研磨步驟中，如上所述，讓半導體晶圓30彎曲且於各半導體裝置部32之間形成凸肋狀部位37。換言之，於半導體晶圓30的第二表面42上，轉印用來表示半導體裝置部32的配置構造的裝置圖案(Device pattern)。舉例而言，凸肋狀部位37可以是以彎曲狀往上方使半導體晶圓30的第二表面42隆起的部位；凸肋狀部位37往上方突出之高度可大於5μm而小於10μm。另外，半導體晶圓30之第一表面41呈現平坦狀或略為平坦狀。
請參照圖5C，由於上述凸肋狀部位37形成於各半導體裝置部32之間，故整體上形成為格子狀。於本步驟中形成於半導體晶圓30的第二表面42的凸肋狀部位37，於後段的切割步驟中被用來作為對準標記。再者，於進行切割時，凸肋狀部位37也可用來緩和作用於半導體晶圓30的應力。於此，凸肋狀部位37是以直線狀且形成於半導體晶圓30的中心部附近，未到達半導體晶圓30的外圍邊緣部。
請參照圖6，其次，利用切割半導體晶圓30來個別分離各半導體裝置部32。於此步驟中，不須從背面研磨膠帶36剝離半導體晶圓30，於背面研磨膠帶36下面黏貼有切割膠帶38(第二膠帶)。於此狀態下，使用切割刀39切割半導體晶圓30。另外，於進行切割前，先去除形成於半導體晶圓30的外圍邊緣部的環狀厚壁部43(如圖4B所示)。
於此步驟中，透過形成於半導體晶圓30的第二表面42的凸肋狀部位37來讓半導體晶圓30與切割刀39對齊。具體而言，以照相機等拍照裝置對形成於半導體晶圓30的第二表面42的凸肋狀部位37進行拍照，並利用影像處理拍攝到的畫面來計算出凸肋狀部位37的位置。
其次，利用調整切割裝置的切割刀39與半導體晶圓30的位置，使凸肋狀部位37的橫向中央部與切割刀39的橫向中央部一致。其次，使以高速旋轉的切割刀39下降，利用沿著凸肋狀部位37且以直線狀讓切割刀39移動，切割半導 體晶圓30。該切割步驟是對圖5C所示的各凸肋狀部位37進行。也就是說，沿著凸肋狀部位37將半導體晶圓30切割成格子狀。利用此一作法可讓半導體晶圓30以凸肋狀部位37作為邊界而能將各半導體裝置部32個別化。再者，可使用一般所用的拾取裝置對從背面研磨膠帶36剝離的各半導體裝置部32進行搬運。藉此形成圖1A所示的周緣突出部。
於此步驟中，不須從背面研磨膠帶36剝離半導體晶圓30，透過背面研磨膠帶36讓半導體晶圓30貼著切割膠帶38。詳言之，於半導體晶圓30的第一表面41貼著背面研磨膠帶36，於背面研磨膠帶36下面貼著切割膠帶38。
因此，於此實施例中，在進行切割步驟時，由於可省去從半導體晶圓30剝離背面研磨膠帶36的步驟，故可防止在剝離背面研磨膠帶36時導致較薄的半導體晶圓30破損之情事發生。
再者，本實施例採用以切割刀39而切割形成較厚之凸肋狀部位37進行切割半導體晶圓30，故可緩和於分割時切割刀39對半導體晶圓30所給予之應力。因此，可抑制切割時讓半導體晶圓30破損。
再者，請參照圖5A，此實施例採用廉價的背面研磨膠帶36進行背面研磨，且剝離背面研磨膠帶36係用於具有大於或等於100μm厚度的半導體晶圓。因此，由於未使用凹凸的特殊背面研磨膠帶，故可降低製造成本。
請參照圖7A及圖7B，圖7A及圖7B繪示切割半導體晶圓30之其他步驟的示意圖。其中圖7A及圖7B為切割步驟的剖面圖。
請參照圖7A，於半導體晶圓30的第二表面42上形成有例如由鋁等金屬膜所構成的背墊金屬40。於完成上述的研磨步驟後，可藉由例如電鍍法於半導體晶圓30的第二表面42上成膜而形成背墊金屬40。背墊金屬40覆蓋於包含有凸肋狀部位37的半導體晶圓30的第二表面42上。背墊金屬40可具有降低電阻值的功能，例如將背墊金屬40電性連接各半導體裝置部32的電晶體的擴散區域34。
請參照圖7B，以凸肋狀部位37作為對準標記而讓半導體晶圓30與切割刀39對準之後，再以切割刀39切割半導體晶圓30。此步驟中之切割與圖6說明所述相同。
藉由上述步驟，可於第二表面42上將背墊金屬40所成膜的多個半導體裝置部32彼此分離。
以上，雖說明本發明之不同實施例，但是本發明並非限定於此，只要不脫離本發明的宗旨範圍內皆可進行變更。
於上述的不同實施例中，雖採用所謂TAIKO製程作為半導體裝置的製造方法，但根據圖4B可知：於半導體晶圓30的周圍，相對未形成環狀厚壁部 43之普通的半導體裝置的製造方法，亦可適用於上述實施例。
再者，於上述實施例中，雖是以切割刀39為例進行切割，但也可採用鐳射切割等其他切割方法，並不以此為限。

Claims (9)

  1. 一種半導體裝置，包括：一半導體基板，其具有一第一表面和與該第一表面對向的一第二表面，且於其內部形成有一擴散區域；一導電圖案，形成於該第一表面且與該擴散區域電性連接；以及一周緣突出部，形成於該第二表面之一外圍邊緣部且往厚度方向外側突出。
  2. 如申請專利範圍第1項所述之半導體裝置，其中形成有該周緣突出部的該第二表面被一背墊金屬(Back metal)所覆蓋。
  3. 一種半導體晶圓，包括：一半導體基板，以矩陣狀排列有複數個半導體裝置部；一第一表面，配設有與形成於該半導體裝置部的該擴散區域連接的導電圖案；一第二表面，與該第一表面對向；以及一凸肋狀部位，為對應於該複數個半導體裝置部之間的區域的該第二表面往厚度方向外側突出之部位，且其整體上形成為格子狀。
  4. 如申請專利範圍第3項所述之半導體晶圓，其中形成有該凸肋狀部位的該第二表面被一背墊金屬所覆蓋。
  5. 一種半導體裝置製造方法，包括：準備半導體晶圓之預備步驟，包括：於一半導體基板以矩陣狀排列有複數個半導體裝置部；於一第一表面配設有與形成於該半導體裝置部之擴散區域連接之導電圖案；以及 提供與該第一表面對向之一第二表面；去除步驟，從該第二表面側去除形成有該半導體裝置部之區域的該半導體晶圓之該厚度部分；以及分割步驟，將該半導體晶圓分割成各該半導體裝置部，在該去除步驟中，於該半導體裝置部彼此間相對應之部分的該第二表面上形成有一往厚度方向外側突出之凸肋狀部位，在該分割步驟中，沿著該凸肋狀部位分割該半導體晶圓。
  6. 如申請專利範圍第5項所述之半導體裝置製造方法，其中於該去除步驟中，保留該半導體晶圓之外圍邊緣部之厚度。
  7. 如申請專利範圍第5或6項所述之半導體裝置製造方法，其中在該去除步驟中，在讓該半導體晶圓之該第一表面貼著一第一膠帶之狀態下，以研磨機(grinder)壓擠且研磨該半導體晶圓之該第二表面，藉由使該半導體裝置部彼此間之部分的該半導體晶圓往該第一表面側變形，於與該半導體裝置部彼此間相對應之部分的該第二表面上形成該凸肋狀部位。
  8. 如申請專利範圍第7項所述之半導體裝置製造方法，其中在該分割步驟中，於該半導體晶圓之該第一表面上貼著該第一膠帶之狀態下，個別分割該半導體晶圓。
  9. 如申請專利範圍第8項所述之半導體裝置製造方法，其中在該分割步驟中，於該第一膠帶貼著一第二膠帶之狀態下，個別分離該半導體晶圓。
TW107111686A 2017-04-13 2018-04-02 半導體裝置、半導體晶圓及半導體裝置製造方法 TW201838020A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017079523A JP2018182060A (ja) 2017-04-13 2017-04-13 半導体装置、半導体ウェハ、および半導体装置の製造方法
JP2017-079523 2017-04-13

Publications (1)

Publication Number Publication Date
TW201838020A true TW201838020A (zh) 2018-10-16

Family

ID=63790232

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107111686A TW201838020A (zh) 2017-04-13 2018-04-02 半導體裝置、半導體晶圓及半導體裝置製造方法

Country Status (4)

Country Link
US (1) US10438832B2 (zh)
JP (1) JP2018182060A (zh)
CN (1) CN108735799A (zh)
TW (1) TW201838020A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825731B2 (en) * 2019-01-25 2020-11-03 Semiconductor Components Industries, Llc Methods of aligning a semiconductor wafer for singulation
CN112635412A (zh) * 2020-12-21 2021-04-09 苏州日月新半导体有限公司 半导体结构及制造半导体结构的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4132936B2 (ja) * 2002-04-16 2008-08-13 富士通株式会社 半導体装置の製造方法
JP4992722B2 (ja) * 2005-12-14 2012-08-08 富士通セミコンダクター株式会社 半導体装置の製造方法
US20080242052A1 (en) 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
JP2009218520A (ja) * 2008-03-12 2009-09-24 Fujitsu Microelectronics Ltd 半導体装置とその製造方法
US8785296B2 (en) 2012-02-14 2014-07-22 Alpha & Omega Semiconductor, Inc. Packaging method with backside wafer dicing
US9196534B2 (en) 2013-02-24 2015-11-24 Alpha And Omega Semiconductor Incorporated Method for preparing semiconductor devices applied in flip chip technology

Also Published As

Publication number Publication date
US20180301366A1 (en) 2018-10-18
CN108735799A (zh) 2018-11-02
US10438832B2 (en) 2019-10-08
JP2018182060A (ja) 2018-11-15

Similar Documents

Publication Publication Date Title
JP4856328B2 (ja) 半導体装置の製造方法
TWI455215B (zh) 半導體封裝件及其之製造方法
JP4664150B2 (ja) 半導体装置の製造方法および半導体製造装置
US8546244B2 (en) Method of manufacturing semiconductor device
JP6317475B2 (ja) ウェーハレベルパッケージングのためのダイシング方法、およびウェーハレベルパッケージングに適応したダイシング構造を有する半導体チップ
JP2001127206A (ja) チップスケールパッケージの製造方法及びｉｃチップの製造方法
JP2002100588A (ja) 半導体装置の製造方法
JP2011243596A (ja) パッケージ部品の製造方法およびパッケージ部品
CN107808857B (zh) 芯片封装结构及其制造方法
JP2016192450A (ja) 半導体装置の製造方法
KR20140044879A (ko) 코팅 후 그라인딩 전 다이싱
JP4342832B2 (ja) 半導体装置およびその製造方法
US10490531B2 (en) Manufacturing method of semiconductor device and semiconductor device
TW201937674A (zh) 具有背金屬之半導體裝置及相關方法
TW201838020A (zh) 半導體裝置、半導體晶圓及半導體裝置製造方法
TW201030863A (en) Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film
KR20140018226A (ko) 사전 절단 웨이퍼가 도포된 언더필 필름
JP2005191508A (ja) 半導体装置およびその製造方法
US11145515B2 (en) Manufacturing method of semiconductor device with attached film
KR20140017544A (ko) 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름
JP2001060591A (ja) 半導体装置の製造方法
JP3803214B2 (ja) 半導体装置の製造方法
JP3727939B2 (ja) 半導体装置の製造方法
JP2005285824A (ja) 半導体チップの製造方法、および、半導体装置の製造方法
US20060137420A1 (en) Process applied to semiconductor