JP4856328B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4856328B2
JP4856328B2 JP2001214139A JP2001214139A JP4856328B2 JP 4856328 B2 JP4856328 B2 JP 4856328B2 JP 2001214139 A JP2001214139 A JP 2001214139A JP 2001214139 A JP2001214139 A JP 2001214139A JP 4856328 B2 JP4856328 B2 JP 4856328B2
Authority
JP
Japan
Prior art keywords
resin film
semiconductor substrate
forming
cut groove
protruding electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001214139A
Other languages
English (en)
Other versions
JP2003031524A (ja
Inventor
和孝 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2001214139A priority Critical patent/JP4856328B2/ja
Priority to US10/192,655 priority patent/US6818550B2/en
Publication of JP2003031524A publication Critical patent/JP2003031524A/ja
Priority to US10/938,533 priority patent/US7180194B2/en
Application granted granted Critical
Publication of JP4856328B2 publication Critical patent/JP4856328B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、薄型の半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体チップの薄型化のために、素子および配線などの形成が完了した半導体ウエハ（以下、単に「ウエハ」という。）の裏面側を研削する裏面研削工程が、従来から行われている。この裏面研削工程は、一般には、ウエハの表面に軟質性の保護フィルムを貼り付け、この保護フィルムを介してウエハを加圧してウエハの裏面を砥石に押し付け、その状態でウエハを回転させることによって行われてきた。
【０００３】
しかし、研削後の工程、たとえば、ウエハから個々のチップを切り出すための切り出し工程や、切り出されたチップをリードフレームにマウントする工程においては、ウエハやチップがロボットでハンドリングされる。したがって、過度に薄型化を追求すれば、ハンドリング時におけるウエハやチップの破損につながり、歩留まりが低下する。特に、ウエハが大口径化してきた今日では、裏面研削により薄型化されたウエハは、容易に破損してしまうおそれがある。
【０００４】
このような問題を解決するために、たとえば、特開平１１−１５００９０号公報には、ウエハの表面に突起電極群を形成した後に、このウエハ表面に樹脂膜を形成し、この樹脂膜を保護強化板として用いることが提案されている。この公開公報の半導体装置の製造方法では、樹脂膜の形成後にウエハの裏面研削が行われ、さらに、樹脂膜の表層部分がエッチングにより除去されることにより突起電極群の頂部が露出させられるようになっている。その後は、スクライブラインに沿って樹脂膜が除去され、さらに、保護膜としての窒化膜が突起電極を回避した領域に形成され、その後に、スクライブラインに沿ってウエハが切断されて、個々のチップが切り出されるようになっている。
【０００５】
この方法では裏面研削後のウエハは樹脂膜により強化されており、また、ウエハから切り出された個々のチップも樹脂膜により強化されている。これにより、ウエハおよびチップを、これらの破損を生じさせることなく良好にハンドリングできる。また、露出した突起電極の頂部を配線基板の電極パッドなどに接続することにより、このようなチップを実装することができるので、ワイヤボンディングなどを用いて外部端子を引き出す構成に比較して半導体装置を著しく薄型化できる。
【０００６】
【発明が解決しようとする課題】
しかし、上述の先行技術の製造方法では、ウエハ表面に樹脂膜を形成してから裏面研削を行うまでの間に、ウエハと樹脂膜との熱膨張／収縮率の相違に起因して、図４に誇張して示すように、ウエハに反りが生じるという問題がある。このような反りが生じたウエハを平坦な砥石で研削すると、ウエハの中心領域と周縁領域とで研削後のウエハの厚さに相違が生じるから、均一な厚さの半導体チップを得ることができなくなるばかりでなく、ウエハの周縁領域から切り出された半導体チップは所期の薄さまで薄型化されていないおそれがある。
【０００７】
そこで、この発明の目的は、上述の技術的課題を解決し、半導体基板の反りを防ぐことによって、半導体基板の裏面研削処理を良好に行うことができるようにし、これにより、薄型の半導体装置の製造を良好に行うことができる製造方法を提供することである。
【０００８】
【課題を解決するための手段および発明の効果】
上記の課題を解決するための請求項１記載の発明は、半導体基板の一方表面に、突起電極または配線のうち少なくとも一方を形成する工程と、前記半導体基板の前記一方表面に樹脂膜を形成する工程であって、前記突起電極または前記配線を埋没させるように前記樹脂膜を形成する工程を含む工程と、前記樹脂膜を形成する工程の後、前記突起電極または前記配線が前記樹脂膜に埋没された状態で、前記樹脂膜を貫通し前記半導体基板に達する切込み溝を形成する工程と、前記切込み溝を形成する工程の後、前記突起電極または前記配線が前記樹脂膜に埋没された状態で、前記切込み溝の底部と前記半導体基板の他方表面との間に前記半導体基板が残るように、前記半導体基板の前記他方表面を研磨または研削する研削工程と、前記研削工程の後、前記半導体基板を、前記切込み溝に沿って、前記切込み溝の幅より狭い幅の切りしろで切断する切断工程とを含むことを特徴とする、前記樹脂膜の側面が前記半導体基板の少なくとも１つの側面より後退している半導体装置の製造方法である。
請求項２記載の発明は、半導体基板の一方表面であって、突起電極または配線のうち少なくとも一方が形成された一方表面に、前記突起電極または前記配線を埋没させるように樹脂膜を形成する工程と、前記樹脂膜を形成する工程の後、前記突起電極または前記配線が前記樹脂膜に埋没された状態で、前記樹脂膜を貫通し前記半導体基板に達する切込み溝を形成する工程と、前記切込み溝を形成する工程の後、前記突起電極または前記配線が前記樹脂膜に埋没された状態で、前記切込み溝の底部と前記半導体基板の他方表面との間に前記半導体基板が残るように、前記半導体基板の前記他方表面を研磨または研削する研削工程と、前記研削工程の後、前記半導体基板を、前記切込み溝に沿って、前記切込み溝の幅より狭い幅の切りしろで切断する切断工程とを含むことを特徴とする半導体装置の製造方法である。
【０００９】
樹脂膜の形成工程と切込み溝の形成工程とは、半導体基板（ウエハ）の反りが問題とならない程度の短時間の時間間隔で行われるか、または、樹脂膜が形成された半導体基板は、樹脂膜に切込み溝が形成されるまでの間、半導体基板と樹脂膜との熱膨張／収縮率の相違に起因して半導体基板に大きな反りが生じることがないように、温度管理された環境におかれることが好ましい。
これらの発明によれば、半導体基板の一方表面に形成された樹脂膜には切込み溝が形成されるため、半導体基板と樹脂膜との熱膨張／収縮の相違に起因する反りが生じない。これにより、半導体基板が平坦な状態で、半導体基板の裏面を均一に研削することができる。したがって、このような半導体装置の製造方法により、均一で所望の厚さに調整された半導体基板を得ることができる。すなわち、得られた半導体基板は、中心領域および周縁領域のいずれにおいても、均一に薄型化されているので、この半導体基板から半導体チップの個片を切り出すことにより、均一な厚さの薄型半導体チップを得ることができる。
【００１０】
半導体基板の面内でいかなる方向にも反りが起こらないようにするために、切込み溝の方向は、２方向以上（たとえば、請求項１０記載のように、直交する２方向）とすることが好ましい。
樹脂膜は、突起電極または配線の頂部を覆って形成されたものである。
また、樹脂膜の表面は平坦であることが好ましい。このような場合、研削時に半導体基板を樹脂膜が形成された側から均一に加圧することができる。研削後も半導体基板やチップの表面は樹脂膜により覆われて保護強化されているので、半導体基板やチップをハンドリングする際、これらが破損するおそれがない。
請求項３記載のように、突起電極または配線の頂部は、突起電極または配線を埋没させるように形成された樹脂膜の表層部を除去する工程を実施して、露出させることができる。この工程は、請求項４記載のように、エッチングなど化学的処理によるものであってもよく、研削など物理的処理によるものであってもよい。
【００１１】
研削などの物理的処理により突起電極または配線の頂部を露出させる場合、突起電極または配線の頂部と樹脂膜の表面とは面一となる。これにより、突起電極または配線の頂部を露出させる工程を実施した後、半導体基板の一方表面から均一に加圧して他方表面の研削工程を実施することができる。すなわち、このような半導体装置は、製造時に実施する工程の順序に自由度がある。
請求項５記載の発明は、半導体基板の一方表面に、突起電極を形成する工程と、前記突起電極を埋没させるように樹脂膜を形成する工程と、前記樹脂膜を形成する工程の後、前記突起電極が前記樹脂膜に埋没された状態で、前記樹脂膜を貫通し前記半導体基板に達する切込み溝を形成する工程と、前記切込み溝を形成する工程の後、前記突起電極が前記樹脂膜に埋没された状態で、前記切込み溝の底部と前記半導体基板の他方表面との間に前記半導体基板が残るように、前記半導体基板の前記他方表面を研磨または研削する研削工程と、前記研削工程の後、前記樹脂膜の表層部を除去して、前記突起電極の頂部を露出させる露出工程と、前記露出工程の後、前記半導体基板を、前記切込み溝に沿って、前記切込み溝の幅より狭い幅の切りしろで切断する切断工程とを含むことを特徴とする半導体装置の製造方法である。
請求項６記載の発明は、前記露出工程が、前記樹脂膜の表面をエッチングする工程を含むことを特徴とする請求項５に記載の製造方法である。
請求項７記載の発明は、前記樹脂膜を形成する工程が、前記半導体基板の前記一方表面に、液状の樹脂を塗布する工程と、前記液状の樹脂を硬化させる工程とを含むことを特徴とする請求項１および３ないし６のいずれか１項に記載の製造方法である。
請求項８記載の発明は、前記切込み溝を形成する工程が、第１のダイシングブレードを用いて前記切込み溝を形成する工程を含むことを特徴とする請求項１ないし７のいずれか１項に記載の製造方法である。
請求項９記載の発明は、前記切断工程が、第１のダイシングブレードより厚みの薄い第２のダイシングブレードを用いて、前記半導体基板を切断する工程を含むことを特徴とする請求項８に記載の製造方法である。
切込み溝は、半導体基板に達するものである。また、切込み溝は、半導体基板に形成された個々の半導体素子の境界を表すために形成されたスクライブラインに沿って形成することが好ましい。この場合、半導体基板と、この半導体基板の一方表面に形成された樹脂膜と、前記半導体基板の前記一方表面に形成された突起電極または配線の少なくとも一方とを含み、前記半導体基板および前記樹脂膜の切断面である側面のうち少なくとも一面が、２回以上に分けて切断されて得られた多段階切断面であることを特徴とする半導体装置が得られる。切込み溝の形成時に形成された切断面とスクライブ時に形成された切断面との境界には、段差部が形成される。
【００１２】
多段階（通常、２段階）切断面は、切込み溝の形成により樹脂膜と半導体基板の一部とが切断された後、スクライブにより半導体基板の残部が切断されて得られたものであってもよい。また、多段階切断面は、切込み溝の形成により樹脂膜の一部が切断された後、スクライブにより樹脂膜の残部および半導体基板が切断されて得られたものであってもよい。すなわち、多段階切断面の段差部は、樹脂膜の部分にあってもよく、半導体基板の部分にあってもよい。
【００１３】
切込み溝の数は、半導体基板にかかる応力が充分に低減される限り、任意に定めることができる。切込み溝をスクライブラインに沿って形成する場合、すべてのスクライブラインに沿って形成してもよく、たとえば、所定の複数本のスクライブラインに対して１本の割合で切込み溝を形成してもよい。直交する２方向それぞれについて、スクライブライン２本に１本の割合で切込み溝を形成した場合、得られた半導体チップの側面は、対向しない２面が多段階切断面となり、他の２面はスクライブ時に１回で切断された面となる。
【００１４】
すべてのスクライブラインに沿って切込み溝を形成した場合は、半導体チップのすべての側面は多段階切断面となる。スクライブライン３本以上に１本の割合で切込み溝を形成した場合、側面のうち１面のみが多段階切断面であるもの、側面のうち２面が多段階切断面であるものなど、複数種類の形態の半導体チップが得られる。
半導体基板から切り出された半導体チップは、突起電極または配線の露出した部分を、直接配線基板の電極パッドなどに接続することにより実装することができる。
【００１５】
【発明の実施の形態】
以下では、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の製造方法を工程順に示す図解的な断面図である。図１の半導体ウエハ１（以下、単に「ウエハ１」という。）は、種々の素子形成工程および配線工程などを経ていて、活性表層領域側の面である表面１ａは窒化膜などからなる保護膜（パッシベーション膜）で覆われている。そして、この保護膜からは、外部との電気接続のためのパッドが露出させられている。
【００１６】
このパッド上に、図１（ａ）に示すように、たとえば、金（Ａｕ）からなる複数の突起電極２が形成される。この突起電極２は、たとえば、電解めっきにより形成され、その保護膜表面からの高さは、たとえば、５０μｍ程度とされることが好ましい。突起電極２は、円柱状または四角柱状などの柱状のものであることが好ましい。その材料としては、金のほかにも、半田などを適用することができる。また、ウエハ１の表面１ａ上で個々の半導体素子の境界（図１に矢印Ａで示す位置）には、スクライブラインが形成される。
【００１７】
次に、このウエハ１の表面１ａに、樹脂膜３を形成する（図１（ｂ））。樹脂膜３は、スクリーン印刷法、スピンコーティング法、バーコーティング法等により液状の樹脂を塗布後、硬化させることにより得ることができる。樹脂の種類は、ポリイミドやエポキシなどとすることができる。硬化後の樹脂膜３（以下、単に「樹脂膜３」という。）は、突起電極２を埋没させることができる厚さで形成されていることが好ましい。具体的には、樹脂膜３の厚みは、１００μｍ程度とされることが好ましい。また、樹脂膜３の表面は、平坦であることが好ましい。
【００１８】
そして、樹脂膜３となる樹脂が機械加工できる程度に硬化すると、スクライブラインに沿って、樹脂膜３に切込み溝４を形成する（図１（ｃ））。切込み溝４は、ダイシングブレード（ダイシングソー）などを用いて、ウエハ１に達するように形成することができる。
図２は、切込み溝４が形成された樹脂膜３およびウエハ１を示す図解的な斜視図である。
【００１９】
切込み溝４は、直交する２方向に形成されており、等間隔に複数設けられている。これらの切込み溝４は、いずれもスクライブラインに沿って配置されている。
樹脂膜３の形成工程と切込み溝４の形成工程とは、ウエハ１に大きな反りが生じるほどの温度変化が生じないように相次いで行われることが好ましい。もしも、樹脂膜３の形成工程の後、相当の時間をおいて切込み溝４の形成工程を行う必要がある場合には、樹脂膜３の形成後のウエハ１は、樹脂膜３とウエハ１との熱膨張／収縮率の差に起因する反りが生じないように温度管理された環境におかれることが好ましい。
【００２０】
続いて、このような樹脂膜３が形成されたウエハ１の裏面１ｂを、たとえば、グラインダを用いて研削し、ウエハ１を所望の厚さに調整する（図１（ｄ））。樹脂膜３が突起電極２の頂部を覆って形成されたものであり、樹脂膜３の表面が平坦である場合、研削時にウエハ１を樹脂膜３が形成された側から均一に加圧することができる。
その後、樹脂膜３の表面をエッチングすることにより、突起電極２の頂部を露出させる（図１（ｅ））。最後に、ウエハ１および樹脂膜３を切込み溝４（スクライブラインが形成されていた位置）に沿って、ダイシングブレードでダイシングし、図３に斜視図を示す個々の半導体チップ５に分離する（図１（ｆ））。この際に用いられるダイシングブレードは、切込み溝４を形成する際に用いたダイシングブレードより厚みの薄いものを用いることができる。
【００２１】
以上のように、この実施形態によれば、ウエハ１の表面１ａに形成された樹脂膜３には切込み溝４が形成されるため、ウエハ１と樹脂膜３との熱膨張／収縮の相違に起因して生ずる反りが生じない。そのため、研削工程（図１（ｄ））を行う際、ウエハ１は平坦であるので、ウエハ１の裏面１ｂの研削を、ウエハ１の各部で均一に行うことができる。これにより、切り出し工程（図１（ｆ））を経てダイシングされた複数個の半導体チップ５は、均一な厚さを有することができる。
【００２２】
また、研削工程では、ウエハ１の表面１ａに形成された樹脂膜３によりウエハ１の全体が補強されている。したがって、ウエハ１の破損を生じることなく、ウエハ１の研削を良好に行えるから、ウエハ１の薄膜化を有利に行える。
また、切り出し工程におけるウエハ１のハンドリングの際や、ダイシングブレードによりウエハ１を切断する際にも、樹脂膜３がウエハ１を補強しているから、ウエハ１や半導体チップ５の破損が生じるおそれがない。したがって、ウエハ１を所望の厚さに薄型化することができ、これにより、半導体チップ５の薄型化に貢献することができる。
【００２３】
そして、図３に示す半導体チップ５の最終形態においては、側面は２段階切断面６となっている。すなわち、２段階切断面６は、切込み溝４形成時（図１（ｃ））に樹脂膜３およびウエハ１の一部を含む部分が切断されて得られた面６ａと、ダイシング時（図１（ｆ））にウエハ１の残部が切断されて得られた面６ｂとを含んでいる。面６ａと面６ｂとの境界には、段差部７が形成されている。
また、樹脂膜３はウエハ１の表面１ａ（活性表面）を保護しており、かつ、この樹脂膜３から突起電極２が露出しているので、この半導体チップ５のさらなるパッケージングは不要である。したがって、極めて薄型化された半導体パッケージを得ることができる。このような半導体パッケージ（半導体チップ５）は、露出した突起電極２を配線基板に形成された電極パッドなどに対向（フェイスダウン）させて実装することができる。
【００２４】
なお、樹脂膜３の硬化時の収縮により、ウエハ１に反りが生じる場合は、たとえば、チャックを用いてウエハ１を保持し、ウエハ１を平坦に保ったまま、樹脂膜３の形成（液状樹脂の塗布および硬化）と切込み溝４の形成とを行えばよい。
切込み溝４の数は、ウエハ１にかかる応力が充分に低減される限り、任意に定めることができる。上記の実施形態においては、切込み溝４は、すべてのスクライブラインに沿って形成されているが、たとえば、所定の複数本のスクライブラインに対して１本の割合で切込み溝を形成することができる。
【００２５】
直交する２方向それぞれについて、スクライブライン２本に１本の割合で切込み溝４を形成した場合、得られた半導体チップ５の側面は、対向しない２面が多段階（通常、２段階）切断面となり、他の２面がスクライブ時に１回で切断された面となる。スクライブライン３本以上に１本の割合で切込み溝４を形成した場合、側面のうち１面のみが多段階切断面であるもの、側面のうち２面が多段階切断面であるものなど、複数種類の形態の半導体チップが得られる。
【００２６】
以上の実施形態においては、切込み溝４はウエハ１に達するように形成されている。切込み溝４が樹脂膜３の膜厚内の深さで形成されていると、段差部７はウエハ１の部分ではなく、樹脂膜３の部分に形成される。この場合でも、樹脂膜３とウエハ１との熱膨張／収縮率の差に起因した応力は緩和され、ウエハ１に反りが生じることを防ぐことができる。
樹脂膜３を除去して突起電極２の頂部を露出させる工程は、研削など物理的な処理によるものであってもよい。この場合、樹脂膜３の表面と露出された突起電極２の頂部とは、面一になる。このため、先に樹脂膜３を除去（研削）して突起電極２の頂面を露出させる工程を実施した場合でも、その後に、ウエハ１を樹脂膜３を形成した側から均一に加圧して、研削工程（図１（ｄ））を実施することができる。すなわち、このような半導体装置の製造方法は、製造時に実施する工程の順序に自由度がある。
【００２７】
以上の実施形態は、半導体基板１の一方表面に、配線を形成した後、突起電極２を形成した場合を示しているが、配線または突起電極の一方のみを形成して、外部接続用としてもよい。突起電極２を形成しなかった場合でも、配線の一部を樹脂膜３から露出させて、配線基板の電極パッドなどに接続することができる。
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る半導体装置の製造方法を工程順に示す図解的な断面図である。
【図２】切込み溝が形成された樹脂膜および半導体基板を示す図解的な斜視図である。
【図３】前記製造方法により製造された半導体チップの図解的な斜視図である。
【図４】ウエハの一方表面に樹脂膜を形成した場合に生じる反りの問題を説明するための図解図である。
【符号の説明】
１ ウエハ
２ 突起電極
３ 樹脂膜
４ 切込み溝
５ 半導体チップ
６ ２段階切断面
７ 段差部

Claims (10)

  1. 半導体基板の一方表面に、突起電極または配線のうち少なくとも一方を形成する工程と、
    前記半導体基板の前記一方表面に樹脂膜を形成する工程であって、前記突起電極または前記配線を埋没させるように前記樹脂膜を形成する工程を含む工程と、
    前記樹脂膜を形成する工程の後、前記突起電極または前記配線が前記樹脂膜に埋没された状態で、前記樹脂膜を貫通し前記半導体基板に達する切込み溝を形成する工程と、
    前記切込み溝を形成する工程の後、前記突起電極または前記配線が前記樹脂膜に埋没された状態で、前記切込み溝の底部と前記半導体基板の他方表面との間に前記半導体基板が残るように、前記半導体基板の前記他方表面を研磨または研削する研削工程と、
    前記研削工程の後、前記半導体基板を、前記切込み溝に沿って、前記切込み溝の幅より狭い幅の切りしろで切断する切断工程とを含むことを特徴とする、前記樹脂膜の側面が前記半導体基板の少なくとも１つの側面より後退している半導体装置の製造方法。
  2. 半導体基板の一方表面であって、突起電極または配線のうち少なくとも一方が形成された一方表面に、前記突起電極または前記配線を埋没させるように樹脂膜を形成する工程と、
    前記樹脂膜を形成する工程の後、前記突起電極または前記配線が前記樹脂膜に埋没された状態で、前記樹脂膜を貫通し前記半導体基板に達する切込み溝を形成する工程と、
    前記切込み溝を形成する工程の後、前記突起電極または前記配線が前記樹脂膜に埋没された状態で、前記切込み溝の底部と前記半導体基板の他方表面との間に前記半導体基板が残るように、前記半導体基板の前記他方表面を研磨または研削する研削工程と、
    前記研削工程の後、前記半導体基板を、前記切込み溝に沿って、前記切込み溝の幅より狭い幅の切りしろで切断する切断工程とを含むことを特徴とする半導体装置の製造方法。
  3. 前記突起電極または前記配線を埋没させるように形成された前記樹脂膜の表層部を除去して、前記突起電極または前記配線の頂部を露出させる工程をさらに含むことを特徴とする請求項１に記載の製造方法。
  4. 前記突起電極または前記配線の頂部を露出させる工程が、前記樹脂膜の表面をエッチングする工程を含むことを特徴とする請求項３に記載の製造方法。
  5. 半導体基板の一方表面に、突起電極を形成する工程と、
    前記突起電極を埋没させるように樹脂膜を形成する工程と、
    前記樹脂膜を形成する工程の後、前記突起電極が前記樹脂膜に埋没された状態で、前記樹脂膜を貫通し前記半導体基板に達する切込み溝を形成する工程と、
    前記切込み溝を形成する工程の後、前記突起電極が前記樹脂膜に埋没された状態で、前記切込み溝の底部と前記半導体基板の他方表面との間に前記半導体基板が残るように、前記半導体基板の前記他方表面を研磨または研削する研削工程と、
    前記研削工程の後、前記樹脂膜の表層部を除去して、前記突起電極の頂部を露出させる露出工程と、
    前記露出工程の後、前記半導体基板を、前記切込み溝に沿って、前記切込み溝の幅より狭い幅の切りしろで切断する切断工程とを含むことを特徴とする半導体装置の製造方法。
  6. 前記露出工程が、前記樹脂膜の表面をエッチングする工程を含むことを特徴とする請求項５に記載の製造方法。
  7. 前記樹脂膜を形成する工程が、
    前記半導体基板の前記一方表面に、液状の樹脂を塗布する工程と、
    前記液状の樹脂を硬化させる工程とを含むことを特徴とする請求項１および３ないし６のいずれか１項に記載の製造方法。
  8. 前記切込み溝を形成する工程が、第１のダイシングブレードを用いて前記切込み溝を形成する工程を含むことを特徴とする請求項１ないし７のいずれか１項に記載の製造方法。
  9. 前記切断工程が、前記第１のダイシングブレードより厚みの薄い第２のダイシングブレードを用いて、前記半導体基板を切断する工程を含むことを特徴とする請求項８に記載の製造方法。
  10. 前記切込み溝を形成する工程が、直交する２方向に前記切込み溝を形成する工程を含むことを特徴とする請求項１ないし９のいずれか１項に記載の製造方法。
JP2001214139A 2001-07-13 2001-07-13 半導体装置の製造方法 Expired - Lifetime JP4856328B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001214139A JP4856328B2 (ja) 2001-07-13 2001-07-13 半導体装置の製造方法
US10/192,655 US6818550B2 (en) 2001-07-13 2002-07-11 Method of cutting a wafer into individual chips
US10/938,533 US7180194B2 (en) 2001-07-13 2004-09-13 Semiconductor device with multi-staged cut side surfaces

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001214139A JP4856328B2 (ja) 2001-07-13 2001-07-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003031524A JP2003031524A (ja) 2003-01-31
JP4856328B2 true JP4856328B2 (ja) 2012-01-18

Family

ID=19049007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001214139A Expired - Lifetime JP4856328B2 (ja) 2001-07-13 2001-07-13 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US6818550B2 (ja)
JP (1) JP4856328B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6352881B1 (en) 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
JP3573048B2 (ja) * 2000-02-14 2004-10-06 松下電器産業株式会社 半導体装置の製造方法
JP2003100666A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置の製造方法
JP2003224087A (ja) * 2002-01-28 2003-08-08 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
US7423337B1 (en) 2002-08-19 2008-09-09 National Semiconductor Corporation Integrated circuit device package having a support coating for improved reliability during temperature cycling
US7301222B1 (en) 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
US7547975B2 (en) * 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
US7265032B2 (en) * 2003-09-30 2007-09-04 Intel Corporation Protective layer during scribing
US6974726B2 (en) * 2003-12-30 2005-12-13 Intel Corporation Silicon wafer with soluble protective coating
JP4885426B2 (ja) * 2004-03-12 2012-02-29 ルネサスエレクトロニクス株式会社 半導体記憶装置、半導体装置及びその製造方法
US7282375B1 (en) 2004-04-14 2007-10-16 National Semiconductor Corporation Wafer level package design that facilitates trimming and testing
TW200618705A (en) * 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
JP4544143B2 (ja) * 2005-06-17 2010-09-15 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、回路基板及び電子機器
US20060289966A1 (en) * 2005-06-22 2006-12-28 Dani Ashay A Silicon wafer with non-soluble protective coating
JP4535002B2 (ja) * 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
US20080132036A1 (en) * 2006-12-04 2008-06-05 Chiu Chung Yang Method for subdividing wafer into LEDs
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
US7892962B2 (en) * 2007-09-05 2011-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Nail-shaped pillar for wafer-level chip-scale packaging
JP2009088254A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
CN101683006B (zh) * 2008-03-27 2012-04-18 揖斐电株式会社 电子部件内置线路板及其制造方法
JP5081037B2 (ja) * 2008-03-31 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置
US7972904B2 (en) * 2009-04-14 2011-07-05 Powertech Technology Inc. Wafer level packaging method
JP5465042B2 (ja) * 2010-03-01 2014-04-09 株式会社ディスコ パッケージ基板の加工方法
JP2012069747A (ja) * 2010-09-24 2012-04-05 Teramikros Inc 半導体装置およびその製造方法
JP5779876B2 (ja) * 2010-12-21 2015-09-16 凸版印刷株式会社 素子搭載基板の製造方法
JP5730240B2 (ja) * 2011-04-25 2015-06-03 信越ポリマー株式会社 静電容量センサシートの製造方法及び静電容量センサシート
US8748297B2 (en) 2012-04-20 2014-06-10 Infineon Technologies Ag Methods of forming semiconductor devices by singulating a substrate by removing a dummy fill material
JP5960532B2 (ja) * 2012-07-25 2016-08-02 株式会社ディスコ パッケージ基板の加工方法
CN103871837B (zh) * 2012-12-18 2016-08-17 上海华虹宏力半导体制造有限公司 改善晶圆翘曲度的方法
US9728469B2 (en) * 2013-03-12 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming a stress-relieved film stack by applying cutting patterns
JP2014225598A (ja) * 2013-05-17 2014-12-04 富士通株式会社 半導体装置の製造方法及び半導体装置
US9406564B2 (en) 2013-11-21 2016-08-02 Infineon Technologies Ag Singulation through a masking structure surrounding expitaxial regions
US11239138B2 (en) * 2014-06-27 2022-02-01 Taiwan Semiconductor Manufacturing Company Methods of packaging semiconductor devices and packaged semiconductor devices
CN105609555B (zh) * 2014-11-14 2019-06-14 株式会社东芝 装置的制造方法
KR102411678B1 (ko) 2015-07-28 2022-06-21 삼성전자주식회사 반도체 장치 및 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
JP6132056B2 (ja) * 2016-06-17 2017-05-24 日立化成株式会社 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878992A (en) * 1988-11-25 1989-11-07 Xerox Corporation Method of fabricating thermal ink jet printheads
JP2701589B2 (ja) * 1991-06-26 1998-01-21 日本電気株式会社 半導体装置及びその製造方法
JP3189799B2 (ja) * 1991-08-23 2001-07-16 ソニー株式会社 半導体装置の製造方法
JPH0917702A (ja) * 1995-06-29 1997-01-17 Hitachi Cable Ltd Ｓｉ基板及びその製造方法
JPH1027971A (ja) * 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
JP3128548B2 (ja) * 1999-03-11 2001-01-29 沖電気工業株式会社 半導体装置および半導体装置の製造方法
JP3423245B2 (ja) * 1999-04-09 2003-07-07 沖電気工業株式会社 半導体装置及びその実装方法
JP2001060591A (ja) * 1999-08-23 2001-03-06 Rohm Co Ltd 半導体装置の製造方法
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP3548061B2 (ja) * 1999-10-13 2004-07-28 三洋電機株式会社 半導体装置の製造方法
JP2003151924A (ja) * 2001-08-28 2003-05-23 Tokyo Seimitsu Co Ltd ダイシング方法およびダイシング装置
US6492196B1 (en) * 2002-01-07 2002-12-10 Picta Technology Inc. Packaging process for wafer level IC device

Also Published As

Publication number Publication date
US20050032334A1 (en) 2005-02-10
US7180194B2 (en) 2007-02-20
US6818550B2 (en) 2004-11-16
US20030013233A1 (en) 2003-01-16
JP2003031524A (ja) 2003-01-31

Similar Documents

Publication Publication Date Title
JP4856328B2 (ja) 半導体装置の製造方法
KR100699649B1 (ko) 반도체장치 및 그 제조방법
US6184064B1 (en) Semiconductor die back side surface and method of fabrication
KR100517075B1 (ko) 반도체 소자 제조 방법
US6548376B2 (en) Methods of thinning microelectronic workpieces
US7218003B2 (en) Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
US7772707B2 (en) Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
US20020037631A1 (en) Method for manufacturing semiconductor devices
TWM595330U (zh) 面板組件、晶圓封裝體以及晶片封裝體
US8652939B2 (en) Method and apparatus for die assembly
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
TWI767287B (zh) 半導體封裝結構
JP3803214B2 (ja) 半導体装置の製造方法
JP6482454B2 (ja) 電子部品の製造方法ならびに電子部品製造装置
JP2001060591A (ja) 半導体装置の製造方法
JP4107896B2 (ja) 半導体装置およびその製造方法
KR100948999B1 (ko) 반도체 패키지 제조 방법
JP2005191485A (ja) 半導体装置
JP3330890B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3544655B2 (ja) 半導体装置
JPH09213595A (ja) 半導体装置及びその製造方法
JP2000106351A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110513

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110523

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110610

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4856328

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

EXPY Cancellation because of completion of term
R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350