JP5465042B2 - パッケージ基板の加工方法 - Google Patents

パッケージ基板の加工方法 Download PDF

Info

Publication number
JP5465042B2
JP5465042B2 JP2010043663A JP2010043663A JP5465042B2 JP 5465042 B2 JP5465042 B2 JP 5465042B2 JP 2010043663 A JP2010043663 A JP 2010043663A JP 2010043663 A JP2010043663 A JP 2010043663A JP 5465042 B2 JP5465042 B2 JP 5465042B2
Authority
JP
Japan
Prior art keywords
package substrate
resin
substrate
cutting
support member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010043663A
Other languages
English (en)
Other versions
JP2011181641A (ja
Inventor
一馬 関家
広一 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2010043663A priority Critical patent/JP5465042B2/ja
Priority to TW100102627A priority patent/TWI524404B/zh
Priority to US13/023,165 priority patent/US8198175B2/en
Priority to CN201110049720.3A priority patent/CN102194704B/zh
Publication of JP2011181641A publication Critical patent/JP2011181641A/ja
Application granted granted Critical
Publication of JP5465042B2 publication Critical patent/JP5465042B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、複数の半導体チップが樹脂で封止されたパッケージ基板の加工方法に関する。
半導体デバイスの製造プロセスにおいては、ＬＳＩ等の回路が形成された複数の半導体チップがリードフレームやプリント基板にマウントされて各電極がボンディング接続された後、樹脂によって封止されることでＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）基板やＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）基板等のパッケージ基板が形成される。
その後、パッケージ基板を切削ブレード等でダイシングして個片化することで樹脂封止された個々の半導体デバイスが製造される。このようにして製造された半導体デバイスは、携帯電話やパソコン等の電子機器に広く利用されている。
近年の電子機器の小型化・薄型化に伴って、半導体デバイスも小型化・薄型化が切望されており、半導体デバイスの製造プロセスにおいて、半導体チップが樹脂封止されたパッケージ基板の樹脂封止面を研削して薄化したいとの要望がある。
パッケージ基板の研削には、例えば特開２００８−２７２８６６号公報に開示されるようなグラインダと呼ばれる研削装置が広く使用される。このような研削装置は、パッケージ基板等の被研削物を吸引保持する保持テーブルと、保持テーブルで保持された被研削物に対向して配設された研削砥石とを備え、研削砥石が被研削物に当接した状態で摺動することにより研削が遂行される。
特開２００８−２７２８６６号公報
ところが、樹脂によって半導体チップを封止する際の熱の影響などにより、パッケージ基板には反りが生じ易い。反りのあるパッケージ基板を研削装置の保持テーブルで吸引保持しようとしても、パッケージ基板と保持テーブルとが密接しない部分から負圧がリークして、パッケージ基板を保持できず、その結果パッケージ基板を研削できないという問題がある。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、反りがあるパッケージ基板でも研削して薄い半導体デバイスを製造可能なパッケージ基板の加工方法を提供することである。
本発明によると、格子状に形成された複数の分割予定ラインで区画された基板上の各領域に半導体チップが固定されて樹脂で封止され、樹脂面と該樹脂面の反対側の電極面とを有するパッケージ基板の加工方法であって、該パッケージ基板の該電極面側に支持部材を配設する支持部材配設ステップっと、該支持部材配設ステップを実施した後、該樹脂面側から該分割予定ラインに沿って切削ブレードで該パッケージ基板に切り込み、該支持部材に至る切削溝を形成することで、該パッケージ基板の反りを補正する反り補正ステップと、該反り補正ステップを実施した後、該パッケージ基板の該電極面側を保持テーブルで保持して該樹脂面を研削し、該パッケージ基板を所定の厚みへと薄化する研削ステップと、を具備したことを特徴とするパッケージ基板の加工方法が提供される。
本発明のパッケージ基板の加工方法によると、パッケージ基板に形成された切削溝によってパッケージ基板の反りが補正されるため、反りがあったパッケージ基板でも研削装置の保持テーブルで吸引保持して研削を遂行することができ、薄い半導体デバイスを製造することが可能となる。
ＣＳＰ基板の平面図である。 図１に示したＣＳＰ基板の裏面図である。 ＢＧＡ基板の平面図である。 図３に示したＢＧＡ基板の裏面図である。 電極面側から切削する本発明第１実施形態のフローチャートである。 切削ステップを示す断面図である。 保護部材配設ステップを示す分解斜視図である。 研削ステップを示す側面図である。 ピックアップステップを示す断面図である。 樹脂面側から切削する本発明第２実施形態のフローチャートである。 支持部材配設ステップを示す分解斜視図である。 切削ステップを示す断面図である。 研削ステップを示す側面図である。 ピックアップステップを示す断面図である。
以下、本発明の実施形態を図面を参照して詳細に説明する。図１を参照すると、本発明の加工方法の対象となるパッケージ基板の一例の平面図が示されている。パッケージ基板２はＣＳＰ基板であり、矩形状の金属フレーム４を有している。金属フレーム４の外周余剰領域５及び非チップ領域５ａによって囲繞された領域には、図示の例では３つのチップ領域６ａ，６ｂ，６ｃが存在する。
各チップ領域６ａ，６ｂ，６ｃにおいては、互いに直交するように格子状に設けられた第１及び第２分割予定ライン８ａ，８ｂによって区画された各領域にチップ形成部１０が画成され、個々のチップ形成部１０には複数の電極１２が形成されている。チップ形成部１０の裏面側には半導体チップがＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）で貼着されている。
各電極１２同士は金属フレーム４にモールドされた樹脂により絶縁されている。第１分割予定ライン８ａ及び第２分割予定ライン８ｂを切削することにより、その両側に各半導体チップの電極１２が現れる。金属フレーム４の四隅には丸穴１８が形成されている。図２を参照すると、図１に示されたパッケージ基板２の裏面図が示されている。各チップ領域６ａ，６ｂ，６ｃの裏面側はモールド樹脂１６で覆われている。
図３を参照すると、パッケージ基板の他の例の平面図が示されている。パッケージ基板２０はＢＧＡ基板であり、樹脂基板２２上に複数の半導体チップを実装して構成されている。
図３の一部拡大図に示すように、互いに直交するように格子状に設けられた第１及び第２分割予定ライン２４ａ，２４ｂによって区画された各領域にチップ形成部２６が画成されている。各チップ形成部２６の４辺には複数のボール状電極２８が突出している。図４を参照すると、図３に示したパッケージ基板２０の裏面図が示されている。樹脂基板２２に搭載された各半導体チップはモールド樹脂３０で覆われている。
図１及び図２に示されたようなパッケージ基板２及び図３及び図４に示されたようなパッケージ基板２０は、樹脂によって半導体チップを封止する際の熱の影響により、一般的に反りが生じている。このように反りが生じたパッケージ基板を薄く加工することが可能な、本発明実施形態のパッケージ基板の加工方法について図５乃至図１４を参照して以下に説明する。
図５を参照すると、電極面側から切削する本発明第１実施形態の加工方法のフローチャートが示されている。まずステップＳ１０で、切削すべきパッケージ基板２のアライメントを実施する。即ち、パッケージ基板２と切削ブレードとの平行出しをして、切削すべき分割予定ライン８ａ，８ｂを検出する。
アライメント実施後、ステップＳ１１へ進んで、図６に示すように切削装置の図示しない保持テーブルでモールド樹脂１６側を吸引保持しながら、切削ブレード３２をパッケージ基板２の電極面４ａ側から所定厚み（デバイスの仕上がり厚み）ｔ１以上の深さまで切り込ませて、分割予定ライン８ａ，８ｂに沿って複数の切削溝３４を形成し、パッケージ基板２の反りを補正する（反り補正ステップ）。
図６に示した反り補正ステップでは、切削装置の保持テーブルでモールド樹脂１６を直接吸引保持して切削溝３４を形成しているが、モールド樹脂１６側にダイシングテープ等の粘着テープを配設した場合には、切削ブレード３２を粘着テープまで切り込ませるフルカットを実施してもよい。
反り補正ステップを実施後、ステップＳ１２へ進んで図７に示すようにパッケージ基板２の電極面４ａに保護テープ等の保護部材３６を配設する。モールド樹脂１６側を粘着テープに貼着した場合には、ステップＳ１２の前か後で粘着テープを除去する。
次いで、ステップＳ１３へ進んで、図８に示すように研削装置の保持テーブル３８で保護部材３６を介してパッケージ基板２を吸引保持し、パッケージ基板２の樹脂面１６ａ側を研削してパッケージ基板２を所定厚みｔ１へ薄化する。
即ち、保持テーブル３８を例えば３００ｒｐｍで回転しつつ、複数の研削砥石４２が固定された研削ホイール４０を例えば６０００ｒｐｍで回転させながらパッケージ基板２の樹脂面１６ａに当接させてモールド樹脂１６を研削し、パッケージ基板２を所定厚みｔ１へ薄化する。
この時、図６に示すように切削ブレード３２でパッケージ基板２をフルカットしていない場合には、この研削ステップを実施することにより切削溝３４が樹脂面１６ａに表出し、パッケージ基板２が個々の半導体デバイス４４へと分割される。
次いで、ステップＳ１４へ進んで保護部材３６から各半導体デバイス４４を取り外す。即ち、図９に示すように、ピックアップ装置のピックアップコレット４６で個々に分割された半導体デバイス４４をピックアップする。
図１０を参照すると、樹脂面側から切削する本発明第２実施形態の加工方法のフローチャートが示されている。本実施形態では、まずステップＳ２０でパッケージ基板２の電極面４ａ側に支持部材を配設する。
即ち、図１１に示すように、パッケージ基板２の電極面４ａ側を外周部が環状フレーム５２に貼着されたダイシングテープ等の粘着テープ５０に貼着する。これにより、パッケージ基板２は粘着テープ５０を介して環状フレーム５２により支持された状態となる。
次いで、ステップＳ２１へ進んでパッケージ基板２のアライメントを実施する。即ち、パッケージ基板２と切削ブレード３２との平行出しをするとともに、切削すべき分割予定ライン８ａ，８ｂを検出する。このアライメントは、パッケージ基板２の四隅に形成された丸穴１８を基準として実施する。
次いで、ステップＳ２２へ進んで、図１２に示すように切削装置の図示しない保持テーブルで粘着テープ５０側を吸引保持しながら、切削ブレード３２を樹脂面１６ａ側から支持部材である粘着テープ５０まで切り込ませて、分割予定ライン８ａ，８ｂに沿って複数の切削溝５４を形成してパッケージ基板２の反りを補正する（反り補正ステップ）。
反り補正ステップ実施後、ステップＳ２３へ進んでパッケージ基板２を所定厚みｔ１へと薄化する研削ステップを実施する。即ち、図１３に示すように、永久磁石等のフレーム固定部材５６で環状フレーム５２を固定して、研削装置の保持テーブル３８で粘着テープ５０を介してパッケージ基板２を吸引保持する。
保持テーブル３８を矢印Ａ方向に例えば３００ｒｐｍで回転しつつ、研削砥石４２をパッケージ基板２の樹脂面１６ａに当接させて研削ホイール４０を矢印Ｂ方向に例えば６０００ｒｐｍで回転させてパッケージ基板２のモールド樹脂１６を研削して、パッケージ基板２を所定厚みｔ１へ薄化する。
研削ステップ実施後、ステップＳ２４へ進んで支持部材から各半導体デバイス４４を取り外す。即ち、図１４に示すように、ピックアップ装置のピックアップコレット４６で半導体デバイス４４を粘着テープ５０からピックアップする。
２ パッケージ基板（ＣＳＰ基板）
４ 金属フレーム
６ａ，６ｂ，６ｃ チップ領域
８ａ，８ｂ 分割予定ライン
１０ チップ形成部
１２ 電極
１４ 半導体チップ
１６ モールド樹脂
２０ パッケージ基板（ＢＧＡ基板）
２４ａ，２４ｂ 分割予定ライン
２６ チップ形成部
２８ ボール電極
３０ モールド樹脂
１５ ＤＡＦ
３２ 切削ブレード
３４ 切削溝
３６ 保護部材（保護テープ）
４０ 研削ホイール
４４ 半導体デバイス
４６ ピックアップコレット
５０ 粘着テープ
５２ 環状フレーム
５４ 切削溝

Claims (1)

  1. 格子状に形成された複数の分割予定ラインで区画された基板上の各領域に半導体チップが固定されて樹脂で封止され、樹脂面と該樹脂面の反対側の電極面とを有するパッケージ基板の加工方法であって、
    該パッケージ基板の該電極面側に支持部材を配設する支持部材配設ステップと、
    該支持部材配設ステップを実施した後、該樹脂面側から該分割予定ラインに沿って切削ブレードで該パッケージ基板に切り込み、該支持部材に至る切削溝を形成することで、該パッケージ基板の反りを補正する反り補正ステップと、
    該反り補正ステップを実施した後、該パッケージ基板の該電極面側を保持テーブルで保持して該樹脂面を研削し、該パッケージ基板を所定の厚みへと薄化する研削ステップと、
    を具備したことを特徴とするパッケージ基板の加工方法。
JP2010043663A 2010-03-01 2010-03-01 パッケージ基板の加工方法 Active JP5465042B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010043663A JP5465042B2 (ja) 2010-03-01 2010-03-01 パッケージ基板の加工方法
TW100102627A TWI524404B (zh) 2010-03-01 2011-01-25 Packaging substrate processing methods
US13/023,165 US8198175B2 (en) 2010-03-01 2011-02-08 Processing method for package substrate
CN201110049720.3A CN102194704B (zh) 2010-03-01 2011-03-01 封装基板的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010043663A JP5465042B2 (ja) 2010-03-01 2010-03-01 パッケージ基板の加工方法

Publications (2)

Publication Number Publication Date
JP2011181641A JP2011181641A (ja) 2011-09-15
JP5465042B2 true JP5465042B2 (ja) 2014-04-09

Family

ID=44505507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010043663A Active JP5465042B2 (ja) 2010-03-01 2010-03-01 パッケージ基板の加工方法

Country Status (4)

Country Link
US (1) US8198175B2 (ja)
JP (1) JP5465042B2 (ja)
CN (1) CN102194704B (ja)
TW (1) TWI524404B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522452B2 (en) 2011-10-18 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices including forming trenches in workpiece to separate adjacent packaging substrates
JP2015085414A (ja) * 2013-10-29 2015-05-07 株式会社ディスコ パッケージ基板の加工方法
JP2015093338A (ja) * 2013-11-11 2015-05-18 株式会社ディスコ パッケージ基板の加工方法
JP6257291B2 (ja) * 2013-12-04 2018-01-10 株式会社ディスコ パッケージ基板の加工方法
JP6282194B2 (ja) * 2014-07-30 2018-02-21 株式会社ディスコ ウェーハの加工方法
JP6448302B2 (ja) * 2014-10-22 2019-01-09 株式会社ディスコ パッケージ基板の研削方法
JP2016082192A (ja) * 2014-10-22 2016-05-16 株式会社ディスコ パッケージ基板の分割方法
JP6495054B2 (ja) * 2015-03-04 2019-04-03 株式会社ディスコ パッケージ基板の研削方法
CN105403441A (zh) * 2015-11-02 2016-03-16 广东威创视讯科技股份有限公司 Led失效分析方法及其过程中封装树脂的减薄方法
JP6887722B2 (ja) * 2016-10-25 2021-06-16 株式会社ディスコ ウェーハの加工方法及び切削装置
JP6896326B2 (ja) * 2017-03-06 2021-06-30 株式会社ディスコ 加工装置
JP2019121722A (ja) * 2018-01-10 2019-07-22 株式会社ディスコ パッケージ基板の製造方法
JP7075791B2 (ja) * 2018-03-20 2022-05-26 株式会社ディスコ 半導体パッケージの製造方法
JP2020088262A (ja) * 2018-11-29 2020-06-04 株式会社ディスコ パッケージ基板の分割方法
JP7313259B2 (ja) 2019-10-30 2023-07-24 株式会社ディスコ 樹脂基板の加工方法
JP2021190462A (ja) 2020-05-26 2021-12-13 株式会社ディスコ パッケージ基板の製造方法
CN114603417B (zh) * 2022-03-31 2023-01-24 生益电子股份有限公司 一种pcb磨板方法、pcb返磨装置及pcb
CN117352399A (zh) * 2023-09-28 2024-01-05 昆山国显光电有限公司 封装方法和芯片封装结构、电子设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2001267344A (ja) * 2000-03-17 2001-09-28 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法
JP4856328B2 (ja) * 2001-07-13 2012-01-18 ローム株式会社 半導体装置の製造方法
JP4595265B2 (ja) * 2001-08-13 2010-12-08 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
JP2005209719A (ja) * 2004-01-20 2005-08-04 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2007311378A (ja) * 2006-05-16 2007-11-29 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP5064102B2 (ja) 2007-04-27 2012-10-31 株式会社ディスコ 基板の研削加工方法および研削加工装置
JP2009070880A (ja) * 2007-09-11 2009-04-02 Nec Electronics Corp 半導体装置の製造方法
JP2009194345A (ja) * 2008-02-18 2009-08-27 Spansion Llc 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI524404B (zh) 2016-03-01
CN102194704A (zh) 2011-09-21
JP2011181641A (ja) 2011-09-15
CN102194704B (zh) 2015-06-10
US20110212574A1 (en) 2011-09-01
US8198175B2 (en) 2012-06-12
TW201140674A (en) 2011-11-16

Similar Documents

Publication Publication Date Title
JP5465042B2 (ja) パッケージ基板の加工方法
US8987057B2 (en) Encapsulated wafer-level chip scale (WLSCP) pedestal packaging
US20100314746A1 (en) Semiconductor package and manufacturing method thereof
JP6305212B2 (ja) 研削装置及び矩形基板の研削方法
CN109417045B (zh) 调准夹具、调准方法及转移粘接方法
JP6298723B2 (ja) 貼り合わせウェーハ形成方法
JP5197037B2 (ja) バンプが形成されたウェーハを処理するウェーハ処理方法
JP2015223667A (ja) 研削装置及び矩形基板の研削方法
US10910287B2 (en) Semiconductor package with protected sidewall and method of forming the same
JP2013197434A (ja) 半導体装置の製造方法
US20130264686A1 (en) Semiconductor wafer processing
JP6200765B2 (ja) パッケージ基板の加工方法
JP6482454B2 (ja) 電子部品の製造方法ならびに電子部品製造装置
JP2015199153A (ja) 保持テーブル、該保持テーブルを用いた研削方法及び切削方法
TWI810261B (zh) 半導體封裝的製造方法
JP2015085414A (ja) パッケージ基板の加工方法
JP2018182060A (ja) 半導体装置、半導体ウェハ、および半導体装置の製造方法
JP2018060882A (ja) パッケージ基板の加工方法
JP2004119573A (ja) 半導体装置の製造方法およびフィルム貼付装置
JP2007073788A (ja) ウエハのダイシング方法
JP2011171643A (ja) 半導体装置の製造方法
JP5711932B2 (ja) 保護カバー付きデバイスの製造方法
JP2004047903A (ja) 半導体装置およびその製造方法
JP5622517B2 (ja) 保護カバー付きデバイスの製造方法
TWI284365B (en) Method of thinning down a wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140121

R150 Certificate of patent or registration of utility model

Ref document number: 5465042

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250