JP2021190462A - パッケージ基板の製造方法 - Google Patents

パッケージ基板の製造方法 Download PDF

Info

Publication number
JP2021190462A
JP2021190462A JP2020091381A JP2020091381A JP2021190462A JP 2021190462 A JP2021190462 A JP 2021190462A JP 2020091381 A JP2020091381 A JP 2020091381A JP 2020091381 A JP2020091381 A JP 2020091381A JP 2021190462 A JP2021190462 A JP 2021190462A
Authority
JP
Japan
Prior art keywords
substrate
chips
chip
accommodating
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020091381A
Other languages
English (en)
Inventor
栄 松崎
Sakae Matsuzaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2020091381A priority Critical patent/JP2021190462A/ja
Priority to KR1020210054508A priority patent/KR20210146212A/ko
Priority to CN202110558245.6A priority patent/CN113725138A/zh
Priority to TW110118841A priority patent/TW202213550A/zh
Publication of JP2021190462A publication Critical patent/JP2021190462A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate

Abstract

【課題】複数のチップを容易に所定の配置に並べて基板に貼着し、パッケージ基板を容易に製造する方法を提供する。【解決手段】パッケージ基板の製造方法であって、ウェーハを分割して複数のチップ１３を形成する分割ステップと、該チップ１３をそれぞれ収容できる複数の収容凹部２８が形成されたチップ収容治具２６を準備し、該分割ステップで形成された複数の該チップ１３を該チップ収容治具２６の該収容凹部２８のそれぞれに収容する収容ステップと、複数の該チップ１３の該収容凹部２８から露出したそれぞれの面にわたり基板を貼着し、該チップ収容治具２６から該基板に貼着された複数の該チップ１３を離隔させる基板貼着ステップと、該基板に貼着された複数の該チップ１３を封止樹脂で封止してパッケージ基板を形成する封止ステップと、を備える。【選択図】図３

Description

本発明は、複数のチップが封止樹脂で封止されており、分割されると個々のパッケージデバイスとなるパッケージ基板の製造方法に関する。
携帯電話、パソコン等の電子機器に搭載されるパッケージデバイスを製造する際、まず、ＩＣ（Integrated Circuit）、ＬＳＩ(Large Scale Integration)等のデバイスを円板状の半導体ウェーハの表面に形成する。このとき、複数の該デバイスを行列状に半導体ウェーハの表面に配する。そして、半導体ウェーハを裏面側から研削して薄化し、半導体ウェーハをデバイス毎に分割して複数のデバイスチップを形成する。
次に、プリント基板上に複数のデバイスチップを互いに所定の間隔を開けて配置して接着する。このとき、各デバイスチップの電極を該プリント基板のそれぞれ対象となる電極に接続する。その後、プリント基板上に配設された各デバイスチップを封止樹脂で封止すると、平板状のパッケージ基板が形成される。
このパッケージ基板をデバイスチップ毎に分割すると、ＣＳＰ（Chip Size Package）やＱＦＮ(Quad Flat Non-leaded Package)等の個々のパッケージデバイスが得られる（特許文献１参照）。ここで、パッケージデバイスの小型化・薄型化を実現するために、分割する前のパッケージ基板を封止樹脂側から研削する技術が知られている（特許文献２及び特許文献３参照）。
特開２０１１−１１４１４５号公報 特開２０１１−１８１６４１号公報 特開２０１４−１５４９０号公報
パッケージデバイスの製造プロセスでは、半導体ウェーハやパッケージ基板に分割や研削等の各種の加工が実施される。加工装置において新しい種別のパッケージ基板の加工を開始する際には、適切な加工条件を導出するために、また、より良好な加工条件を導出するために、テスト加工を実施して加工結果を評価したい場合がある。ただし、デバイスチップを含むパッケージ基板は高価であるため、テスト加工には、デバイスチップを含むパッケージ基板を模したテスト用パッケージ基板が使用される。
テスト用パッケージ基板を製造する際には、まず、デバイスが形成されていないウェーハを分割して複数のチップを形成し、形成された複数のチップを基板の一方の面に貼着する。そして、基板の該一方の面と、チップと、を封止樹脂で被覆する。ここで、複数のチップを基板に貼着する作業は、例えば、作業者の手作業により実施される。すなわち、作業者は、チップを一枚ずつピンセット等でつまみ上げて基板上の所定の位置に正確に貼着する。そして、この手作業は煩雑であり多くの時間を消費するため、問題となる。
本発明はかかる問題点に鑑みてなされたものであり、その目的とするところは、複数のチップを所定の配置に並べて基板に貼着してパッケージ基板を容易に製造できるパッケージ基板の製造方法を提供することである。
本発明の一態様によると、パッケージ基板の製造方法であって、ウェーハを分割して複数のチップを形成する分割ステップと、該チップをそれぞれ収容できる複数の収容凹部が形成されたチップ収容治具を準備し、該分割ステップで形成された複数の該チップを該チップ収容治具の該収容凹部のそれぞれに収容する収容ステップと、複数の該チップの該収容凹部から露出したそれぞれの面にわたり基板を貼着し、該チップ収容治具から該基板に貼着された複数の該チップを離隔させる基板貼着ステップと、該基板に貼着された複数の該チップを封止樹脂で封止してパッケージ基板を形成する封止ステップと、を備えることを特徴とするパッケージ基板の製造方法が提供される。
好ましくは、該チップ収容治具の複数の該収容凹部のそれぞれには吸引孔が形成されており、該収容ステップでは、複数の該収容凹部に収容されたそれぞれの該チップを該吸引孔を通じて吸引保持し、該基板貼着ステップでは、該チップの吸引保持を解除する。
本発明の一態様に係るパッケージ基板の製造方法では、チップをそれぞれ収容できる複数の収容凹部が形成されたチップ収容治具を準備する。そして、ウェーハを分割して複数のチップを形成し、形成されたチップをチップ収容治具の収容凹部のそれぞれに収容する。その後、複数のチップの収容凹部から露出したそれぞれの面にわたり基板を貼着し、複数の該チップを封止樹脂で封止してパッケージ基板を製造する。
ここで、チップ収容治具には、基板上におけるチップの予定された配置に対応した配置で収容凹部を形成しておく。そのため、チップ収容治具の各収容凹部に収容された複数のチップをまとめて基板に貼着させると、各チップは該基板上に該予定された配置で並ぶ。すなわち、チップ収容治具を使用すると、各収容凹部にチップを収容するだけで所定の配置でチップが並ぶため、手作業で個々のチップを基板に貼着する場合と比較して、極めて容易にチップを所定の配置に並べられる。
したがって、本発明により、複数のチップを所定の配置に並べて基板に貼着してパッケージ基板を容易に製造できるパッケージ基板の製造方法が提供される。
ウェーハを模式的に示す斜視図である。 分割ステップを模式的に示す斜視図である。 収容ステップを模式的に示す斜視図である。 チップ収容治具に収容されたチップを模式的に示す断面図である。 チップ収容治具に収容されたチップを模式的に示す斜視図である。 基板貼着ステップを模式的に示す斜視図である。 基板上の所定の位置にそれぞれ貼着された複数のチップを模式的に示す斜視図である。 図８（Ａ）は、封止ステップの準備段階を模式的に示す断面図であり、図８（Ｂ）は、封止ステップを模式的に示す断面図であり、図８（Ｃ）は、パッケージ基板を模式的に示す断面図である。 パッケージ基板の製造方法の各ステップの流れを示すフローチャートである。
本発明に係る実施形態について図面を参照して説明する。本実施形態に係るパッケージ基板の製造方法では、複数のチップを基板上に所定の配置で並べて貼着し、複数の該チップを封止樹脂で封止してパッケージ基板を形成する。図９は、本実施形態に係るパッケージ基板の製造方法の各ステップの流れを示すフローチャートである。以下、各ステップについて説明する。
まず、ウェーハを分割して複数のチップを形成する分割ステップＳ１０を実施する。図１は、ウェーハ１を模式的に示す斜視図である。ウェーハ１は、例えば、Ｓｉ（シリコン）、ＳｉＣ（シリコンカーバイド）、ＧａＮ（ガリウムナイトライド）、ＧａＡｓ（ヒ化ガリウム）、若しくは、その他の半導体等の材料、または、サファイア、ガラス、石英等の材料からなる略円板状の基板等である。該ガラスは、例えば、アルカリガラス、無アルカリガラス、ソーダ石灰ガラス、鉛ガラス、ホウケイ酸ガラス、石英ガラス等である。
ウェーハ１の表面１ａ側には、互いに交差する複数の分割予定ライン３が設定され、分割予定ライン３で区画された各領域にＩＣやＬＳＩ等のデバイス５が形成される。ウェーハ１を分割予定ライン３に沿って分割すると、個々のチップが得られる。なお、薄型のチップを形成するために、ウェーハ１を分割する前に該ウェーハ１を裏面１ｂ側から研削して薄化してもよい。
なお、ウェーハ１の表面１ａにはデバイス５が形成されていなくてもよい。例えば、本実施形態に係るパッケージ基板の製造方法により製造されるパッケージ基板を加工装置におけるテスト加工に使用する場合、テスト加工の加工結果にデバイス５の有無が関係しない場合がある。すなわち、ウェーハ１から形成されるチップ１３（図３等参照）にデバイス５は不要となる場合がある。
ウェーハ１にデバイス５を形成するコストは膨大であり、デバイス５が形成されたウェーハ１は高価値である。したがって、テスト加工に使用するパッケージ基板を製造する場合、コスト削減のためにデバイス５が形成されていないウェーハ１を使用するとよい。
ウェーハ１の分割は、例えば、円環状の切削ブレードを備える切削装置で実施される。または、分割予定ライン３に沿ってウェーハ１にレーザビームを照射してウェーハ１をレーザ加工できるレーザ加工装置により実施されてもよい。以下、切削装置を使用する場合を例に分割ステップＳ１０について説明するが、分割ステップＳ１０はこれに限定されない。
なお、ウェーハ１を分割する際、金属等で形成された環状のフレーム９に該フレーム９の開口を塞ぐように貼られたテープ７を予めウェーハ１の裏面１ｂ側に貼着し、フレームユニット１１を形成するとよい。この場合、ウェーハ１をフレーム９及びテープ７を介して扱えるため、ウェーハ１の取り扱いが容易となる。
また、ウェーハ１を分割して形成される個々のチップはテープ７に引き続き支持されるため、チップの取り扱いも容易である。そして、テープ７を径方向外側に拡張すると、形成された個々のチップ間の間隔を広げられるため、チップのピックアップも容易となる。
図２は、分割ステップＳ１０を模式的に示す斜視図である。分割ステップＳ１０で使用される切削装置２は、テープ７を介してウェーハ１を保持するチャックテーブル（不図示）と、該チャックテーブルに保持されたウェーハ１を切削する切削ユニット４と、を備える。切削ユニット４は、一端がスピンドルハウジング６に回転可能に収容されたスピンドル１０と、スピンドル１０の他端側に固定された円環状の切削ブレード１２と、を備える。
スピンドルハウジング６には、スピンドル１０を回転させるモータが組み込まれており、該モータでスピンドル１０を回転させると、スピンドル１０に固定された切削ブレード１２が回転する。切削ブレード１２は、アルミニウム等で形成された環状の基台１４と、該基台１４の外周に固定された円環状の砥石部１６と、を備える。砥石部１６は、ダイヤモンド等で形成された砥粒が分散固定する結合材で形成されており、結合材から露出した砥粒をウェーハ１に接触させることでウェーハ１を切削できる。
切削ユニット４は、さらに、切削ブレード１２を覆うブレードカバー８を備える。切削ブレード１２でウェーハ１を切削する際には、切削ブレード１２及びウェーハ１に純水等の切削液が供給される。切削液は、切削ブレード１２を間に収める一対の切削液噴射ノズル２４から切削ブレード１２に供給される。ブレードカバー８には、一端が給水源２０に接続された給水管の他端が接続される給水管接続部２２が設けられている。
ブレードカバー８には、該給水管接続部２２から切削液噴射ノズル２４等に切削液を供給する供給路（不図示）が設けられている。切削ブレード１２でウェーハ１を切削すると、加工熱及び加工屑が発生する。このとき、切削液噴射ノズル２４等から切削液を切削ブレード１２に噴射していると、加工熱及び加工屑が該切削液により除去される。
該保持テーブルと、切削ユニット４と、は、ウェーハ１の表面１ａに平行な方向に相対的に移動できる。すなわち、加工送り方向（Ｘ軸方向）及び該加工送り方向に垂直な割り出し送り方向に相対的に移動できる。ここで、スピンドル１０は該割り出し送り方向と平行であり、切削ブレード１２は該割り出し送り方向に垂直な面内で回転できる。
分割ステップＳ１０では、まず、ウェーハ１を保持テーブルで保持する。そして、該保持テーブルを回転させて分割予定ライン３の向きを加工送り方向に合わせ、保持テーブル及び切削ユニット４を相対移動させて切削ブレード１２を分割予定ライン３の延長線の上方に位置づける。そして、切削ブレード１２を回転方向１８に回転させつつ切削ユニット４を下降させ、切削ブレード１２の下端の高さをウェーハ１の裏面１ｂよりも低く、かつ、テープ７の下面よりも高くなる高さ位置に位置付ける。
その後、保持テーブル及び切削ユニット４を加工送り方向（Ｘ軸方向）に沿って相対的に移動させると、回転する切削ブレード１２により分割予定ライン３に沿ってウェーハ１が切削され、ウェーハ１に分割溝３ａが形成される。その後、切削ユニット４及び保持テーブルを割り出し送り方向に沿って相対的に移動させ、同様に他の隣接する分割予定ライン３に沿ってウェーハ１を次々に切削する。
そして、一つの方向に沿ったすべての分割予定ライン３に沿ってウェーハ１を分割した後、保持テーブルを回転させ、ウェーハ１の他の方向に沿った分割予定ライン３を加工送り方向に合わせる。さらに、同様に該他の方向に沿った分割予定ライン３に沿ってウェーハ１を切削して分割溝３ａを形成する。こうして、すべての分割予定ライン３に沿ってウェーハ１を分割すると、複数のチップが形成される。
分割ステップＳ１０の次に、収容ステップＳ２０を実施する。図３は、収容ステップＳ２０を模式的に示す斜視図である。収容ステップＳ２０では、まず、分割ステップＳ１０で形成されたチップ１３をそれぞれ収容できる複数の収容凹部２８が形成されたチップ収容治具２６を準備する。図３には、チップ収容治具２６を模式的に示す斜視図が含まれている。ここで、チップ収容治具２６について説明する。
チップ収容治具２６は、例えば、ポリアミド樹脂、アクリル樹脂、エポキシ樹脂、ポリカーボネート、ポリプロピレン、ＡＢＳ樹脂（acrylonitrile-butadiene-styrene copolymer）等の材料で形成される。チップ収容治具２６は、例えば、射出成形機や３Ｄプリンター等により製造できる。ただし、チップ収容治具２６の材質及び成型方法については特に限定はない。
チップ収容治具２６は、本実施形態に係るパッケージ基板の製造方法で製造されるパッケージ基板における各チップの配置に対応した配置の複数の収容凹部２８を上面に有する。各収容凹部２８の形状は統一されており、チップ１３の平面形状に対応した形状の平面形状を有し、深さはチップ１３の厚さよりも小さい。
図４は、チップ１３を収容するチップ収容治具２６を模式的に示す断面図である。図４に示される通り、チップ収容治具２６の内部には、各収容凹部２８の下方に形成された吸引路となる空間３２と、各収容凹部２８の底面及び該空間３２とを接続する吸引孔３０と、が形成されている。また、チップ収容治具２６の外周面には、一端が空間３２に接続され他端が図示しない吸引源に接続された吸引管３４が接続される。
収容ステップＳ２０では、分割ステップＳ１０で形成された複数のチップ１３をチップ収容治具２６の収容凹部２８のそれぞれに収容する。図３には、チップ１３を収容凹部２８に収容する様子が模式的に示されている。
収容ステップＳ２０では、次に説明する基板貼着ステップＳ３０で基板１５（図６等参照）に貼着される表面１３ａを上方に向け、裏面１３ｂ側を収容凹部２８の底面に対面させた向きでチップ１３を収容凹部２８に収容する。デバイス５が形成されているチップ１３を収容凹部２８に収容させる場合、作業者は、基板１５にチップ１３が貼着される際の向きに留意する必要がある。
その一方で、デバイス５が形成されていないチップ１３を収容凹部２８に収容する場合、作業者は、チップ１３の向きや表裏に留意することなくチップ１３をただ収容凹部２８に収容すれば十分である。すなわち、チップ１３の向き及び位置、各チップ１３の配置等を気にすることなく手早く作業を進められる。そのため、基板１５上にチップ１３を個々に手作業で配置する場合と比較して作業者の負担は大幅に軽減され、作業時間も大幅に短縮できる。その上、チップ１３の配置のずれ等のエラーが生じるおそれもない。
収容ステップＳ２０では、チップ収容治具２６のすべての収容凹部２８にチップ１３を収容した後、吸引管３４と、空間３２と、吸引孔３０と、を通じて各チップ１３を吸引すると、各チップ１３がチップ収容治具２６に吸引固定される。図５は、各収容凹部２８に複数のチップ１３を収容するチップ収容治具２６を模式的に示す斜視図である。図５に示す通り、各チップ１３の基板１５に貼着される表面１３ａは、上方に露出する。
本実施形態に係るパッケージ基板の製造方法では、次に基板貼着ステップＳ３０を実施する。図６は、基板貼着ステップＳ３０を模式的に示す斜視図である。基板貼着ステップＳ３０では、複数のチップ１３の収容凹部２８から露出したそれぞれの面（表面１３ａ）にわたり基板１５を貼着する。すなわち、すべてのチップ１３は、表面１３ａで基板１５に貼着される。
ここで、基板１５について説明する。基板１５は、例えば、パッケージデバイスに含まれる配線基板若しくは該配線基板を模した平板である。例えば、テスト加工に使用されるパッケージ基板を製造する場合、テスト加工の内容次第では基板１５に高価な配線基板を使用しなくてよい場合がある。この場合、配線が形成されていない該配線基板を模した平板を使用すると、テスト加工に使用されるパッケージ基板を安価に製造できる。
基板１５の複数のチップ１３に貼着される表面１５ａには、例えば、チップ１３の貼着に用いられる接着剤層（不図示）が設けられる。または、複数のチップ１３の該基板１５に貼着される表面１３ａのそれぞれに接着剤層が設けられていてもよい。
基板貼着ステップＳ３０では、まず、基板１５をチップ収容治具２６の上方に位置づける。このとき、基板１５の表面１５ａをチップ収容治具２６に向ける。そして、基板１５を下降させて、接着剤層を介して基板１５の表面１５ａに複数のチップ１３を貼着する。そして、チップ収容治具２６から基板１５に貼着された複数のチップ１３を離隔させる。ここで、チップ１３がチップ収容治具２６に吸引保持されている場合、チップ収容治具２６からチップ１３を離隔させる際にチップ１３の吸引保持を解除する。
なお、基板貼着ステップＳ３０では、被貼着面となる表面１５ａが上方に向いた基板１５に対して、チップ１３を収容したチップ収容治具２６を下降させることでチップ１３を基板に貼着してもよい。この場合、チップ収容治具２６のチップ１３が露出した面を下方に向けて基板１５に下降させることとなるため、チップ１３が落下しないようにチップ１３が吸引保持されているとよい。そして、基板１５に複数のチップ１３を貼着した後、チップ収容治具２６を引き上げる際にチップ１３の吸引保持を解除しておく。
図７は、複数のチップ１３が貼着された基板１５を模式的に示す斜視図である。基板１５の上には、複数のチップ１３が所定の配置で貼着されている。チップ１３がデバイス５を含み基板１５が配線基板である場合、基板貼着ステップＳ３０では、各デバイス５の電極等が該配線基板の電極に接続される。
本実施形態に係るパッケージ基板の製造方法では、次に、基板１５に貼着された複数のチップ１３を封止樹脂で封止してパッケージ基板を形成する封止ステップＳ４０を実施する。封止ステップＳ４０では、基板１５に貼着された複数のチップ１３を封止樹脂で封止してパッケージ基板を形成する。封止ステップＳ４０は、図８（Ａ）及び図８（Ｂ）に模式的に示す封止装置３６で実施される。
封止装置３６は、基板１５の表面１５ａ上に貼着された複数のチップ１３をまとめて覆うことのできる型枠部４０と、該型枠部４０に接続された注入路３８と、を備える。該注入路３８を通じて型枠部４０の内部に液状の封止樹脂材料を流し込み該型枠部４０の内部を封止樹脂材料で満たし、該封止樹脂材料を硬化させると、封止樹脂１７を形成できる。例えば、封止樹脂材料は、エポキシ樹脂を主成分としフィラーが混ぜ込まれた材料であり、加熱され液状化されて注入される。
型枠部４０は、基板１５の表面１５ａの複数のチップ１３に貼着された領域よりも広い開口を有し、形成される封止樹脂１７の形状に対応した形状とされる。該開口は全周に渡り同一平面状に形成されている。型枠部４０の内部空間は直方体状であり、該内部空間の該開口からの深さはチップ１３の厚さよりも大きい。
封止ステップＳ４０では、基板１５を平坦なテーブル面上に載せる。このとき、基板１５の裏面１５ｂ側を該テーブル面に向け、複数のチップ１３が貼着された表面１５ａを上方に露出させる。そして、基板１５の表面１５ａに貼着された複数のチップ１３を凹状の型枠部４０で覆いながら、該型枠部４０を基板１５の上に載せる。このとき、型枠部４０は、開口の全周にわたり基板１５の表面１５ａに接触し、基板１５及び型枠部４０で囲まれた領域が閉じられる。
図８（Ａ）は、型枠部４０が基板１５に載り、型枠部４０により複数のチップ１３が覆われた状態を模式的に示す断面図である。封止ステップＳ４０では、次に注入路３８から液状の封止樹脂材料を型枠部４０の内部空間に注入し、該内部空間を該封止樹脂材料で満たす。そして、封止樹脂材料を硬化すると、パッケージ基板を構成する封止樹脂１７が基板１５上に形成される。図８（Ｂ）は、基板１５上に形成された封止樹脂１７等を模式的に示す断面図である。
その後、型枠部４０を基板１５上から除去すると、パッケージ基板１９が残る。図８（Ｃ）は、本実施形態に係るパッケージ基板の製造方法で製造されたパッケージ基板１９を模式的に示す断面図である。該パッケージ基板１９を分割すると、個々のパッケージチップを形成できる。
形成されたパッケージチップは、電子機器に実装されて使用される。なお、パッケージ基板１９を分割する前に、該パッケージ基板１９を封止樹脂１７側から研削して薄化しておくと、薄型のパッケージチップを形成できる。また、パッケージ基板１９に含まれるチップ１３にデバイス５が形成されていない場合、形成されたパッケージ基板１９は加工条件を試すテスト加工の被加工物として最適である。
以上に説明するとおり、チップ収容治具２６を使用すると、手作業でチップ１３を基板１５に貼着する場合と比較して、所定の配置でチップ１３を容易かつ高精度に基板１５に貼着できる。すなわち、本実施形態に係るパッケージ基板の製造方法によると、パッケージ基板１９を容易かつ短時間に製造できる。
なお、本発明は上記実施形態の記載に限定されず、種々変更して実施可能である。例えば、上記実施形態に係るパッケージ基板の製造方法では、チップ収容治具２６が各チップ１３を吸引保持する場合について説明したが、本発明の一態様はこれに限定されない。すなわち、チップ収容治具２６によるチップ１３の保持方法は吸引保持に限定されない。例えば、チップ収容治具２６は、各収容凹部２８の底面に一対の電極が設けられてもよく、該一対の電極の電位を制御することでチップ１３を静電吸着してもよい。
上記実施形態に係る構造、方法等は、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。
１ ウェーハ
１ａ 表面
１ｂ 裏面
３ 分割予定ライン
３ａ 分割溝
５ デバイス
７ テープ
９ フレーム
１１ フレームユニット
１３ チップ
１３ａ 表面
１３ｂ 裏面
１５ 基板
１５ａ 表面
１５ｂ 裏面
１７ 封止樹脂
１９ パッケージ基板
２ 切削装置
４ 切削ユニット
６ スピンドルハウジング
８ ブレードカバー
１０ スピンドル
１２ 切削ブレード
１４ 基台
１６ 砥石部
１８ 回転方向
２０ 給水源
２２ 給水管接続部
２４ 切削液噴射ノズル
２６ チップ収容治具
２８ 収容凹部
３０ 吸引孔
３２ 空間
３４ 吸引管
３６ 封止装置
３８ 注入路
４０ 型枠部

Claims (2)

  1. パッケージ基板の製造方法であって、
    ウェーハを分割して複数のチップを形成する分割ステップと、
    該チップをそれぞれ収容できる複数の収容凹部が形成されたチップ収容治具を準備し、該分割ステップで形成された複数の該チップを該チップ収容治具の該収容凹部のそれぞれに収容する収容ステップと、
    複数の該チップの該収容凹部から露出したそれぞれの面にわたり基板を貼着し、該チップ収容治具から該基板に貼着された複数の該チップを離隔させる基板貼着ステップと、
    該基板に貼着された複数の該チップを封止樹脂で封止してパッケージ基板を形成する封止ステップと、
    を備えることを特徴とするパッケージ基板の製造方法。
  2. 該チップ収容治具の複数の該収容凹部のそれぞれには吸引孔が形成されており、
    該収容ステップでは、複数の該収容凹部に収容されたそれぞれの該チップを該吸引孔を通じて吸引保持し、
    該基板貼着ステップでは、該チップの吸引保持を解除することを特徴とする請求項１記載のパッケージ基板の製造方法。
JP2020091381A 2020-05-26 2020-05-26 パッケージ基板の製造方法 Pending JP2021190462A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020091381A JP2021190462A (ja) 2020-05-26 2020-05-26 パッケージ基板の製造方法
KR1020210054508A KR20210146212A (ko) 2020-05-26 2021-04-27 패키지 기판의 제조 방법
CN202110558245.6A CN113725138A (zh) 2020-05-26 2021-05-21 封装基板的制造方法
TW110118841A TW202213550A (zh) 2020-05-26 2021-05-25 封裝基板的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020091381A JP2021190462A (ja) 2020-05-26 2020-05-26 パッケージ基板の製造方法

Publications (1)

Publication Number Publication Date
JP2021190462A true JP2021190462A (ja) 2021-12-13

Family

ID=78672747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020091381A Pending JP2021190462A (ja) 2020-05-26 2020-05-26 パッケージ基板の製造方法

Country Status (4)

Country Link
JP (1) JP2021190462A (ja)
KR (1) KR20210146212A (ja)
CN (1) CN113725138A (ja)
TW (1) TW202213550A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5709370B2 (ja) 2009-11-26 2015-04-30 株式会社ディスコ 切削装置及び切削方法
JP5465042B2 (ja) 2010-03-01 2014-04-09 株式会社ディスコ パッケージ基板の加工方法
JP5961055B2 (ja) 2012-07-05 2016-08-02 日東電工株式会社 封止樹脂シート、電子部品パッケージの製造方法及び電子部品パッケージ

Also Published As

Publication number Publication date
TW202213550A (zh) 2022-04-01
KR20210146212A (ko) 2021-12-03
CN113725138A (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
US10056296B2 (en) Workpiece processing method
TW201841267A (zh) 半導體封裝件之製造方法
TWI790395B (zh) 載板的去除方法
US10933618B2 (en) Carrier plate removing method
TW202032701A (zh) 卡盤台
JP6971093B2 (ja) マルチブレード、加工方法
JP2021190462A (ja) パッケージ基板の製造方法
TWI805872B (zh) 晶圓的加工方法
TW202220039A (zh) 載板之除去方法
JP6991673B2 (ja) 剥離方法
US11328945B2 (en) Wafer forming apparatus
JP2013016568A (ja) バイト切削装置
JP2012039039A (ja) 加工方法
JP7394664B2 (ja) 被加工物の加工方法及びチップ搬送用治具
JP6943389B2 (ja) 被加工物の加工方法
TWI830932B (zh) 磨銳板及切割刀片的磨銳方法
JP7286233B2 (ja) チップの製造方法
US20220380564A1 (en) Resin sheet, manufacturing method of resin sheet, and resin covering method
JP2023104445A (ja) ウェーハの加工方法
JP2022083700A (ja) ウェーハの加工方法
TW202205462A (zh) 載板之除去方法
JP2021183356A (ja) 切削ブレード
TW202322234A (zh) 封裝元件的製造方法
JP2022032303A (ja) 基板の加工方法
JP2023091211A (ja) デバイスチップの製造方法、及び板状物

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240116