CN113725138A - 封装基板的制造方法 - Google Patents

封装基板的制造方法 Download PDF

Info

Publication number
CN113725138A
CN113725138A CN202110558245.6A CN202110558245A CN113725138A CN 113725138 A CN113725138 A CN 113725138A CN 202110558245 A CN202110558245 A CN 202110558245A CN 113725138 A CN113725138 A CN 113725138A
Authority
CN
China
Prior art keywords
substrate
chips
housing
chip
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110558245.6A
Other languages
English (en)
Inventor
松崎荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN113725138A publication Critical patent/CN113725138A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供封装基板的制造方法，容易地将多个芯片按照规定的配置排列而粘贴在基板上，容易地制造封装基板。封装基板的制造方法具有如下的步骤：分割步骤，对晶片进行分割而形成多个芯片；收纳步骤，准备形成有能够分别收纳该芯片的多个收纳凹部的芯片收纳治具，将通过该分割步骤而形成的多个该芯片分别收纳在该芯片收纳治具的该收纳凹部中；基板粘贴步骤，遍及多个该芯片的从该收纳凹部露出的各个面而粘贴基板，使粘贴在该基板上的多个该芯片从该芯片收纳治具分离；以及密封步骤，利用密封树脂对粘贴在该基板上的多个该芯片进行密封而形成封装基板。

Description

封装基板的制造方法
技术领域
本发明涉及的制造方法，该封装基板利用密封树脂对多个芯片进行密封并且当封装基板被分割时成为各个封装器件。
背景技术
在制造搭载于移动电话、个人计算机等电子设备的封装器件时，首先，在圆板状的半导体晶片的正面上形成IC(Integrated Circuit：集成电路)、LSI(Large ScaleIntegration：大规模集成电路)等器件。此时，将多个该器件以矩阵状配置于半导体晶片的正面上。然后，从背面侧对半导体晶片进行磨削而薄化，按照每个器件对半导体晶片进行分割而形成多个器件芯片。
接着，将多个器件芯片相互隔开规定的间隔而配置并粘接在印刷基板上。此时，将各器件芯片的电极与该印刷基板的分别成为对象的电极连接。之后，当利用密封树脂对配设于印刷基板上的各器件芯片进行密封时，形成平板状的封装基板。
当将该封装基板按照每个器件芯片进行分割时，能够得到CSP(Chip SizePackage：芯片尺寸封装)、QFN(Quad Flat Non-leaded Package：四方扁平无引脚封装)(参照专利文献1)。在此，为了实现封装器件的小型化、薄型化，已知有从密封树脂侧对分割前的封装基板进行磨削的技术(参照专利文献2和专利文献3)。
专利文献1：日本特开2011-114145号公报
专利文献2：日本特开2011-181641号公报
专利文献3：日本特开2014-15490号公报
在封装器件的制造工艺中，对半导体晶片及封装基板实施分割或磨削等各种加工。在加工装置中，当开始新种类的封装基板的加工时，为了导出适当的加工条件，另外为了导出更良好的加工条件，有时想要实施测试加工而评价加工结果。但是，由于包含器件芯片的封装基板昂贵，因此在测试加工中使用模拟了包含器件芯片的封装基板的测试用封装基板。
在制造测试用封装基板时，首先，对未形成有器件的晶片进行分割而形成多个芯片，将所形成的多个芯片粘贴于基板的一个面上。然后，利用密封树脂将基板的该一个面和芯片覆盖。在此，将多个芯片粘贴在基板上的作业例如通过作业者的手工作业来实施。即，作业者将芯片一张一张地用镊子等夹起而准确地粘贴于基板上的规定的位置。而且，该手工作业繁杂，消耗大量的时间，因此成为问题。
发明内容
本发明是鉴于该问题点而完成的，其目的在于提供封装基板的制造方法，能够将多个芯片按照规定的配置排列而粘贴在基板上从而容易地制造封装基板。
根据本发明的一个方式，提供一种封装基板的制造方法，其特征在于，该封装基板的制造方法具有如下的步骤：分割步骤，对晶片进行分割而形成多个芯片；收纳步骤，准备形成有能够分别收纳该芯片的多个收纳凹部的芯片收纳治具，将通过该分割步骤而形成的多个该芯片分别收纳在该芯片收纳治具的该收纳凹部中；基板粘贴步骤，遍及多个该芯片的从该收纳凹部露出的各个面而粘贴基板，使粘贴在该基板上的多个该芯片从该芯片收纳治具分离；以及密封步骤，利用密封树脂对粘贴在该基板上的多个该芯片进行密封而形成封装基板。
优选在该芯片收纳治具的多个该收纳凹部中分别形成有吸引孔，在该收纳步骤中，对多个该收纳凹部中所收纳的各个该芯片通过该吸引孔进行吸引保持，在该基板粘贴步骤中，解除对该芯片的吸引保持。
在本发明的一个方式的封装基板的制造方法中，准备形成有能够分别收纳芯片的多个收纳凹部的芯片收纳治具。并且，对晶片进行分割而形成多个芯片，将所形成的芯片分别收纳在芯片收纳治具的收纳凹部中。然后，遍及多个芯片的从收纳凹部露出的各个面而粘贴基板，利用密封树脂将多个该芯片密封而制造封装基板。
在此，在芯片收纳治具中，按照与基板上的芯片的预定配置对应的配置形成收纳凹部。因此，当将收纳在芯片收纳治具的各收纳凹部中的多个芯片一并粘贴在基板上时，各芯片在该基板上按照该预定的配置排列。即，当使用芯片收纳治具时，仅通过将芯片收纳在各收纳凹部中就能够按照规定的配置排列芯片，因此与通过手工作业将各个芯片粘贴在基板上的情况相比，能够极其容易地将芯片排列为规定的配置。
因此，根据本发明，提供封装基板的制造方法，能够将多个芯片按照规定的配置排列而粘贴在基板上从而容易地制造封装基板。
附图说明
图1是示意性地示出晶片的立体图。
图2是示意性地示出分割步骤的立体图。
图3是示意性地示出收纳步骤的立体图。
图4是示意性地示出被收纳于芯片收纳治具的芯片的剖视图。
图5是示意性地示出被收纳于芯片收纳治具的芯片的立体图。
图6是示意性地示出基板粘贴步骤的立体图。
图7是示意性地示出基板上的规定的位置上分别粘贴的多个芯片的立体图。
图8的(A)是示意性地示出密封步骤的准备阶段的剖视图，图8的(B)是示意性地示出密封步骤的剖视图，图8的(C)是示意性地示出封装基板的剖视图。
图9是示出封装基板的制造方法的各步骤的流程的流程图。
标号说明
1：晶片；1a：正面；1b：背面；3：分割预定线；3a：分割槽；5：器件；7：带；9：框架；11：框架单元；13：芯片；13a：正面；13b：背面；15：基板；15a：正面；15b：背面；17：密封树脂；19：封装基板；2：切削装置；4：切削单元；6：主轴壳体；8：刀具罩；10：主轴；12：切削刀具；14：基台；16：磨具部；18：旋转方向；20：供水源；22：供水管连接部；24：切削液喷射喷嘴；26：芯片收纳治具；28：收纳凹部；30：吸引孔；32：空间；34：吸引管；36：密封装置；38：注入路；40：模框部。
具体实施方式
参照附图对本发明的实施方式进行说明。在本实施方式的封装基板的制造方法中，将多个芯片按照规定的配置排列而粘贴在基板上，利用密封树脂密封多个该芯片而形成封装基板。图9是示出本实施方式的封装基板的制造方法的各步骤的流程的流程图。以下，对各步骤进行说明。
首先，实施分割步骤S10，对晶片进行分割而形成多个芯片。图1是示意性地示出晶片1的立体图。晶片1例如是由Si(硅)、SiC(碳化硅)、GaN(氮化镓)、GaAs(砷化镓)或其他半导体等材料、或者蓝宝石、玻璃、石英等材料形成的大致圆板状的基板等。该玻璃例如是碱玻璃、无碱玻璃、碱石灰玻璃、铅玻璃、硼硅酸玻璃、石英玻璃等。
在晶片1的正面1a侧设定有相互交叉的多条分割预定线3，在由分割预定线3划分的各区域中形成有IC或LSI等器件5。当沿着分割预定线3对晶片1进行分割时，得到各个芯片。另外，为了形成薄型的芯片，也可以在对晶片1进行分割之前从背面1b侧对该晶片1进行磨削而薄化。
另外，也可以在晶片1的正面1a上不形成器件5。例如，在将通过本实施方式的封装基板的制造方法制造的封装基板用于加工装置中的测试加工的情况下，存在测试加工的加工结果与器件5的有无无关的情况。即，有时在由晶片1形成的芯片13(参照图3等)中不需要器件5。
在晶片1上形成器件5的成本庞大，形成有器件5的晶片1昂贵。因此，在制造测试加工中使用的封装基板的情况下，为了削减成本，可以使用未形成器件5的晶片1。
晶片1的分割例如通过具有圆环状的切削刀具的切削装置来实施。或者，也可以通过能够沿着分割预定线3对晶片1照射激光束而对晶片1进行激光加工的激光加工装置来实施。以下，以使用切削装置的情况为例对分割步骤S10进行说明，但分割步骤S10不限于此。
另外，在对晶片1进行分割时，可以将以封住该框架9的开口的方式粘贴在由金属等形成的环状的框架9上的带7预先粘贴在晶片1的背面1b侧，形成框架单元11。在该情况下，由于能够借助框架9和带7对晶片1进行处理，因此晶片1的处理变得容易。
另外，对晶片1进行分割而形成的各个芯片继续被带7支承，因此芯片的处理也容易。而且，若将带7向径向外侧扩展，则所形成的各个芯片间的间隔扩大，因此芯片的拾取也变得容易。
图2是示意性地示出分割步骤S10的立体图。在分割步骤S10中使用的切削装置2具有：卡盘工作台(未图示)，其隔着带7对晶片1进行保持；以及切削单元4，其对保持于该卡盘工作台的晶片1进行切削。切削单元4具有：主轴10，其一端以能够旋转的方式收纳于主轴壳体6；以及圆环状的切削刀具12，其固定于主轴10的另一端侧。
在主轴壳体6中组装有使主轴10旋转的电动机，当利用该电动机使主轴10旋转时，固定于主轴10的切削刀具12旋转。切削刀具12具有：环状的基台14，其由铝等形成；以及圆环状的磨具部16，其固定于该基台14的外周。磨具部16由分散固定有由金刚石等形成的磨粒的结合材料形成，通过使从结合材料露出的磨粒与晶片1接触，能够切削晶片1。
切削单元4还具有覆盖切削刀具12的刀具罩8。在利用切削刀具12对晶片1进行切削时，对切削刀具12和晶片1提供纯水等切削液。将切削刀具12收纳在一对切削液喷射喷嘴24之间，从该一对切削液喷射喷嘴24向切削刀具12提供切削液。在刀具罩8上设置有与一端连接于供水源20的供水管的另一端连接的供水管连接部22。
在刀具罩8上设置有从该供水管连接部22向切削液喷射喷嘴24等提供切削液的提供路(未图示)。当利用切削刀具12对晶片1进行切削时，产生加工热和加工屑。此时，当从切削液喷射喷嘴24等向切削刀具12喷射切削液时，加工热和加工屑被该切削液去除。
该保持工作台和切削单元4能够在与晶片1的正面1a平行的方向上相对地移动。即，能够在加工进给方向(X轴方向)和与该加工进给方向垂直的分度进给方向上相对地移动。这里，主轴10与该分度进给方向平行，切削刀具12能够在与该分度进给方向垂直的面内旋转。
在分割步骤S10中，首先，利用保持工作台对晶片1进行保持。然后，使该保持工作台旋转而使分割预定线3的朝向与加工进给方向一致，使保持工作台和切削单元4相对移动而将切削刀具12定位于分割预定线3的延长线的上方。然后，一边使切削刀具12在旋转方向18上旋转一边使切削单元4下降，将切削刀具12的下端的高度定位于比晶片1的背面1b低且比带7的下表面高的高度位置。
然后，当使保持工作台和切削单元4沿着加工进给方向(X轴方向)相对移动时，利用旋转的切削刀具12沿着分割预定线3对晶片1进行切削，在晶片1上形成分割槽3a。然后，使切削单元4和保持工作台沿着分度进给方向相对地移动，同样地沿着其他相邻的分割预定线3依次对晶片1进行切削。
然后，在沿着沿一个方向的所有分割预定线3对晶片1进行分割之后，使保持工作台旋转，使沿晶片1的另一个方向的分割预定线3与加工进给方向一致。并且，同样地沿着沿该另一方向的分割预定线3对晶片1进行切削而形成分割槽3a。这样，当沿着所有的分割预定线3对晶片1进行分割时，形成多个芯片。
在分割步骤S10之后，实施收纳步骤S20。图3是示意性地示出收纳步骤S20的立体图。在收纳步骤S20中，首先，准备形成有能够分别收纳通过分割步骤S10而形成的芯片13的多个收纳凹部28的芯片收纳治具26。图3中包含示意性地示出芯片收纳治具26的立体图。在此，对芯片收纳治具26进行说明。
芯片收纳治具26例如由聚酰胺树脂、丙烯酸树脂、环氧树脂、聚碳酸酯、聚丙烯、ABS树脂(acrylonitrile-butadiene-styrene copolymer)等材料形成。芯片收纳治具26例如能够通过注射成型机、3D打印机等来制造。但是，芯片收纳治具26的材质和成型方法没有特别限定。
芯片收纳治具26在上表面具有与利用本实施方式的封装基板的制造方法制造的封装基板中的各芯片的配置对应的配置的多个收纳凹部28。各收纳凹部28的形状统一，具有与芯片13的平面形状对应的形状的平面形状，深度比芯片13的厚度小。
图4是示意性地示出收纳芯片13的芯片收纳治具26的剖视图。如图4所示，在芯片收纳治具26的内部形成有：空间32，其成为形成于各收纳凹部28的下方的吸引路；以及吸引孔30，其将各收纳凹部28的底面和该空间32连接。另外，在芯片收纳治具26的外周面连接有一端与空间32连接且另一端与未图示的吸引源连接的吸引管34。
在收纳步骤S20中，将通过分割步骤S10而形成的多个芯片13分别收纳在芯片收纳治具26的收纳凹部28中。在图3中示意性地示出了将芯片13收纳在收纳凹部28中的情况。
在收纳步骤S20中，将芯片13按照使在接下来说明的基板粘贴步骤S30中粘贴于基板15(参照图6等)上的正面13a朝向上方、使背面13b侧与收纳凹部28的底面相对的朝向收纳在收纳凹部28中。在使形成有器件5的芯片13收纳在收纳凹部28中的情况下，作业者需要注意芯片13向基板15上粘贴时的朝向。
另一方面，在将未形成有器件5的芯片13收纳在收纳凹部28中的情况下，作业者不必留意芯片13的朝向和正面背面，将芯片13仅收纳在收纳凹部28中即可。即，不用在意芯片13的朝向及位置、各芯片13的配置等，能够快速地进行作业。因此，与在基板15上分别通过手工作业配置芯片13的情况相比，作业者的负担大幅减轻，作业时间也能够大幅缩短。而且，也不会产生芯片13的配置的偏移等错误。
在收纳步骤S20中，在将芯片13收纳在芯片收纳治具26的所有收纳凹部28中之后，当通过吸引管34、空间32以及吸引孔30吸引各芯片13时，各芯片13被吸引固定于芯片收纳治具26。图5是示意性地示出在各收纳凹部28中收纳多个芯片13的芯片收纳治具26的立体图。如图5所示，各芯片13的向基板15粘贴的正面13a向上方露出。
在本实施方式的封装基板的制造方法中，接着实施基板粘贴步骤S30。图6是示意性地示出基板粘贴步骤S30的立体图。在基板粘贴步骤S30中，遍及从多个芯片13的收纳凹部28露出的各个面(正面13a)而粘贴基板15。即，所有的芯片13通过正面13a与基板15粘贴。
在此，对基板15进行说明。基板15例如是封装器件所包含的布线基板或模仿该布线基板的平板。例如，在制造用于测试加工的封装基板的情况下，根据测试加工的内容，有时基板15可以不使用昂贵的布线基板。在该情况下，若使用未形成布线的模仿了该布线基板的平板，则能够廉价地制造用于测试加工的封装基板。
在基板15的与多个芯片13粘贴的正面15a上，例如设置有用于芯片13的粘贴的粘接剂层(未图示)。或者，也可以在多个芯片13的与该基板15粘贴的正面13a上分别设置粘接剂层。
在基板粘贴步骤S30中，首先，将基板15定位于芯片收纳治具26的上方。此时，使基板15的正面15a朝向芯片收纳治具26。然后，使基板15下降，借助粘接剂层在基板15的正面15a上粘贴多个芯片13。然后，使粘贴于基板15的多个芯片13从芯片收纳治具26分离。在此，在芯片13此前被吸引保持于芯片收纳治具26的情况下，当使芯片13从芯片收纳治具26分离时解除对芯片13的吸引保持。
另外，在基板粘贴步骤S30中，也可以相对于使成为被粘贴面的正面15a朝向上方的基板15使收纳有芯片13的芯片收纳治具26下降，从而将芯片13粘贴于基板上。在该情况下，由于使芯片收纳治具26的芯片13的露出的面朝向下方而向基板15下降，因此以芯片13不落下的方式吸引保持芯片13即可。然后，在基板15上粘贴了多个芯片13之后，当提起芯片收纳治具26时解除对芯片13的吸引保持。
图7是示意性地示出粘贴有多个芯片13的基板15的立体图。在基板15上按照规定的配置粘贴有多个芯片13。在芯片13包含器件5且基板15为布线基板的情况下，在基板粘贴步骤S30中，将各器件5的电极等与该布线基板的电极连接。
在本实施方式的封装基板的制造方法中，接下来，实施密封步骤S40，利用密封树脂对粘贴于基板15的多个芯片13进行密封而形成封装基板。在密封步骤S40中，利用密封树脂对粘贴于基板15的多个芯片13进行密封而形成封装基板。密封步骤S40通过图8的(A)和图8的(B)中示意性地示出的密封装置36来实施。
密封装置36具有能够将粘贴在基板15的正面15a上的多个芯片13一并覆盖的模框部40和与该模框部40连接的注入路径38。使液态的密封树脂材料通过该注入路38流入模框部40的内部，用密封树脂材料填满该模框部40的内部，当使该密封树脂材料固化时，能够形成密封树脂17。例如，密封树脂材料是以环氧树脂为主成分并混入有填料的材料，被加热而液态化并注入。
模框部40具有比基板15的正面15a的与多个芯片13粘贴的区域大的开口，形成为与所形成的密封树脂17的形状对应的形状。该开口在整周范围内形成为同一平面状。模框部40的内部空间为长方体状，该内部空间的距离该开口的深度大于芯片13的厚度。
在密封步骤S40中，将基板15载置在平坦的工作台上。此时，使基板15的背面15b侧朝向该工作台面，使粘贴有多个芯片13的正面15a向上方露出。然后，一边用凹状的模框部40将粘贴在基板15的正面15a上的多个芯片13覆盖，一边将该模框部40载置在基板15上。此时，模板部40遍及开口的整周而与基板15的正面15a接触，由基板15和模板部40包围的区域被封闭。
图8的(A)是示意性地示出模框部40载置于基板15上且多个芯片13被模框部40覆盖的状态的剖视图。在密封步骤S40中，接下来，从注入路径38将液态的密封树脂材料注入到模框部40的内部空间，利用该密封树脂材料填满该内部空间。然后，若使密封树脂材料固化，则在基板15上形成构成封装基板的密封树脂17。图8(B)是示意性地示出形成在基板15上的密封树脂17等的剖视图。
之后，当将模框部40从基板15上去除时，封装基板19残留。图8的(C)是示意性地示出利用本实施方式的封装基板的制造方法而制造的封装基板19的剖视图。当对该封装基板19进行分割时，能够形成各个封装芯片。
所形成的封装芯片安装于电子设备而使用。另外，在对封装基板19进行分割之前，如果从密封树脂17侧对该封装基板19进行磨削而薄化，则能够形成薄型的封装芯片。另外，在未在封装基板19所包含的芯片13上形成器件5的情况下，所形成的封装基板19最适合作为尝试加工条件的测试加工的被加工物。
如以上说明的那样，当使用芯片收纳治具26时，与通过手工作业将芯片13粘贴于基板15的情况相比，能够按照规定的配置容易且高精度地将芯片13粘贴于基板15。即，根据本实施方式的封装基板的制造方法，能够容易地并且在短时间内制造封装基板19。
此外，本发明并不限定于上述实施方式的记载，能够进行各种变更来实施。例如，在上述实施方式的封装基板的制造方法中，说明了芯片收纳治具26对各芯片13进行吸引保持的情况，但本发明的一个方式不限于此。即，芯片收纳治具26对芯片13的保持方法并不限于吸引保持。例如，芯片收纳治具26可以在各收纳凹部28的底面上设置一对电极，也可以通过控制该一对电极的电位来对芯片13进行静电吸附。
上述实施方式的构造、方法等只要不脱离本发明的目的的范围，就能够适当变更而实施。

Claims (2)

1.一种封装基板的制造方法，其特征在于，
该封装基板的制造方法具有如下的步骤：
分割步骤，对晶片进行分割而形成多个芯片；
收纳步骤，准备形成有能够分别收纳该芯片的多个收纳凹部的芯片收纳治具，将通过该分割步骤而形成的多个该芯片分别收纳在该芯片收纳治具的该收纳凹部中；
基板粘贴步骤，遍及多个该芯片的从该收纳凹部露出的各个面而粘贴基板，使粘贴在该基板上的多个该芯片从该芯片收纳治具分离；以及
密封步骤，利用密封树脂对粘贴在该基板上的多个该芯片进行密封而形成封装基板。
2.根据权利要求1所述的封装基板的制造方法，其特征在于，
在该芯片收纳治具的多个该收纳凹部中分别形成有吸引孔，
在该收纳步骤中，对多个该收纳凹部中所收纳的各个该芯片通过该吸引孔进行吸引保持，
在该基板粘贴步骤中，解除对该芯片的吸引保持。
CN202110558245.6A 2020-05-26 2021-05-21 封装基板的制造方法 Pending CN113725138A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020091381A JP2021190462A (ja) 2020-05-26 2020-05-26 パッケージ基板の製造方法
JP2020-091381 2020-05-26

Publications (1)

Publication Number Publication Date
CN113725138A true CN113725138A (zh) 2021-11-30

Family

ID=78672747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110558245.6A Pending CN113725138A (zh) 2020-05-26 2021-05-21 封装基板的制造方法

Country Status (4)

Country Link
JP (1) JP2021190462A (zh)
KR (1) KR20210146212A (zh)
CN (1) CN113725138A (zh)
TW (1) TW202213550A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5709370B2 (ja) 2009-11-26 2015-04-30 株式会社ディスコ 切削装置及び切削方法
JP5465042B2 (ja) 2010-03-01 2014-04-09 株式会社ディスコ パッケージ基板の加工方法
JP5961055B2 (ja) 2012-07-05 2016-08-02 日東電工株式会社 封止樹脂シート、電子部品パッケージの製造方法及び電子部品パッケージ

Also Published As

Publication number Publication date
KR20210146212A (ko) 2021-12-03
JP2021190462A (ja) 2021-12-13
TW202213550A (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
JP6909621B2 (ja) ウォータージェット加工装置
JP4846411B2 (ja) 半導体パッケージ用治具
CN106935536B (zh) 芯片收纳托盘
CN107104079B (zh) 加工方法
TWI790395B (zh) 載板的去除方法
CN111463162B (zh) 载体板的去除方法
JP2021174896A (ja) 加工方法及び保持テーブル
TW202145336A (zh) 修整構件
CN113964075A (zh) 载体板的去除方法
KR20190003348A (ko) 웨이퍼의 가공 방법
JP7175628B2 (ja) チャックテーブル
CN113725138A (zh) 封装基板的制造方法
JP7394664B2 (ja) 被加工物の加工方法及びチップ搬送用治具
US11328945B2 (en) Wafer forming apparatus
JP7337449B2 (ja) 目立てプレートの製造方法、及び切削ブレードの目立て方法
US20220380564A1 (en) Resin sheet, manufacturing method of resin sheet, and resin covering method
CN111312615B (zh) 被加工物的加工方法
JP2013016568A (ja) バイト切削装置
US11133220B2 (en) Manufacturing method of packages
JP2023104445A (ja) ウェーハの加工方法
JP2012039039A (ja) 加工方法
JP7110014B2 (ja) ウェーハの加工方法
JP2022038001A (ja) ドレッサーボードの製造方法及びドレッシング方法
CN117656271A (zh) 修整工具的固定方法和修整工具
CN115319543A (zh) 修整板和切削刀具的修整方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination