TW201841267A - 半導體封裝件之製造方法 - Google Patents

半導體封裝件之製造方法 Download PDF

Info

Publication number
TW201841267A
TW201841267A TW107102321A TW107102321A TW201841267A TW 201841267 A TW201841267 A TW 201841267A TW 107102321 A TW107102321 A TW 107102321A TW 107102321 A TW107102321 A TW 107102321A TW 201841267 A TW201841267 A TW 201841267A
Authority
TW
Taiwan
Prior art keywords
wiring substrate
sealing
semiconductor package
substrate
surrounding portion
Prior art date
Application number
TW107102321A
Other languages
English (en)
Other versions
TWI735733B (zh
Inventor
張秉得
金永奭
Original Assignee
日商迪思科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商迪思科股份有限公司 filed Critical 日商迪思科股份有限公司
Publication of TW201841267A publication Critical patent/TW201841267A/zh
Application granted granted Critical
Publication of TWI735733B publication Critical patent/TWI735733B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Abstract

[課題]本發明係對半導體封裝件有效地形成預定膜厚的屏蔽層。[解決手段]本發明係一種半導體封裝件（10）之製造方法，其以密封劑密封配線基板（11）上的半導體晶片（12），並準備配線基板，使埋設側面屏蔽層（17）的立設圍繞部（21）豎立設置成圍繞半導體晶片的安裝處，並在配線基板上將半導體晶片安裝在立設圍繞部的內側，供應密封樹脂給立設圍繞部的內側，形成密封基板（15），並沿著分割預定線將密封基板分割並單體化成各個半導體封裝件（10），且在半導體封裝件上形成遮斷電磁波的上表面屏蔽層（18）。

Description

半導體封裝件之製造方法
本發明係關於一種具有屏蔽功能的半導體封裝件之製造方法。
一般對於手機等攜帶式通訊機器所使用的半導體封裝件，要求抑制從半導體封裝件洩漏電磁雜訊。就半導體封裝件而言，已知的是以樹脂（密封樹脂）密封配線基板上所搭載的半導體晶片，並沿著樹脂層的外面形成屏蔽層之技術（參照例如專利文獻1）。屏蔽層雖然也有以板金屏蔽形成的情況，但會隨著板金厚度變大而成為機器小型化或薄型化障礙的主要原因。因此，利用濺鍍法、噴塗法、CVD（Chemical Vapor Deposition；化學氣相沉積）法、噴墨法、網版印刷法等薄薄地形成屏蔽層的技術被提出。 [習知技術文獻] [專利文獻]
[專利文獻1]日本特開2012-039104號公報
[發明所欲解決的課題] 然而，專利文獻1所記載的半導體封裝件由於封裝件的側面相對於上表面形成為略垂直，所以不容易以和封裝件的上表面以均等的厚度在側面形成屏蔽層。此外，上述濺鍍法等屏蔽層的成膜方法由於對於半導體封裝件從上方將屏蔽層進行成膜，所以有屏蔽層對於封裝件側面的成膜需要長的時間這種問題。
因此，本發明的目的係提供一種可以有效地形成預定膜厚的屏蔽層的半導體封裝件之製造方法。 [解決課題的技術手段]
藉由本發明，提供一種半導體封裝件之製造方法，其係製造利用密封樹脂密封半導體晶片的半導體封裝件，具備以下步驟：配線基板準備步驟，準備配線基板，該配線基板具備：多個安裝部，形成於在配線基板上表面交叉的多條分割預定線所劃分的各區域上，並在該些安裝部的上表面安裝半導體晶片；立設圍繞部，圍繞各該安裝部而形成於該些安裝部與該些分割預定線之間；以及側面屏蔽層，在該立設圍繞部內圍繞該安裝部，遍及厚度方向遮斷電磁波；晶片安裝步驟，在該配線基板上的該安裝部上安裝多個半導體晶片；密封基板形成步驟，供應密封樹脂給安裝有該半導體晶片的該配線基板的該立設圍繞部的內側，以密封樹脂密封該半導體晶片，形成密封基板；單體化步驟，在實施該密封基板形成步驟後，沿著該分割預定線將該密封基板分割並單體化成各個半導體封裝件；以及上表面屏蔽層形成步驟，在實施該密封基板形成步驟後，在該些半導體封裝件的密封樹脂上表面形成遮斷電磁波的上表面屏蔽層。
藉由此構造，在配線基板的立設圍繞部內，將側面屏蔽層形成為圍繞半導體晶片並遍及厚度方向遮斷電磁波。因此，在半導體封裝件的密封樹脂上表面形成上表面遮斷層，利用上表面屏蔽層及側面屏蔽層屏蔽半導體晶片的上方及側方。此外，只在半導體封裝件的密封樹脂上表面從上方形成上表面屏蔽層即可，可對於半導體封裝件有效地形成預定膜厚的屏蔽層。
較佳為在實施該密封基板形成步驟後且實施該上表面屏蔽層形成步驟前，實施去除步驟，將該密封樹脂的表面平坦化，同時去除供應給該立設圍繞部上表面的密封樹脂，使形成於該立設圍繞部內的該側面屏蔽層的前端外露於該立設圍繞部上表面。
較佳為在實施該密封基板形成步驟後，進一步具備去除步驟，沿著該側面屏蔽層去除供應給該立設圍繞部上表面的密封樹脂，使形成於該立設圍繞部內的該側面屏蔽層的前端外露。
較佳為該配線基板準備步驟係在該配線基板上層積貼合多片絕緣膜，形成該立設圍繞部及該側面屏蔽層，該些絕緣膜係預先形成有在該安裝部上安裝該半導體晶片用的開口，同時填充有圍繞該開口的導電材。
較佳為該配線基板準備步驟包含：密封步驟，分別圍繞該配線基板上的該些安裝部而以導電劑密封；以及立設圍繞部形成步驟，將具有多個在各該安裝部上安裝該半導體晶片用的開口且含有圍繞該開口的導電材之開口中介層，在使該開口與該配線基板的該安裝部分別對應定位後，以該導電劑接著，形成該立設圍繞部及該側面屏蔽層；在該密封基板形成步驟中，以密封樹脂將安裝有該半導體晶片的該配線基板、該開口中介層、該導電劑之間進行密封，形成該密封基板。
較佳為該配線基板準備步驟包含：配設步驟，分別圍繞該配線基板上的多個安裝部並空開間隔而配設導電劑；以及立設圍繞部形成步驟，將具有多個在各該安裝部上安裝該半導體晶片用的開口且含有圍繞該開口的導電材的開口中介層，在使該開口與該配線基板的該安裝部分別對應定位後，以該導電劑接著，形成該立設圍繞部及該側面屏蔽層；該導電劑的間隔係比該電磁波的波長窄，遮斷電磁波，在該密封基板形成步驟中，以密封樹脂將安裝有該半導體晶片的該配線基板、該開口中介層、該些導電劑之間進行密封，形成該密封基板。 [發明功效]
藉由本發明，在配線基板的立設圍繞部內，將側面屏蔽層形成為圍繞半導體晶片並遍及厚度方向遮斷電磁波。因此，只在半導體封裝件的密封樹脂上表面從上方形成上表面屏蔽層即可，可對於半導體封裝件有效地形成預定膜厚的屏蔽層。
以下，參照附圖，就本實施形態的半導體封裝件之製造方法進行說明。圖1為第1實施形態的半導體封裝件的剖面示意圖。再者，以下的實施形態僅是顯示一例者，既可以在各步驟間具備其他的步驟，也可以適當更換步驟的順序。
如圖1所示，半導體封裝件10為在EMI（Electro-Magnetic Interference；電磁干擾）需要遮斷的全部封裝件，經由配線基板（插入基板）11下表面所設的凸塊14而安裝於通訊機器等上。在配線基板11的上表面安裝有半導體晶片12，半導體晶片12為配線基板11的上表面所填充的密封樹脂16所密封。在半導體封裝件10的配線基板11上形成有連接於半導體晶片12的電極或包含接地線的各種配線。
半導體晶片12係將半導體晶圓單體化而形成為矽、砷化鎵等半導體基板上的各元件，接合於配線基板11上。這種半導體封裝件10為了防止電磁雜訊洩漏到周圍的電子電路等，形成有屏蔽層。通常在屏蔽層的成膜時，由於對於半導體封裝件10從上方利用濺鍍法等形成導電膜，所以難以在半導體封裝件10的側面形成導電膜，要將屏蔽層形成到所希望的厚度，需要長的時間。
於是，在本實施形態的半導體封裝件10方面，將立設圍繞部21設置成包圍配線基板11上的半導體晶片12，以埋設於立設圍繞部21內的導電材屏蔽半導體晶片12的周圍。在此立設圍繞部21內利用導電材形成側面屏蔽層17，在半導體封裝件10上表面利用濺鍍法等形成上表面屏蔽層18。如此，由於無需利用濺鍍法等在側面形成屏蔽層，所以可對於半導體封裝件10有效地形成預定膜厚的屏蔽層。
（第1實施形態） 以下，參照圖2至圖5，就第1實施形態的半導體封裝件之製造方法進行說明。圖2為第1實施形態的配線基板的立體圖。圖3及圖4為第1實施形態的半導體封裝件之製造方法的說明圖。圖5為顯示第1實施形態的半導體封裝件之製造方法變形例的圖。再者，圖3A為顯示配線基板準備步驟一例的圖，圖3B為顯示晶片安裝步驟一例的圖，圖3C為顯示密封基板形成步驟一例的圖。圖4A為顯示研削步驟一例的圖，圖4B為顯示單體化步驟一例的圖，圖4C為顯示上表面屏蔽層形成步驟一例的圖。
如圖2及圖3A所示，首先實施配線基板準備步驟。配線基板準備步驟係為半導體晶片12（參照圖3B）用而準備埋設有各種配線的配線基板11。配線基板11的上表面為交叉的分割預定線22所劃分成格子狀，在劃分的多個區域上形成有安裝半導體晶片12的安裝部23。在安裝部23與分割預定線22之間，將立設圍繞部21形成為圍繞安裝部23。立設圍繞部21豎立設置形成得比安裝於安裝部23上的半導體晶片12的厚度高。
此外，立設圍繞部21的內周面係傾斜成開口面積朝安裝部23逐漸變窄的傾斜面24。在立設圍繞部21內形成有側面屏蔽層17，其係圍繞安裝部23，遍及厚度方向遮斷電磁雜訊（電磁波）。如此，配線基板11成為在上表面設有凹狀凹腔25的形狀，在凹腔25的底面形成有安裝部23，同時在相鄰的凹腔25之間形成有立設圍繞部21。此外，在配線基板11內設有接地線等各種配線，在配線基板11的下表面配設有凸塊14。
如圖3B所示，實施配線基板準備步驟後，實施晶片安裝步驟。晶片安裝步驟係在配線基板11上的各安裝部23上安裝各半導體晶片12。此情況，將半導體晶片12下表面的電極直接連接於安裝部23上表面的電極，進行覆晶（Flip Chip）接合。半導體晶片12與安裝部23以導電性接著劑等接合，以底膠（Underfill）等補強。由於半導體晶片12的厚度小於立設圍繞部21的厚度，所以半導體晶片12的側方被埋設於立設圍繞部21的側面屏蔽層17確實地屏蔽。再者，不限於半導體晶片12的厚度小於立設圍繞部21的厚度的構造。也可以形成得半導體晶片12的厚度大於立設圍繞部21的厚度。此情況，可利用後述的研削步驟，和密封劑共同研削半導體晶片，使高度一致。
如圖3C所示，實施晶片安裝步驟後，實施密封基板形成步驟。密封基板形成步驟係供應密封樹脂16給安裝有多個半導體晶片12的配線基板11的立設圍繞部21內側，以密封樹脂16密封各半導體晶片12，形成密封基板15（參照圖4A）。此情況，將配線基板11的下表面保持於密封用的保持夾具（未圖示），將模具27配置成覆蓋配線基板11的上表面。模具27的上壁開有注入口28，注入口28的上方設有密封樹脂16的供應噴嘴29。
然後，從供應噴嘴29通過注入口28供應密封樹脂16給配線基板11的上表面，密封半導體晶片12。在此狀態，密封樹脂16被加熱或乾燥而硬化，形成在配線基板11的上表面形成有樹脂層13（參照圖4A）的密封基板15。再者，密封樹脂16使用具有硬化性者，可從例如環氧樹脂、矽氧樹脂、胺基甲酸乙酯樹脂（Urethane Resin）、不飽和聚酯樹脂、丙烯酸胺基甲酸乙脂樹脂（Acrylic Urethane Resin）、或聚醯亞胺樹脂（Polyimide Resin）等中選擇。如此一來，可一次全部地密封配線基板11上的多個半導體晶片12。
供應密封樹脂16時，由於立設圍繞部21的內周面朝安裝部23傾斜，所以密封樹脂16會沿著傾斜面24朝安裝部23流動。因此，可將密封樹脂16容易填充於配線基板11所形成的凹腔25的內側。此外，由於立設圍繞部21的傾斜面24平緩地傾斜，所以氣泡難以殘留於密封樹脂16內。此外，由於半導體晶片12為密封樹脂16所整個密封，所以可省略晶片安裝步驟的半導體晶片12與安裝部23之間的底膠等的補強。
如圖4A所示，實施密封基板形成步驟後，實施研削步驟（去除步驟）。研削步驟係利用研削將樹脂層13的表面平坦化，同時去除供應給立設圍繞部21上表面的樹脂層13。此情況，將密封基板15保持於研削裝置（未圖示）的保持夾具，藉由密封基板15的樹脂層13與研削輪31旋轉接觸來研削密封基板15。然後，利用研削輪31將密封基板15研削到目標厚度，使形成於立設圍繞部21內的側面屏蔽層17的上端（前端）外露於立設圍繞部21的上表面。
如圖4B所示，實施研削步驟後，實施單體化步驟。單體化步驟係沿著分割預定線將密封基板15分割並單體化成各個半導體封裝件10。此情況，將密封基板15保持於切削裝置（未圖示）的保持夾具，在密封基板15的外側，將切削刀片33對準密封基板15的分割預定線。切削刀片33係使金剛石磨粒等以結合劑固化後，成型為圓板狀，安裝於主軸（未圖示）的前端。
然後，在密封基板15的外側，將切削刀片33降到可切斷密封基板15的深度，將密封基板15相對於此切削刀片33在水平方向進行切削進給。沿著一條分割預定線將密封基板15完全切斷後，就將切削刀片33對準相鄰的分割預定線，完全切斷密封基板15。藉由反覆進行此切斷動作，將密封基板15沿著分割預定線分割為各個半導體封裝件10。此外，由於在形成上表面屏蔽層18（參照圖4C）之前單體化密封基板15，所以可抑制切削刀片33附著導電層引起的切削性能降低。
如圖4C所示，實施單體化步驟後，實施上表面屏蔽層形成步驟。上表面屏蔽層形成步驟係在多個半導體封裝件10的樹脂層13上表面形成遮斷電磁雜訊（電磁波）的上表面屏蔽層18。此情況，將半導體封裝件10排列配置於濺鍍裝置（未圖示）的保持夾具，從上方將導電層成膜於半導體封裝件10，在半導體封裝件10上形成上表面屏蔽層18。由於側面屏蔽層17的上端外露於半導體封裝件10的上表面，所以可連接上表面屏蔽層18與側面屏蔽層17。
因此，由於只在半導體封裝件10的上表面形成上表面屏蔽層18即可，所以容易將上表面屏蔽層18以可發揮充分屏蔽效果程度的厚度成膜於半導體封裝件10的上表面。如此一來，可製造半導體晶片12的上方及側方以上表面屏蔽層18及側面屏蔽層17覆蓋的半導體封裝件10。由於上表面屏蔽層18連接於側面屏蔽層17，側面屏蔽層17連接於配線基板11的接地線，所以可將在半導體封裝件10產生的電磁雜訊通過接地線放出到半導體封裝件10外部。
再者，上表面屏蔽層18為由銅、鈦、鎳、金等之中一個以上的金屬所成膜的厚度為數μm以上的多層膜，由例如濺鍍法、離子鍍層法、噴塗法、CVD（Chemical Vapor Deposition；化學氣相沉積）法、噴墨法、網版印刷法所形成。此外，上表面屏蔽層18也可以利用真空貼合而形成，真空貼合是在真空大氣下將具有上述多層膜的金屬膜接著於半導體封裝件10上表面。此外，在濺鍍法等PVD（Physical Vapor Deposition；物理氣相沉積）法方面，不僅在半導體封裝件10的上表面，實際上在側面也會薄薄地形成屏蔽層（未圖示）。然而，由於在半導體封裝件10的側面未形成充分厚度的屏蔽層，所以本實施形態中，在立設圍繞部21內的配線形成側面屏蔽層17，以有效地防止電磁波干擾。
再者，作為第1實施形態，雖然就製造覆晶接合的半導體封裝件10的方法進行了說明，但不受此構造限定。也可以如圖5A的變形例所示，經由引線36連接半導體晶片12的電極與配線基板11的電極而製造引線接合的半導體封裝件20。再者，變形例的半導體封裝件20之製造方法，除了接合方法之外，都和第1實施形態的半導體封裝件之製造方法相同，所以省略說明。
此外，作為第1實施形態，雖然就立設圍繞部21的內周面成為傾斜面24的構造進行了說明，但不受此構造限定。也可以如圖5B的變形例的半導體封裝件30所示，半導體封裝件的立設圍繞部38的內周面以垂直面39形成。此情況，也可以如圖5C的變形例的半導體封裝件35所示，實施引線接合以取代覆晶接合。再者，第1實施形態的半導體封裝件之製造方法，也可以在單體化步驟之前實施上表面屏蔽層形成步驟。
如以上，藉由第1實施形態的半導體封裝件之製造方法，在配線基板11的立設圍繞部21內，將側面屏蔽層17形成為圍繞半導體晶片，遍及厚度方向遮斷電磁波。因此，藉由在半導體封裝件10的樹脂層13上形成上表面屏蔽層18，利用上表面屏蔽層18及側面屏蔽層17屏蔽半導體晶片12的上方及側方。此外，只在半導體封裝件10的上表面從上方形成上表面屏蔽層18即可，可對於半導體封裝件10有效地形成預定膜厚的屏蔽層。
（第2實施形態） 參照圖6至圖8，就第2實施形態的半導體封裝件之製造方法進行說明。圖6及圖7為第2實施形態的半導體封裝件之製造方法的說明圖。圖8為顯示第2實施形態的半導體封裝件之製造方法變形例的圖。再者，圖6A為顯示配線基板準備步驟一例的圖，圖6B為顯示晶片安裝步驟一例的圖，圖6C為顯示密封基板形成步驟一例的圖。圖7A為顯示切削步驟一例的圖，圖7B為顯示單體化步驟一例的圖，圖7C為顯示上表面屏蔽層形成步驟一例的圖。再者，在第2實施形態，將對和第1實施形態同樣的構造，盡量省略而進行說明。
如圖6A所示，首先實施配線基板準備步驟。配線基板準備步驟和第1實施形態同樣，係為半導體晶片42（參照圖6B）用而準備埋設有各種配線的配線基板41。在配線基板41上形成有安裝半導體晶片42的安裝部53，同時設置有圍繞安裝部53的立設圍繞部51。立設圍繞部51的內周面成為傾斜面54，在立設圍繞部51內形成有側面屏蔽層47，其係圍繞安裝部53，遍及厚度方向遮斷電磁雜訊。此外，在配線基板41內設置有接地線等各種配線，在配線基板41的下表面配設有凸塊44。
如圖6B所示，實施配線基板準備步驟後，實施晶片安裝步驟。晶片安裝步驟和第1實施形態同樣，係將半導體晶片42下表面的電極直接連接於安裝部53上表面的電極，進行覆晶接合。如圖6C所示，實施晶片安裝步驟後，實施密封基板形成步驟。密封基板形成步驟和第1實施形態同樣，係通過模具57的注入口58從供應噴嘴59供應密封樹脂46，以密封樹脂46密封半導體晶片42，形成密封基板45（參照圖7A）。
如圖7A所示，實施密封基板形成步驟後，實施切削步驟（去除步驟）。切削步驟係沿著側面屏蔽層47以切削刀片61切削供應給立設圍繞部51上表面的樹脂層43（密封樹脂）。此情況，將密封基板45保持於切削裝置（未圖示）的保持夾具，將切削刀片61對準密封基板45的側面屏蔽層47的形成位置。切削刀片61係使金剛石磨粒等以結合劑固化後，成形為圓板狀，安裝於主軸（未圖示）的前端。再者，切削刀片61比後述的單體化步驟的切削刀片63形成得更寬幅。
然後，在密封基板45的外側，將切削刀片61降到立設圍繞部51上表面的高度位置，相對於此切削刀片61將密封基板45在水平方向進行切削進給。藉由沿著側面屏蔽層47反覆對密封基板45進行半切斷，從立設圍繞部51的上表面部分地去除樹脂層43，使側面屏蔽層47的上端從密封基板45外露。如此，第2實施形態在以切削步驟在密封基板45上形成淺槽而使側面屏蔽層47部分地外露之點，和以研削步驟使側面屏蔽層外露的第1實施形態不同。
如圖7B所示，實施切削步驟後，實施單體化步驟。單體化步驟係在將密封基板45保持於切削裝置（未圖示）的保持夾具的狀態，以切削刀片63完全切斷密封基板45，沿著分割預定線（淺槽）分割為各個半導體封裝件40。此情況，使用比切削步驟的切削刀片61更薄幅的切削刀片63。再者，也可以利用雙切割機同時實施單體化步驟與切削步驟，以其中一方的切削刀片61使側面屏蔽層47從樹脂層43外露，同時以另一方的切削刀片63單體化密封基板45。
如圖7C所示，實施單體化步驟後，實施上表面屏蔽層形成步驟。上表面屏蔽層形成步驟和第1實施形態同樣，係對於半導體封裝件40從上方將導電性材料成膜。此時，半導體封裝件40藉由部分地去除樹脂層43，形成階差49，對於半導體封裝件40的上表面與階差49形成上表面屏蔽層48。由於側面屏蔽層47的上端外露於階差49的底面，所以藉由將導電性材料成膜於階差49，以連接上表面屏蔽層48與側面屏蔽層47。
如此一來，可製造以上表面屏蔽層48及側面屏蔽層47覆蓋半導體晶片42的半導體封裝件40。再者，上表面屏蔽層48為由銅、鈦、鎳、金等之中一個以上的金屬所成膜的厚度為數μm以上的多層膜，可由例如濺鍍法、離子鍍層法、噴塗法、CVD（Chemical Vapor Deposition；化學氣相沉積）法、噴墨法、網版印刷法、真空貼合法所形成。此外，在濺鍍法等PVD（Physical Vapor Deposition；物理氣相沉積）法方面，不僅在半導體封裝件40的上表面，實際上在側面也會薄薄地形成屏蔽層（未圖示）。然而，由於在半導體封裝件40的側面未形成充分厚度的屏蔽層，所以本實施形態中，在立設圍繞部51內的配線形成側面屏蔽層47，以有效地防止電磁波干擾。
此外，作為第2實施形態，雖然就製造覆晶接合的半導體封裝件40的方法進行了說明，但不受此構造限定。也可以如圖8A的變形例所示，經由引線66連接半導體晶片42的電極與配線基板41的電極而製造引線接合的半導體封裝件50。再者，變形例的半導體封裝件50之製造方法，除了接合方法之外，都和第2實施形態的半導體封裝件之製造方法相同，所以省略說明。
此外，作為第2實施形態，雖然就立設圍繞部51的內周面成為傾斜面54的構造進行了說明，但不受此構造限定。也可以如圖8B的變形例的半導體封裝件60所示，立設圍繞部68的內周面以垂直面69形成。此情況，如圖8C的變形例的半導體封裝件65所示，可實施引線接合以取代覆晶接合。再者，在第2實施形態的半導體封裝件之製造方法方面，可在單體化步驟之前實施上表面屏蔽層形成步驟。此外，由於在階差49的側面也形成有屏蔽層，所以即使半導體晶片42的厚度比立設圍繞部51的厚度形成得更大，也可以用屏蔽層覆蓋半導體晶片42的側方。
如以上，藉由第2實施形態的半導體封裝件之製造方法，和第1實施形態同樣，可對於半導體封裝件40有效地形成預定膜厚的屏蔽層。此外，作為去除步驟，藉由實施切削步驟以取代研削步驟，可用切削裝置接著切削步驟實施單體化步驟，使生產效率提高。
（第3實施形態） 參照圖9，就第3實施形態的半導體封裝件之製造方法進行說明。再者，第3實施形態的半導體封裝件之製造方法，只有關於配線基板準備步驟，和第1、第2實施形態的半導體封裝件之製造方法不同。因此，此處就第3實施形態的配線基板準備步驟進行說明。圖9為顯示第3實施形態的配線基板準備步驟一例的圖。
如圖9所示，配線基板準備步驟係將用於在安裝部73安裝半導體晶片78而開口的多片絕緣膜74a－74d層積貼合，形成立設圍繞部75。各絕緣膜74上都環狀地填充有導電材76a－76d，藉由層積各絕緣膜74a－74d的導電材76a－76d，形成側面屏蔽層77。此情況，如圖9A所示，準備形成有包含電極或接地線的配線的基底基板72，對於基底基板72層積聚醯亞胺樹脂等絕緣膜74a。絕緣膜74的與安裝部73對應的位置開口。
如圖9B所示，在以感光性樹脂形成絕緣膜74a時，對絕緣膜74a實施曝光及顯影，在絕緣膜74a的開口周圍形成槽。藉由在絕緣膜74a的槽中填充導電材76a，形成立設圍繞部75（參照圖9E）及側面屏蔽層77的第一層。再者，在以非感光性樹脂形成絕緣膜74a時，可利用雷射加工在絕緣膜74a的開口周圍形成槽。如圖9C所示，對第一層的絕緣膜74a上面層積開口尺寸比第一層的絕緣膜74a更大的第二層的絕緣膜74b。
如圖9D所示，在第二層的絕緣膜74b的開口周圍形成槽，對槽填充導電材76b。藉此，連接第二層的導電材76b與第一層的導電材76a，形成立設圍繞部75（參照圖9E）及側面屏蔽層77的第二層。然後，如圖9E所示，藉由反覆進行絕緣膜74a－74d的積層與導電材76a－76d的設置直到立設圍繞部75高於半導體晶片78，將立設圍繞部75及側面屏蔽層77形成為圍繞安裝部73。此情況，每當積層數增加，開口尺寸就更大，藉此使立設圍繞部75的內周面傾斜。
如此準備配線基板71，就可經過上述第一、第二半導體封裝件之製造方法的各步驟製造半導體封裝件。再者，配線基板準備步驟不限於覆晶接合用的配線基板，對於製造引線接合用的配線基板也可以適用。此外，在垂直形成立設圍繞部的內周面時，層積開口尺寸相同的絕緣膜。
如以上，藉由第3實施形態的半導體封裝件之製造方法，可利用膜貼合，在配線基板71上精確度良好地形成立設圍繞部75及側面屏蔽層77。此外，和第1實施形態同樣，可對於半導體封裝件65有效地形成預定膜厚的屏蔽層。
（第4實施形態） 參照圖10，就第4實施形態的半導體封裝件之製造方法進行說明。再者，只關於配線基板準備步驟，第4實施形態的半導體封裝件之製造方法和第1、第2實施形態的半導體封裝件之製造方法不同。因此，此處主要就配線基板準備步驟進行說明。圖10為顯示第4實施形態的配線基板準備步驟一例的圖。再者，圖10A及圖10B為分別顯示密封步驟一例的圖，圖10C為顯示立設圍繞部形成步驟一例的圖。圖11為顯示第4實施形態的密封基板形成步驟一例的圖。
如圖10A及圖10B所示，在配線基板準備步驟，首先實施密封步驟。密封步驟係以導電劑84密封成分別圍繞配線基板81上的多個安裝部83。此情況，準備形成有電極或包含接地線的配線的配線基板81，以分配器（未圖示）等將導電劑84塗布成圍繞配線基板81上的安裝部83。再者，在本實施形態中，可以在對配線基板81進行密封之前，將半導體晶片89（參照圖11）安裝於安裝部83上。此外，以導電劑84密封的方法不受特別限定，例如可以利用網版印刷，以導電劑84進行密封。
如圖10C所示，實施密封步驟後，實施立設圍繞部形成步驟。立設圍繞部形成步驟係在配線基板81上經由導電劑84而層積開口中介層85。為了在各安裝部83上安裝半導體晶片89（參照圖11），將開口中介層85開口，將環狀的導電材86形成為圍繞各開口。將開口中介層85的開口分別定位於安裝部83，藉由以導電劑84將開口中介層85接著於配線基板81，而將開口中介層85的導電材86電性連接於配線基板81的電極。
藉此，在安裝部83的周圍比半導體晶片89高地形成立設圍繞部87，同時利用導電劑84與開口中介層85內的導電材86形成側面屏蔽層88。藉由開口中介層85對配線基板81的接著這種簡易的作業，可短時間且低成本地形成立設圍繞部87及側面屏蔽層88。再者，導電劑84無需遍及安裝部83的全周塗布，也可以設置比電磁波的波長窄的間隙，以便遮斷電磁雜訊。
如此準備配線基板81，就可經過上述第一、第二半導體封裝件之製造方法的各步驟製造半導體封裝件。此情況，密封基板形成步驟係以密封樹脂91密封安裝有半導體晶片89的配線基板81、開口中介層85、導電劑84之間，形成密封基板92（參照圖11）。藉此，利用密封樹脂91補強開口中介層85。此外，配線基板準備步驟不限於覆晶接合用的配線基板，對製造引線接合用的配線基板也可以適用。
如以上，藉由第4實施形態的半導體封裝件之製造方法，可利用導電劑84的密封，在配線基板81上短時間且低成本地形成立設圍繞部87及側面屏蔽層88。此外，和第1實施形態同樣，可對於半導體封裝件10有效地形成預定膜厚的屏蔽層。再者，導電劑84為例如具有導電性者即可，例如既可以是單一元素的金屬，也可以是金屬合金。
（第5實施形態） 參照圖12，就第5實施形態的半導體封裝件之製造方法進行說明。再者，只關於配線基板準備步驟，第5實施形態的半導體封裝件之製造方法和第1、第2實施形態的半導體封裝件之製造方法不同。因此，此處主要就配線基板準備步驟進行說明。圖12為顯示第5實施形態的配線基板準備步驟一例的圖。再者，圖12A及圖12B為分別顯示配設步驟一例的圖，圖12C為顯示立設圍繞部形成步驟一例的圖。圖13為顯示第5實施形態的密封基板形成步驟一例的圖。
如圖12A及圖12B所示，在配線基板準備步驟，首先實施配設步驟。配設步驟係將焊料等多個導電劑104空開間隔而配設成分別圍繞配線基板101上的多個安裝部103。此情況，係準備形成了包含電極或接地線的配線之配線基板101，以分配器（未圖示）等將多個導電劑104等間隔地配設成圍繞配線基板101上的安裝部103。再者，在本實施形態中，可以在對配線基板101配設導電劑104之前，將半導體晶片109（參照圖13）安裝於安裝部103上。再者，配設步驟可以利用所謂的焊接來實施。
如圖12C所示，實施配設步驟後，實施立設圍繞部形成步驟。立設圍繞部形成步驟係在配線基板101上經由多個導電劑104而層積開口中介層105。為了在各安裝部103上安裝半導體晶片109（參照圖13），將開口中介層105開口，將環狀的導電材106形成為圍繞各開口。將開口中介層105的開口分別定位於安裝部103，藉由以多個導電劑104將開口中介層105對於配線基板101接著，而將開口中介層105的導電材106電性連接於配線基板101的電極。
藉此，在安裝部103的周圍比半導體晶片109高地形成立設圍繞部107，同時利用利用多個導電劑104與開口中介層105內的導電材106形成側面屏蔽層108。由於導電劑104的間隔形成得比電磁雜訊的波長窄，所以即使空開間隔而配置導電劑104，也可以遮斷電磁雜訊。藉由開口中介層105對配線基板101的接著這種簡易的作業，可短時間且低成本地形成立設圍繞部107及側面屏蔽層108。此外，藉由導電劑的間歇供應，可比密封更加縮短作業時間。
如此準備配線基板101，就可經過上述第一、第二半導體封裝件之製造方法的各步驟製造半導體封裝件。此情況，密封基板形成步驟係以密封樹脂111密封安裝有半導體晶片109的配線基板101、開口中介層105、多個導電劑104之間，形成密封基板112（參照圖13）。藉此，利用密封樹脂111補強開口中介層105。此外，配線基板準備步驟不限於覆晶接合用的配線基板，對製造引線接合用的配線基板也可以適用。
如以上，藉由第5實施形態的半導體封裝件之製造方法，可利用導電劑104的間歇供應，在配線基板101上短時間且低成本地形成立設圍繞部107及側面屏蔽層108。此外，和第1實施形態同樣，可對於半導體封裝件有效地形成預定膜厚的屏蔽層。再者，導電劑104為例如具有導電性者即可，例如既可以是單一元素的金屬，也可以是金屬合金。
再者，在上述第1－第5實施形態，雖然例示在配線基板上安裝1個半導體晶片的半導體封裝件，但不受此構造限定。也可以製造在配線基板上安裝多個半導體晶片的半導體封裝件。例如，也可以如圖14A所示，在配線基板121上安裝多個（例如3個）半導體晶片122a、122b、122c，製造將半導體晶片122a、122b、122c集中屏蔽的半導體封裝件120。此情況，在配線基板準備步驟，對於多個半導體晶片準備1個安裝部124，在單體化步驟，以封裝件單位分割。再者，半導體晶片122a、122b、122c可以具有相同的功能，也可以具有不同的功能。
此外，也可以如圖14B所示，在配線基板126上安裝多個（例如2個）半導體晶片127a、127b，製造將半導體晶片127a、127b個別屏蔽的半導體封裝件（SIP）125。此情況，在配線基板準備步驟，每個半導體晶片都準備安裝部129，在單體化步驟，以封裝件單位分割。藉此，可在半導體晶片127a、127b之間形成側面屏蔽層128，在半導體晶片127a、127b的彼此間防止電磁雜訊的影響。再者，半導體晶片127a、127b可以具有相同的功能，也可以具有不同的功能。
此外，在上述第3－第5實施形態，雖然是在配線基板準備步驟利用積層貼合、導電劑的密封、導電劑的間歇供應等形成配線基板的構造，但不受此構造限定。配線基板準備步驟為可準備形成有立設圍繞部及側面屏蔽層的配線基板即可。例如，如圖15所示，準備將側面屏蔽層135埋設成包圍安裝部133的配線基板131，對於配線基板131，以鑽頭139等的機械加工在安裝部133上形成凹狀的凹腔132。藉此，可在凹腔132的周圍形成埋設有側面屏蔽層135的立設圍繞部134。
此外，在上述第3－第5實施形態，雖然是在安裝部的周圍比半導體晶片高地形成立設圍繞部的構造，但不受此構造限定。也可以和第1、第2實施形態同樣，比立設圍繞部高地形成半導體晶片。
此外，在上述第1－第5實施形態，雖然使用切削刀片實施單體化步驟，但不受此構造限定。單體化步驟為將密封基板分割成各個封裝件的構造即可，例如可以使用輪廓加工機床（Profiler）等其他加工工具將密封基板分割成各個封裝件，也可以利用燒蝕 （Ablation）加工等雷射加工將密封基板分割成各個封裝件。再者，所謂雷射燒蝕（Laser Ablation），係指雷射光的照射強度達到預定的加工臨界值以上，在固體表面就會轉換成電子、熱、光科學的及力學的能量，其結果，爆炸性地放出中性原子、分子、正負離子、自由基、線束、電子、光，使固體表面被蝕刻的現象。
此外，在上述第1－第5實施形態，雖然是利用研削步驟或切削步驟從密封基板去除樹脂層而使側面屏蔽層的上端外露的構造，但不受此構造限定。在密封基板形成步驟，藉由只在立設圍繞部的內側填充密封樹脂，可省略研削步驟或切削步驟。
此外，在上述第1實施形態，雖然例示研削步驟：使用研削輪作為去除步驟的加工工具，將密封樹脂的表面平坦化，同時去除立設圍繞部上表面的密封樹脂；但不受此構造限定。第1實施形態的去除步驟若是可將密封樹脂的表面平坦化，同時去除立設圍繞部上表面的密封樹脂的構造即可，可以藉由使用硬質合金車刀等車刀工具的車刀切削，去除密封樹脂，也可以藉由使用寬幅刀片的表面切削，去除密封樹脂。
此外，在上述第2實施形態，雖然例示切削步驟：使用切削刀片作為去除步驟的加工工具，沿著側面屏蔽層切削立設圍繞部上的密封樹脂；但不受此構造限定。第2實施形態的去除步驟若是可沿著側面屏蔽層去除立設圍繞部上的密封樹脂的構造即可，例如也可以藉由燒蝕加工或輪廓加工機床去除密封樹脂。
此外，在上述第1－第5實施形態，雖然是在配線基板準備步驟準備配設有凸塊的配線基板的構造，但不受此構造限定。凸塊的配設時間不受特別限定，例如也可以在密封基板的形成後，配設凸塊。
此外，在上述第1－第5實施形態，雖然是將配線基板保持於各保持夾具而實施各步驟的構造，但不受此構造限定。例如，也可以在配線基板的背面貼上保護膠帶，在經由膠帶而將配線基板載置於基台等上的狀態，實施各步驟。此外，保持夾具可保持基板即可，例如也可以適當使用具有多孔製的保持面的卡盤台。
此外，半導體封裝件不限於使用於手機等攜帶式通訊機器的構造，也可以使用於照相機等其他電子機器。
此外，雖然說明了本實施形態及變形例，但也可以將上述各實施形態及變形例整個或部分地組合作為本發明的其他實施形態。
此外，本發明的實施形態不受上述各實施形態及變形例限定，在不脫離本發明技術思想的意旨之範圍內，可進行各種變更、置換、變形。再者，若因技術進步或衍生出別的技術而可以用別種方法實現本發明的技術思想，則本發明亦可以使用該方法實施。因此，本發明的申請專利範圍涵蓋可包含於本發明的技術思想之範圍內的所有實施形態。
此外，在本實施形態中，雖然就將本發明適用於半導體封裝件之製造方法的構造進行了說明，但也可以適用於形成預定膜厚的屏蔽層的其他封裝零件之製造方法。 [產業上之利用可能性]
如以上說明，本發明具有可有效地形成預定膜厚的屏蔽層這種效果，特別是對使用於攜帶式通訊機器的半導體封裝件之製造方法有用。
10、40‧‧‧半導體封裝件
11、41、71、81、101‧‧‧配線基板（PCB）
12、42、78、89、109‧‧‧半導體晶片
13、43‧‧‧樹脂層（密封樹脂）
15、45、92、112‧‧‧密封基板
16、46、91、111‧‧‧密封樹脂
17、47、77、88、108‧‧‧側面屏蔽層
18、48‧‧‧上表面屏蔽層
21、51、75、87、107‧‧‧立設圍繞部
22‧‧‧分割預定線
23、53、73、83、103‧‧‧安裝部
74‧‧‧絕緣膜
76、86、106‧‧‧導電材
84、104‧‧‧導電劑
85、105‧‧‧開口中介層
圖1為第1實施形態的半導體封裝件的剖面示意圖。 圖2為第1實施形態的配線基板的立體圖。 圖3為第1實施形態的半導體封裝件之製造方法的剖面圖。 圖4為第1實施形態的半導體封裝件之製造方法的剖面圖。 圖5為顯示第1實施形態的半導體封裝件之製造方法變形例的剖面圖。 圖6為第2實施形態的半導體封裝件之製造方法的剖面圖。 圖7為第2實施形態的半導體封裝件之製造方法的剖面圖。 圖8為顯示第2實施形態的半導體封裝件之製造方法變形例的剖面圖。 圖9為顯示第3實施形態的配線基板準備步驟一例的剖面圖。 圖10為顯示第4實施形態的配線基板準備步驟一例的剖面圖。 圖11為顯示第4實施形態的密封基板形成步驟一例的剖面圖。 圖12為顯示第5實施形態的配線基板準備步驟一例的剖面圖。 圖13為顯示第5實施形態的密封基板形成步驟一例的剖面圖。 圖14為顯示半導體封裝件變形例的剖面圖。 圖15為顯示配線基板準備步驟變形例的剖面圖。

Claims (6)

  1. 一種半導體封裝件之製造方法，其係製造利用密封樹脂密封半導體晶片的半導體封裝件，具備以下步驟： 配線基板準備步驟，準備配線基板，該配線基板具備：多個安裝部，形成於在配線基板上表面交叉的多條分割預定線所劃分的各區域上，並在該些安裝部的上表面安裝半導體晶片；立設圍繞部，圍繞各該安裝部而形成於該些安裝部與該些分割預定線之間；以及側面屏蔽層，在該立設圍繞部內圍繞該安裝部，遍及厚度方向遮斷電磁波； 晶片安裝步驟，在該配線基板上的該安裝部上安裝多個半導體晶片； 密封基板形成步驟，供應密封樹脂給安裝有該半導體晶片的該配線基板的該立設圍繞部的內側，以密封樹脂密封該半導體晶片，形成密封基板； 單體化步驟，在實施該密封基板形成步驟後，沿著該分割預定線將該密封基板分割並單體化成各個半導體封裝件；以及 上表面屏蔽層形成步驟，在實施該密封基板形成步驟後，在該些半導體封裝件的密封樹脂上表面形成遮斷電磁波的上表面屏蔽層。
  2. 如申請專利範圍第1項所述之半導體封裝件之製造方法，其中在實施該密封基板形成步驟後且實施該上表面屏蔽層形成步驟前，進一步具備去除步驟，將該密封樹脂的表面平坦化，同時去除供應給該立設圍繞部上表面的密封樹脂，使形成於該立設圍繞部內的該側面屏蔽層的前端外露於該立設圍繞部上表面。
  3. 如申請專利範圍第1項所述之半導體封裝件之製造方法，其中在實施該密封基板形成步驟後，進一步具備去除步驟，沿著該側面屏蔽層去除供應給該立設圍繞部上表面的密封樹脂，使形成於該立設圍繞部內的該側面屏蔽層的前端外露。
  4. 如申請專利範圍第1項所述之半導體封裝件之製造方法，其中 該配線基板準備步驟係在該配線基板上層積貼合多片絕緣膜，形成該立設圍繞部及該側面屏蔽層，該些絕緣膜係預先形成有在該安裝部上安裝該半導體晶片用的開口，同時填充有圍繞該開口的導電材。
  5. 如申請專利範圍第1項所述之半導體封裝件之製造方法，其中 該配線基板準備步驟包含： 密封步驟，分別圍繞該配線基板上的該些安裝部而以導電劑密封；以及 立設圍繞部形成步驟，將具有多個在各該安裝部上安裝該半導體晶片用的開口且含有圍繞該開口的導電材之開口中介層，在使該開口與該配線基板的該安裝部分別對應定位後，以該導電劑接著，形成該立設圍繞部及該側面屏蔽層； 在該密封基板形成步驟中，以密封樹脂將安裝有該半導體晶片的該配線基板、該開口中介層、及該導電劑之間進行密封，形成該密封基板。
  6. 如申請專利範圍第1項所述之半導體封裝件之製造方法，其中 該配線基板準備步驟包含： 配設步驟，分別圍繞該配線基板上的多個安裝部並空開間隔而配設導電劑；以及 立設圍繞部形成步驟，將具有多個在各該安裝部上安裝該半導體晶片用的開口且含有圍繞該開口的導電材的開口中介層，在使該開口與該配線基板的該安裝部分別對應定位後，以該導電劑接著，形成該立設圍繞部及該側面屏蔽層，該導電劑的間隔係比該電磁波的波長窄，遮斷電磁波， 在該密封基板形成步驟中，以密封樹脂將安裝有該半導體晶片的該配線基板、該開口中介層、及該些導電劑之間進行密封，形成該密封基板。
TW107102321A 2017-01-25 2018-01-23 半導體封裝件之製造方法 TWI735733B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-011165 2017-01-25
JP2017011165A JP6815880B2 (ja) 2017-01-25 2017-01-25 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
TW201841267A true TW201841267A (zh) 2018-11-16
TWI735733B TWI735733B (zh) 2021-08-11

Family

ID=62907155

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107102321A TWI735733B (zh) 2017-01-25 2018-01-23 半導體封裝件之製造方法

Country Status (5)

Country Link
US (1) US10431555B2 (zh)
JP (1) JP6815880B2 (zh)
KR (1) KR102334782B1 (zh)
CN (1) CN108364933B (zh)
TW (1) TWI735733B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
JP7366911B2 (ja) * 2018-02-22 2023-10-23 デックスコム・インコーポレーテッド キャスタレーション貫通ビアを採用するセンサインターポーザ
US10804188B2 (en) * 2018-09-07 2020-10-13 Intel Corporation Electronic device including a lateral trace
JP7211822B2 (ja) * 2019-01-09 2023-01-24 株式会社東京精密 電子部品のポッティング方法及びそれを用いた電子装置
US11948877B2 (en) 2020-03-31 2024-04-02 Qualcomm Incorporated Hybrid package apparatus and method of fabricating
US11784130B2 (en) * 2021-08-27 2023-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of package with underfill

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1429387A (en) * 1921-01-22 1922-09-19 Firm Gewerkschaft Hausbach Ii Flushing hopper for shallow and deep dredgers
US5352925A (en) * 1991-03-27 1994-10-04 Kokusai Electric Co., Ltd. Semiconductor device with electromagnetic shield
KR930024126A (ko) * 1992-05-12 1993-12-22 아키라 기타하라 표면실장소자와 그의 반제품
JP2001111232A (ja) * 1999-10-06 2001-04-20 Sony Corp 電子部品実装多層基板及びその製造方法
US6876071B2 (en) * 2001-06-30 2005-04-05 Texas Instruments Incorporated Masking layer in substrate cavity
JP3938742B2 (ja) * 2002-11-18 2007-06-27 Ｎｅｃエレクトロニクス株式会社 電子部品装置及びその製造方法
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
JP4614278B2 (ja) * 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
JP4799385B2 (ja) * 2006-05-11 2011-10-26 パナソニック株式会社 樹脂封止型半導体装置の製造方法およびそのための配線基板
WO2008029654A1 (en) * 2006-09-06 2008-03-13 Hitachi Metals, Ltd. Semiconductor sensor device and method for manufacturing same
JP2009059800A (ja) * 2007-08-30 2009-03-19 Toshiba Corp 小型モジュール
JP5466820B2 (ja) * 2007-10-18 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 半導体基板、及び半導体装置の製造方法
US7718901B2 (en) * 2007-10-24 2010-05-18 Ibiden Co., Ltd. Electronic parts substrate and method for manufacturing the same
JP2009117450A (ja) * 2007-11-02 2009-05-28 Rohm Co Ltd モジュールおよびその製造方法
JP5395360B2 (ja) * 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP2009277954A (ja) * 2008-05-16 2009-11-26 Murata Mfg Co Ltd 回路モジュールの製造方法及び回路モジュール
JP2009283835A (ja) * 2008-05-26 2009-12-03 Elpida Memory Inc 半導体装置及びその製造方法
JP5203045B2 (ja) * 2008-05-28 2013-06-05 日本特殊陶業株式会社 多層配線基板の中間製品、多層配線基板の製造方法
KR20100095033A (ko) * 2008-08-29 2010-08-27 이비덴 가부시키가이샤 플렉스 리지드 배선판 및 전자 디바이스
JP2010080699A (ja) * 2008-09-26 2010-04-08 Panasonic Corp 高周波モジュールとその製造方法
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
US8921705B2 (en) * 2008-11-28 2014-12-30 Ibiden Co., Ltd. Wiring board and fabrication method therefor
JP2010153466A (ja) * 2008-12-24 2010-07-08 Elpida Memory Inc 配線基板
JP5289996B2 (ja) * 2009-02-16 2013-09-11 日本特殊陶業株式会社 補強材付き配線基板
JP5261255B2 (ja) * 2009-03-27 2013-08-14 ルネサスエレクトロニクス株式会社 半導体装置
JP2011061004A (ja) * 2009-09-10 2011-03-24 Elpida Memory Inc 半導体装置及びその製造方法
JP2011165741A (ja) * 2010-02-05 2011-08-25 Renesas Electronics Corp 半導体装置およびその製造方法
US8558392B2 (en) * 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant
US9362196B2 (en) 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
JP5467959B2 (ja) * 2010-07-21 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
US9337116B2 (en) * 2010-10-28 2016-05-10 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interposer for stacking and electrically connecting semiconductor die
JP2012109437A (ja) * 2010-11-18 2012-06-07 Elpida Memory Inc 半導体装置及びその製造方法
JP2012142536A (ja) * 2010-12-13 2012-07-26 Elpida Memory Inc 半導体装置及びその製造方法
CN103460821B (zh) * 2011-04-01 2016-08-10 株式会社村田制作所 元器件内置树脂基板及其制造方法
JP2013098410A (ja) * 2011-11-02 2013-05-20 Ibiden Co Ltd 多数個取り基板
KR101335378B1 (ko) * 2012-04-12 2013-12-03 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제작 방법
US20150236003A1 (en) * 2012-09-14 2015-08-20 Renesas Electronics Corporation Method of manufacturing semiconductor device
US9668352B2 (en) * 2013-03-15 2017-05-30 Sumitomo Electric Printed Circuits, Inc. Method of embedding a pre-assembled unit including a device into a flexible printed circuit and corresponding assembly
US20150077960A1 (en) * 2013-09-19 2015-03-19 Murata Manufacturing Co., Ltd. Low-temperature packaging methodology for electronic devices and other devices
KR101835452B1 (ko) * 2013-10-30 2018-03-08 쿄세라 코포레이션 배선 기판 및 이것을 사용한 실장 구조체
TWI509767B (zh) * 2013-12-13 2015-11-21 Universal Scient Ind Shanghai 電子封裝模組及其製造方法
US20170194300A1 (en) * 2015-05-27 2017-07-06 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
WO2015145651A1 (ja) * 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2015195272A (ja) * 2014-03-31 2015-11-05 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
KR102245134B1 (ko) * 2014-04-18 2021-04-28 삼성전자 주식회사 반도체 칩을 구비하는 반도체 패키지
JP2015222741A (ja) * 2014-05-22 2015-12-10 京セラサーキットソリューションズ株式会社 多数個取り配線基板およびその製造方法
US9390993B2 (en) * 2014-08-15 2016-07-12 Broadcom Corporation Semiconductor border protection sealant
JP6473595B2 (ja) * 2014-10-10 2019-02-20 イビデン株式会社 多層配線板及びその製造方法
US9554469B2 (en) * 2014-12-05 2017-01-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabricating a polymer frame with a rectangular array of cavities
US10269722B2 (en) * 2014-12-15 2019-04-23 Bridge Semiconductor Corp. Wiring board having component integrated with leadframe and method of making the same
US20160174365A1 (en) * 2014-12-15 2016-06-16 Bridge Semiconductor Corporation Wiring board with dual wiring structures integrated together and method of making the same
US9947625B2 (en) * 2014-12-15 2018-04-17 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener and method of making the same
US10306777B2 (en) * 2014-12-15 2019-05-28 Bridge Semiconductor Corporation Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
US20180261535A1 (en) * 2014-12-15 2018-09-13 Bridge Semiconductor Corp. Method of making wiring board with dual routing circuitries integrated with leadframe
TW201626531A (zh) * 2015-01-14 2016-07-16 鈺橋半導體股份有限公司 中介層嵌置於加強層中之線路板及其製作方法
WO2016144039A1 (en) * 2015-03-06 2016-09-15 Samsung Electronics Co., Ltd. Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof
US10177130B2 (en) * 2015-04-01 2019-01-08 Bridge Semiconductor Corporation Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
KR20160132751A (ko) * 2015-05-11 2016-11-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
KR102021886B1 (ko) * 2015-05-15 2019-09-18 삼성전자주식회사 전자부품 패키지 및 패키지 온 패키지 구조
US9659878B2 (en) * 2015-10-20 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level shielding in multi-stacked fan out packages and methods of forming same
KR101933408B1 (ko) * 2015-11-10 2018-12-28 삼성전기 주식회사 전자부품 패키지 및 이를 포함하는 전자기기
JP2017157739A (ja) * 2016-03-03 2017-09-07 イビデン株式会社 電子部品付き配線板の製造方法
US9793222B1 (en) * 2016-04-21 2017-10-17 Apple Inc. Substrate designed to provide EMI shielding
JP6832666B2 (ja) * 2016-09-30 2021-02-24 株式会社ディスコ 半導体パッケージの製造方法
US10068854B2 (en) * 2016-10-24 2018-09-04 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US9953931B1 (en) * 2016-10-25 2018-04-24 Advanced Semiconductor Engineering, Inc Semiconductor device package and a method of manufacturing the same
JP2018074123A (ja) * 2016-11-04 2018-05-10 株式会社ディスコ ウエーハの加工方法
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法

Also Published As

Publication number Publication date
US10431555B2 (en) 2019-10-01
US20180211926A1 (en) 2018-07-26
CN108364933B (zh) 2023-09-19
KR20180087844A (ko) 2018-08-02
JP6815880B2 (ja) 2021-01-20
TWI735733B (zh) 2021-08-11
CN108364933A (zh) 2018-08-03
KR102334782B1 (ko) 2021-12-02
JP2018120950A (ja) 2018-08-02

Similar Documents

Publication Publication Date Title
TWI735733B (zh) 半導體封裝件之製造方法
CN108735668B (zh) 半导体封装的制造方法
TWI720240B (zh) 半導體封裝的製造方法
US10211164B2 (en) Semiconductor package manufacturing method
CN110323182B (zh) 板状物的加工方法
JP6955918B2 (ja) 基板の加工方法
JP6971093B2 (ja) マルチブレード、加工方法
TWI810261B (zh) 半導體封裝的製造方法
JP2019068013A (ja) パッケージ基板の加工方法、保護テープ
TWI741197B (zh) 半導體封裝件及半導體封裝件之製造方法
TW201906028A (zh) 半導體封裝件的製造方法
JP2022020332A (ja) キャリア板の除去方法