JP2010114434A - 部品内蔵配線基板及びその製造方法 - Google Patents

部品内蔵配線基板及びその製造方法 Download PDF

Info

Publication number
JP2010114434A
JP2010114434A JP2009232755A JP2009232755A JP2010114434A JP 2010114434 A JP2010114434 A JP 2010114434A JP 2009232755 A JP2009232755 A JP 2009232755A JP 2009232755 A JP2009232755 A JP 2009232755A JP 2010114434 A JP2010114434 A JP 2010114434A
Authority
JP
Japan
Prior art keywords
component
resin
main surface
thermal expansion
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009232755A
Other languages
English (en)
Inventor
Shinya Suzuki
慎也 鈴木
Kenichi Saida
建一 齊田
Shinya Miyamoto
慎也 宮本
Shinji Yuri
伸治 由利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2009232755A priority Critical patent/JP2010114434A/ja
Publication of JP2010114434A publication Critical patent/JP2010114434A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10712—Via grid array, e.g. via grid array capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】チップ部品の搭載領域でのうねりを抑えることができ、はんだバンプのショートを防止することができる部品内蔵配線基板を提供すること。
【解決手段】部品内蔵配線基板１０のコア基板１１には、セラミックコンデンサ１０１を収容するための収容穴部９０が形成される。収容穴部９０の内壁面９１とセラミックコンデンサ１０１との隙間には樹脂充填部９２が充填されている。配線基板１０において、コア主面１２及びコンデンサ主面１０２の上に、ビルドアップ層３１が設けられる。ビルドアップ層３１の最表層の搭載領域２３内に複数のはんだバンプ４５が配置される。樹脂充填部９２のガラス転移温度以上の温度領域での熱膨張係数の値が、セラミックコンデンサ１０１の当該温度領域での熱膨張係数の値よりも大きく、かつ、コア基板１１の当該温度領域での熱膨張係数の値よりも小さくなるように設定されている。
【選択図】図１

Description

本発明は、セラミックコンデンサなどの板状部品を内蔵した部品内蔵配線基板、及びその製造方法に関するものである。
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成するＩＣチップ搭載用配線基板においては、ＩＣチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ（「キャパシタ」とも言う）を設けることが提案されている。その一例として、高分子材料製のコア基板内に略矩形板状のセラミックコンデンサを埋め込むとともに、そのコア基板の表面及び裏面にビルドアップ層を形成した配線基板が従来提案されている（例えば、特許文献１参照）。
具体的には、特許文献１の配線基板では、樹脂製のコア基板に形成された収納穴部にセラミックコンデンサが収納され、収容穴部の内壁面とセラミックコンデンサとの隙間は、エポキシ樹脂等からなるモールド樹脂（樹脂充填部）によって埋められている。また、特許文献１の配線基板では、一方のビルドアップ層にＩＣチップを接続するための端子パッドがアレイ状に形成され、他方のビルドアップ層にはマザーボードに接続するための端子パッドがアレイ状に形成されている。そして、配線基板において、ＩＣチップの搭載面にある各端子パッド上にはんだバンプが設けられている。
特開２００７−１０３７８９号公報（図１等）
ところで、上記配線基板を構成するコア基板、セラミックコンデンサ、及び樹脂充填部は熱膨張係数（ＣＴＥ）が異なり、熱膨張係数のミスマッチによって配線基板の最表層にうねりが生じる場合がある。ＩＣチップを搭載していない配線基板の場合、製造工程においてはんだ溶融温度まで加熱してうねりが発生したとしても、温度降下とともにうねりはなくなる。しかしながら、配線基板にＩＣチップをはんだ実装する場合、うねりが収まる前にはんだの凝固が始まるため、その時点でうねりの形状が保持されてしまう。この場合、うねりの影響ではんだバンプ同士が密になりショートしてしまうといった問題が生じることがある。
上記構成の配線基板において、内蔵するセラミックコンデンサのサイズがＩＣチップよりも大きく、樹脂充填部の上方に重なるようにＩＣチップ搭載領域が設定されている場合（例えば、特許文献１の配線基板）では、基板の最表層のうねりは小さくなり、はんだバンプがショートする可能性は低い。これに対して、ＩＣチップのサイズがセラミックコンデンサよりも大きく、樹脂充填部よりも面積が大きなＩＣチップ搭載領域が設定される配線基板では、最表層のうねりが大きくなるため、はんだバンプがショートする可能性が高まってしまう。
本発明は上記の課題に鑑みてなされたものであり、その目的は、チップ部品の搭載領域でのうねりを抑えることができ、はんだバンプのショートを防止することができる部品内蔵配線基板を提供することにある。また、別の目的は、上記部品内蔵配線基板を製造するのに好適な部品内蔵配線基板の製造方法を提供することにある。
そして上記課題を解決するための手段（手段１）としては、コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴部を有する樹脂製のコア基板と、部品主面及び部品裏面を有し、前記コア主面と前記部品主面とを同じ側に向けた状態で前記収容穴部に収容されたセラミック製の板状部品と、前記収容穴部の内壁面と前記板状部品との隙間に充填され、前記板状部品を前記コア基板に固定する樹脂充填部と、樹脂層間絶縁層及び導体層を前記コア主面及び前記部品主面の上にて交互に積層してなり、その最表層に設定されたチップ部品の搭載のための搭載領域内に複数のはんだバンプが配置された配線積層部とを備える部品内蔵配線基板において、前記コア主面側から見たときに、前記搭載領域の投影面積が前記板状部品及び前記樹脂充填部の投影面積よりも大きく、かつ、前記搭載領域の直下に前記板状部品及び前記樹脂充填部が位置しており、前記樹脂充填部のガラス転移温度以上の温度領域での熱膨張係数（ＣＴＥ α２）の値が、前記板状部品の当該温度領域での熱膨張係数の値よりも大きく、かつ、前記コア基板の当該温度領域での熱膨張係数の値よりも小さくなるように設定されていることを特徴とする部品内蔵配線基板がある。
従って、手段１の部品内蔵配線基板によると、コア主面側から見たときに、搭載領域の投影面積が板状部品及び樹脂充填部の投影面積よりも大きく、かつ、搭載領域の直下に板状部品及び樹脂充填部が位置している。このため、従来技術のように、コア基板、板状部品及び樹脂充填部の熱膨張係数のミスマッチが大きくなると、搭載領域にてうねりが発生してしまう。これに対して、本発明では、樹脂充填部のガラス転移温度以上の温度領域での熱膨張係数が板状部品の熱膨張係数の値よりも大きく、かつ、コア基板の熱膨張係数の値よりも小さくなるように設定されているので、はんだバンプが溶融する温度領域において上記三者の熱膨張係数のミスマッチを抑えることができる。この結果、チップ部品を搭載すべく配線基板をはんだ溶融温度まで加熱したときでも、チップ部品の搭載領域のうねりを抑えることができ、はんだバンプのショート不良を防止することができる。なお、上記熱膨張係数（ＣＴＥ α２）の値が、前記板状部品の当該温度領域での熱膨張係数の値を１０％減じた値よりも大きく、かつ、前記コア基板の当該温度領域での熱膨張係数の値を１０％増した値よりも小さくなるように設定してもよい。
前記樹脂充填部のガラス転移温度以上の温度領域での熱膨張係数（ＣＴＥ α２）の値と、前記樹脂充填部のガラス転移温度未満の温度領域での熱膨張係数（ＣＴＥ α１）の値との差の絶対値が、５０ｐｐｍ／℃以下であることが好ましい。この場合、ガラス転移温度よりも低い温度領域においても熱膨張係数のミスマッチを抑えることができ、チップ部品の搭載領域のうねりを確実に抑えることができる。
前記樹脂充填部のガラス転移温度以上の温度領域での熱膨張係数の値が、９０ｐｐｍ／℃以下であることが好ましく、６０ｐｐｍ／℃以下であることがより好ましい。このように、樹脂充填部の熱膨張係数の値を小さくすることにより、熱膨張係数のミスマッチをより低減することができるため、チップ部品の搭載領域のうねりを確実に抑えることができる。
前記樹脂充填部のヤング率は６．０ＧＰａ以上であることが好ましく、伸び率は３．５％以下であることが好ましい。このような物性を有する樹脂充填部を用いると、ガラス転移温度以上の温度領域での熱膨張係数の値を小さくすることができ、チップ部品の搭載領域のうねりを確実に抑えることができる。
前記樹脂充填部は樹脂中に無機フィラーを含むとともに、その無機フィラーの含有量が５０重量％以上であることが好ましい。このように樹脂充填部を構成すれば、ガラス転移温度以上の温度領域での熱膨張係数の値を小さくすることができ、チップ部品の搭載領域のうねりを抑えることができる。
前記コア基板を形成する材料は特に限定されないが、好ましいコア基板は高分子材料を主体として形成される。コア基板を形成するための高分子材料の具体例としては、例えば、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド・トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料を使用してもよい。
また、セラミック製の板状部品としては特に限定されないが、その好適例として、セラミックコンデンサを挙げることができる。セラミックコンデンサは、セラミック誘電体層を介して複数の内部電極層が積層配置された構造を有している。好適なセラミックコンデンサの例を挙げると、セラミック誘電体層を介して複数の内部電極層が積層配置された構造を有し、前記複数の内部電極層に接続される複数のコンデンサ内ビア導体と、前記複数のコンデンサ内ビア導体における少なくとも前記部品主面側の端部に接続された複数の表層電極とを備え、前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されたビアアレイタイプのセラミックコンデンサがある。このような構造であれば、コンデンサのインダクタンスの低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。また、コンデンサ全体の小型化が図りやすくなり、ひいては部品内蔵配線基板全体の小型化も図りやすくなる。しかも、小さい割りに高静電容量が達成しやすく、より安定した電源供給が可能となる。
前記セラミックコンデンサを構成する前記セラミック誘電体層としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が好適に使用されるほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体が好適に使用される。この場合、用途に応じて、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの誘電体セラミックの焼結体を使用することも好ましい。誘電体セラミックの焼結体を使用した場合、静電容量の大きなコンデンサを実現しやすくなる。
前記内部電極層、前記コンデンサ内ビア導体、前記表層電極としては特に限定されないが、例えば誘電体層がセラミック誘電体層である場合にはメタライズ導体であることが好ましい。なお、メタライズ導体は、金属粉末を含む導体ペーストを従来周知の手法、例えばメタライズ印刷法で塗布した後に焼成することにより、形成される。同時焼成法によってメタライズ導体及びセラミック誘電体層を形成する場合、メタライズ導体中の金属粉末は、セラミック誘電体層の焼成温度よりも高融点である必要がある。例えば、セラミック誘電体層がいわゆる高温焼成セラミック（例えばアルミナ等）からなる場合には、メタライズ導体中の金属粉末として、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等やそれらの合金が選択可能である。セラミック誘電体層がいわゆる低温焼成セラミック（例えばガラスセラミック等）からなる場合には、メタライズ導体中の金属粉末として、銅（Ｃｕ）または銀（Ａｇ）等やそれらの合金が選択可能である。
前記樹脂層間絶縁層の形成材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
前記導体層は、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって、樹脂層間絶縁層上にパターン形成される。前記導体層の形成に用いられる金属材料の例としては、銅、銅合金、ニッケル、ニッケル合金、スズ、スズ合金などが挙げられる。
また、上記課題を解決するための別の手段（手段２）としては、前記部品内蔵配線基板を製造する方法であって、前記コア基板の有する前記収容穴部内に前記板状部品を収容する収容工程と、前記樹脂充填部のガラス転移温度以上の温度領域での熱膨張係数（ＣＴＥ α２）の値が、前記板状部品の当該温度領域での熱膨張係数の値よりも大きく、かつ、前記コア基板の当該温度領域での熱膨張係数の値よりも小さくなるように設定されたシート状樹脂材料を用意し、前記シート状樹脂材料を前記コア主面上及び前記部品主面の上に配置して加熱及び加圧することによりその一部を溶融させて、その溶融した樹脂材料により前記収容穴部の内壁面と前記板状部品との隙間を埋める樹脂充填工程と、前記樹脂充填工程後、前記溶融した樹脂材料を硬化させて樹脂充填部とすることにより、前記板状部品を前記コア基板に固定する固定工程とを含むことを特徴とする部品内蔵配線基板の製造方法がある。
手段２の部品内蔵配線基板の製造方法によると、収容工程にてコア基板の収容穴部内に板状部品が収容された後、樹脂充填工程が実施される。この樹脂充填工程では、ガラス転移温度以上の温度領域での熱膨張係数の値が、板状部品の当該温度領域での熱膨張係数の値よりも大きく、かつ、コア基板の当該温度領域での熱膨張係数の値よりも小さくなるように設定されたシート状樹脂材料（いわゆるビルドアップ材）が用意される。そして、シート状樹脂材料がコア主面上及び部品主面の上に配置され加熱及び加圧される。この結果、シート状樹脂材料の一部が溶融され、その溶融された樹脂材料により収容穴部の内壁面と板状部品との隙間が埋められる。本発明で使用される樹脂材料は、一般的に使用される樹脂材料と比較して、無機フィラーの含有量を多くすることにより熱膨張係数の値を小さく設定している。このため、樹脂材料の流動性は低下する。この場合、例えばディスペンサ装置を用いてその樹脂材料を充填すると、収容穴部の内壁面と板状部品との隙間に樹脂材料を確実に埋めることが困難となる。これに対して、本発明のようにシート状樹脂材料を加熱及び加圧することにより、収容穴部の内壁面と板状部品との隙間に樹脂材料を確実に埋めることができる。そして、固定工程において、溶融した樹脂材料を硬化させて樹脂充填部が形成される。この樹脂充填部は、収容穴部内において隙間なく形成され、クラックの発生を防止できることから、板状部品をコア基板に確実に固定することができる。なお、樹脂充填工程において、熱膨張係数（ＣＴＥ α２）の値が、前記板状部品の当該温度領域での熱膨張係数の値を１０％減じた値よりも大きく、かつ、前記コア基板の当該温度領域での熱膨張係数の値を１０％増した値よりも小さくなるように設定されたシート状樹脂材料を用いてもよい。
ところで、上述した手段１，２は樹脂充填部のガラス転移温度以上の温度領域、即ち高温領域での熱膨張係数（ＣＴＥ α２）について規定したが、それよりも低い温度領域での熱膨張係数（ＣＴＥ α１）について規定してもよい。部品内蔵配線基板は製造時に高温に晒されることがあっても、それ以降の使用時においてそのような高温になることはないが、ＩＣチップの作動時には発熱によって温度が上昇するため、その温度上昇に伴い樹脂充填部の上部に膨らみが生じる。よって、低温領域においても熱膨張係数ミスマッチの影響を軽減しておくことが要求される。
そこで、上記課題を解決するための手段（手段３）としては、コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴部を有する樹脂製のコア基板と、部品主面及び部品裏面を有し、前記コア主面と前記部品主面とを同じ側に向けた状態で前記収容穴部に収容されたセラミック製の板状部品と、前記収容穴部の内壁面と前記板状部品との隙間に充填され、前記板状部品を前記コア基板に固定する樹脂充填部と、樹脂層間絶縁層及び導体層を前記コア主面及び前記部品主面の上にて交互に積層してなり、その最表層に設定されたチップ部品の搭載のための搭載領域内に複数のはんだバンプが配置された配線積層部とを備える部品内蔵配線基板において、前記コア主面側から見たときに、前記搭載領域の投影面積が前記板状部品及び前記樹脂充填部の投影面積よりも大きく、かつ、前記搭載領域の直下に前記板状部品及び前記樹脂充填部が位置しており、前記樹脂充填部のガラス転移温度未満の温度領域での熱膨張係数（ＣＴＥ α１）の値が、前記板状部品の当該温度領域での熱膨張係数の値よりも大きく、かつ、前記コア基板の当該温度領域での熱膨張係数の値よりも小さくなるように設定されていることを特徴とする部品内蔵配線基板がある。なお、上記熱膨張係数（ＣＴＥ α１）の値が、前記板状部品の当該温度領域での熱膨張係数の値を１０％減じた値よりも大きく、かつ、前記コア基板の当該温度領域での熱膨張係数の値を１０％増した値よりも小さくなるように設定されていてもよい。
本実施の形態の部品内蔵配線基板を示す概略断面図。 セラミックコンデンサを示す概略断面図。 セラミックコンデンサを示す平面図。 ＩＣチップの搭載領域、樹脂充填部、及びセラミックコンデンサを示す説明図。 部品内蔵配線基板の製造方法の説明図。 部品内蔵配線基板の製造方法の説明図。 部品内蔵配線基板の製造方法の説明図。 部品内蔵配線基板の製造方法の説明図。 部品内蔵配線基板の製造方法の説明図。 部品内蔵配線基板の製造方法の説明図。 部品内蔵配線基板の製造方法の説明図。 部品内蔵配線基板の製造方法の説明図。 別の実施の形態の部品内蔵配線基板を示す概略断面図。
以下、本発明を具体化した一実施の形態を図面に基づき詳細に説明する。
図１に示されるように、本実施の形態の部品内蔵配線基板１０は、樹脂製のコア基板１１と、コア基板１１のコア主面１２（図１では上面）上に形成される第１ビルドアップ層３１（配線積層部）と、コア基板１１のコア裏面１３（図１では下面）上に形成される第２ビルドアップ層３２とからなる。
コア基板１１は、縦２５ｍｍ×横２５ｍｍ×厚さ１．０ｍｍの平面視略矩形板状である。このコア基板１１における複数箇所にはスルーホール導体１６が形成されている。かかるスルーホール導体１６は、コア基板１１のコア主面１２側とコア裏面１３側とを接続導通している。なお、スルーホール導体１６の内部は、例えばエポキシ樹脂などの閉塞体１７で埋められている。また、コア基板１１のコア主面１２及びコア裏面１３には、銅からなる導体層４１がパターン形成されており、各導体層４１は、スルーホール導体１６に電気的に接続されている。
コア基板１１のコア主面１２上に形成された第１ビルドアップ層３１は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂層間絶縁層３３，３５と、銅からなる導体層４２とを交互に積層した構造を有している。また、第２層の樹脂層間絶縁層３５の表面上における複数箇所には、端子パッド４４がアレイ状に形成されている。さらに、樹脂層間絶縁層３５の表面は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、端子パッド４４を露出させる開口部４６が形成されている。端子パッド４４の表面上には、複数のはんだバンプ４５が配設されている。各はんだバンプ４５は、矩形平板状をなすＩＣチップ２１（チップ部品）の面接続端子２２に電気的に接続されている。なお、各端子パッド４４及び各はんだバンプ４５が形成されている領域は、ＩＣチップ２１の搭載のための搭載領域２３である。ＩＣチップ２１の搭載領域２３は、第１ビルドアップ層３１の最表層に設定されている。また、樹脂層間絶縁層３３，３５内には、それぞれビア導体４３，４７が設けられている。これらのビア導体４３，４７は、導体層４２及び端子パッド４４を相互に電気的に接続している。
コア基板１１のコア裏面１３上に形成された第２ビルドアップ層３２は、上述した第１ビルドアップ層３１と同様に、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂層間絶縁層３４，３６と、導体層４２とを交互に積層した構造を有している。第２層の樹脂層間絶縁層３６の下面上における複数箇所には、ビア導体４３を介して導体層４２に電気的に接続されるＢＧＡ用パッド４８がアレイ状に形成されている。また、樹脂層間絶縁層３６の下面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、ＢＧＡ用パッド４８を露出させる開口部４０が形成されている。ＢＧＡ用パッド４８の表面上には、図示しないマザーボードとの電気的な接続を図るための複数のはんだバンプ４９が配設されている。そして、各はんだバンプ４９により、図１に示される部品内蔵配線基板１０は図示しないマザーボード上に実装される。
コア基板１１は、コア主面１２の中央部及びコア裏面１３の中央部にて開口する平面視で矩形状の収容穴部９０を有している。即ち、収容穴部９０は貫通穴部である。収容穴部９０内には、セラミックコンデンサ１０１が、埋め込まれた状態で収容されている。本実施の形態のセラミックコンデンサ１０１は、縦１０．０ｍｍ×横１０．０ｍｍ×厚さ０．９ｍｍの矩形平板状である。即ち、セラミックコンデンサ１０１はコア基板１１よりも薄く形成されている。セラミックコンデンサ１０１は、コア基板１１において前記搭載領域２３の真下の領域に配置されている。
図１〜図３に示されるように、本実施の形態のセラミックコンデンサ１０１は、いわゆるビアアレイタイプのコンデンサである。セラミックコンデンサ１０１を構成するセラミック焼結体１０４は、部品主面である１つのコンデンサ主面１０２（図２では上面）、部品裏面である１つのコンデンサ裏面１０３（図２では下面）、及び、４つのコンデンサ側面１０６（図２では左面、右面）を有する板状部品である。
図２に示されるように、セラミック焼結体１０４は、セラミック誘電体層１０５を介して電源用内部電極層１４１（内部電極）とグランド用内部電極層１４２（内部電極）とを交互に積層配置した構造を有している。また、セラミック誘電体層１０５は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極層１４１及びグランド用内部電極層１４２間の誘電体（絶縁体）として機能する。電源用内部電極層１４１及びグランド用内部電極層１４２は、いずれもニッケルを主成分として形成された層であって、セラミック焼結体１０４の内部において一層おきに配置されている。
図１〜図３に示されるように、セラミック焼結体１０４には、多数のビアホール１３０が形成されている。これらのビアホール１３０は、セラミック焼結体１０４の厚さ方向に形成されるとともに、セラミック焼結体１０４の全面にわたって格子状（アレイ状）に配置されている。各ビアホール１３０内には、複数のコンデンサ内ビア導体１３１，１３２が、ニッケルを主材料として形成されている。なお本実施の形態において、ビアホール１３０の直径は約１００μｍに設定されているため、コンデンサ内ビア導体１３１，１３２の直径も約１００μｍに設定されている。各電源用コンデンサ内ビア導体１３１は、各電源用内部電極層１４１を貫通しており、それら同士を互いに電気的に接続している。各グランド用コンデンサ内ビア導体１３２は、各グランド用内部電極層１４２を貫通しており、それら同士を互いに電気的に接続している。各電源用コンデンサ内ビア導体１３１及び各グランド用コンデンサ内ビア導体１３２は、全体としてアレイ状に配置されている。本実施形態では、説明の便宜上、コンデンサ内ビア導体１３１，１３２を５列×５列で図示したが、実際にはさらに多くの列が存在している。
そして図２及び図３に示されるように、セラミック焼結体１０４のコンデンサ主面１０２上には、複数の主面側電源用外部電極１１１（表層電極）と複数の主面側グランド用外部電極１１２（表層電極）とが設けられている。主面側電源用外部電極１１１は、電源用コンデンサ内ビア導体１３１におけるコンデンサ主面１０２側の端面に対して直接接続されており、主面側グランド用外部電極１１２は、グランド用コンデンサ内ビア導体１３２におけるコンデンサ主面１０２側の端面に対して直接接続されている。
外部電極１１１，１１２は、ニッケルを主材料とするメタライズ層上に銅めっき層を形成した層構造を有している。銅めっき層は、メタライズ層を構成する金属よりも軟かい金属からなり、その表面は粗化されている。このため、外部電極１１１，１１２の表面は、セラミック焼結体１０４の上面１０２よりも粗くなっている。また、上面１０２に垂直な方向（部品厚さ方向）から見たときの外部電極１１１，１１２は略円形状をなしている。
図１に示されるように、セラミックコンデンサ１０１の外部電極１１１，１１２は、樹脂層間絶縁層３３に形成されたビア導体４７に接続されており、ビア導体４７、導体層４２、ビア導体４３、端子パッド４４、はんだバンプ４５及びＩＣチップ２１の面接続端子２２を介して、ＩＣチップ２１に電気的に接続されている。
前記収容穴部９０の内壁面９１と、セラミックコンデンサ１０１のコンデンサ側面１０６との隙間に、高分子材料からなる樹脂充填部９２が充填されている。さらに、樹脂充填部９２は、収容穴部９０内においてセラミックコンデンサ１０１のコンデンサ裏面１０３を覆うように設けられている。この樹脂充填部９２は、セラミックコンデンサ１０１をコア基板１１に固定するとともに、セラミックコンデンサ１０１及びコア基板１１の面方向や厚さ方向への変形を自身の弾性変形により吸収する機能を有している。図４に示されるように、部品内蔵配線基板１０をコア主面側から見たときに、ＩＣチップ２１の搭載領域２３の投影面積は、セラミックコンデンサ１０１及び樹脂充填部９２の投影面積よりも大きくなるよう設定されている。そして、ＩＣチップ２１の搭載領域２３の直下にセラミックコンデンサ１０１及び樹脂充填部９２が位置している。
本実施の形態の樹脂充填部９２は、エポキシ樹脂にシリカフィラー（無機フィラー）を含ませてなるモールド樹脂であって、熱膨張係数（ＣＴＥ）が小さい樹脂材料が用いられている。具体的には、樹脂充填部９２のエポキシ樹脂には６８重量％のシリカフィラーが含有されている。この樹脂充填部９２の熱膨張係数は、ＴＭＡ（熱機械分析）にて測定した第１温度領域α１（ガラス転移温度よりも低い２５℃〜１５５℃の温度領域）での値が２１ｐｐｍ／℃であり、第２温度領域α２（ガラス転移温度以上の１５５℃〜２４０℃の温度領域）での値が５７ｐｐｍ／℃である。また、樹脂充填部９２のガラス転移温度（Ｔｇ）は、ＴＭＡにて測定した値が１５５℃であり、ＤＭＡ（動的粘弾性分析）にて測定した値が１８４℃である。さらに、樹脂充填部９２のヤング率は７．６ＧＰａ、引っ張り強度は９０ＭＰａ、伸び率１．７％である。
因みに、ビルドアップ層３１，３２を構成する樹脂層間絶縁層３３〜３６は、エポキシ樹脂に対して３８重量％のシリカフィラーが含有されており、樹脂層間絶縁層３３〜３６の熱膨張係数は、第１温度領域α１で３９ｐｐｍ／℃、第２温度領域α２で１６１ｐｐｍ／℃となっている。また、樹脂層間絶縁層３３〜３６のガラス転移温度（Ｔｇ）は、ＴＭＡにて測定した値が１５６℃であり、ＤＭＡにて測定した値が１７７℃である。さらに、樹脂層間絶縁層３３〜３６のヤング率は３．５ＧＰａ、引っ張り強度は９３ＭＰａ、伸び率５．０％である。
また、コア基板１１の特性として、熱膨張係数は第１温度領域α１で２７．３ｐｐｍ／℃、第２温度領域α２で１４８ｐｐｍ／℃となっており、ヤング率は２２．２ＧＰａとなっている。さらに、セラミックコンデンサ１０１の特性として、熱膨張係数は第１温度領域α１で４．６ｐｐｍ／℃、第２温度領域α２で１１．７ｐｐｍ／℃となっており、ヤング率は１２０ＧＰａとなっている。
なおここで、「ＴＭＡ」とは、例えばＪＰＣＡ−ＢＵ０１に規定されるものをいい、「ＤＭＡ」は、例えばＪＩＳ Ｃ ６４８１に規定されるものをいう。
次に、本実施の形態の部品内蔵配線基板１０の製造方法について述べる。
先ず、コア基板準備工程において、収容穴部９０を有するコア基板１１を従来周知の手法により作製して準備する。コア基板１１は以下のように作製される。即ち樹脂基材１６０の両面に銅箔１６１が貼付された銅張積層板１６２（図５参照）を用意する。そして、その銅張積層板１６２に対してドリル機を用いて孔あけ加工を行い、スルーホール導体１６を形成するための貫通孔（図示略）を所定位置にあらかじめ形成しておく。
その後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール導体１６を形成する。次に、スルーホール導体１６の空洞部にエポキシ樹脂を主成分とするペーストを印刷した後、硬化させることにより閉塞体１７を形成する。さらに、銅張積層板１６２の両面の銅箔１６１のエッチングを行って導体層４１を例えばサブトラクティブ法によってパターニングする（図６参照）。具体的には、無電解銅めっきの後、この無電解銅めっき層を共通電極として電解銅めっきを施す。さらにドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、ドライフィルムを所定パターンに形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層及び銅箔１６１をエッチングで除去した後、ドライフィルムを剥離する。次いで、ルータを用いて穴加工工程を行い、収容穴部９０を所定位置に形成し、コア基板１１を得る（図７参照）。
また、部品準備工程では、セラミックコンデンサ１０１を従来周知の手法により作製し、あらかじめ準備しておく。
セラミックコンデンサ１０１は以下のように作製される。即ち、チタン酸バリウムを主成分とする誘電体材料のグリーンシートを形成し、このグリーンシートに内部電極層用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に電源用内部電極層１４１となる電源用内部電極部と、グランド用内部電極層１４２となるグランド用内部電極部とが形成される。次に、電源用内部電極部が形成されたグリーンシートとグランド用内部電極部が形成されたグリーンシートとを交互に積層し、シート積層方向に押圧力を付与することにより、各グリーンシートを一体化してグリーンシート積層体を形成する。
さらに、レーザー加工機を用いてグリーンシート積層体にビアホール１３０を多数個形成し、図示しないペースト圧入充填装置を用いて、ビア導体用ニッケルペーストを各ビアホール１３０内に充填する。次に、グリーンシート積層体の上面上に電極用ニッケルペーストを印刷し、グリーンシート積層体の上面側にて各導体部の上端面を覆うように外部電極１１１，１１２を形成する。
この後、グリーンシート積層体の乾燥を行い、各外部電極１１１，１１２をある程度固化させる。次に、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体１０４となる。
次に、得られたセラミック焼結体１０４が有する各外部電極１１１，１１２に対して無電解銅めっき（厚さ１０μｍ程度）を行う。その結果、各外部電極１１１，１１２の上に銅めっき層が形成される。なお、上記製造工程では、セラミックコンデンサ１０１となるべき製品領域を平面方向に沿って縦横に複数配列した多数個取り用の中間製品として製造される。そして、その多数個取り用の中間製品を分割すると、個々の製品であるセラミックコンデンサ１０１が多数個同時に得られる。
そして、収容工程では、マウント装置（ヤマハ発動機株式会社製）を用いて、コア主面１２とコンデンサ主面１０２と同じ側（図８では下側）に向け、かつ、コア裏面１３とコンデンサ裏面１０３とを同じ側（図８では上側）に向けた状態で収容穴部９０内にセラミックコンデンサ１０１を収容する。収容穴部９０のコア主面１２側開口は、剥離可能な粘着テープ１７１でシールされている。この粘着テープ１７１は、支持台（図示略）によって支持されている。かかる粘着テープ１７１の粘着面には、セラミックコンデンサ１０１が貼り付けられて仮固定されている。また、セラミックコンデンサ１０１がコア基板１１よりも薄いことから、コア裏面１３とコンデンサ裏面１０３との間には段差が生じている。
続く樹脂充填工程では、コア裏面１３上及びコンデンサ裏面１０３上に、未硬化状態のシート状のエポキシ樹脂フィルム１７３（味の素株式会社製のビルドアップ材、商品名ＡＢＦ−ＴＨ３）をラミネートする（図９参照）。ここでは、エポキシ樹脂フィルム１７３は、周知の真空ラミネーション法により減圧雰囲気下で加熱及び加圧されることでコア裏面１３上及びコンデンサ裏面１０３上に圧着される。このとき、エポキシ樹脂フィルム１７３の一部を溶融させて、その溶融した樹脂材料を落とし込むことで収容穴部９０の内壁面９１とコンデンサ側面１０６との隙間を埋める（図１０参照）。続く固定工程では、加熱処理（キュアなど）を行ってエポキシ樹脂フィルムを硬化させ、セラミックコンデンサ１０１をコア基板１１に固定する。
その後、例えば、ベルトサンダー装置を用いて、コア裏面１３上及びコンデンサ裏面１０３上のエポキシ樹脂フィルム１７３を研磨して除去し、コア裏面１３上に形成された導体層４１の表面を露出させる。そして、この時点で、粘着テープ１７１を剥離する。なお、外部電極１１１，１１２の表面及びコア主面１２側の導体層４１の表面は、粘着テープ１７１に接触しているために、研磨しなくても同じ高さに位置している。また、収容穴部９０の内壁面９１とコンデンサ側面１０６との隙間に落とし込まれたエポキシ樹脂フィルム１７３の一部が樹脂充填部９２となる。さらに、収容穴部９０内において、セラミックコンデンサ１０１のコンデンサ裏面１０３とコア基板１１のコア裏面１３との段差部分を埋めるように樹脂充填部９２が形成され、セラミックコンデンサ１０１のコンデンサ裏面１０３側は樹脂充填部９２で被覆される。
次に、従来周知のビルドアップ法に基づいて、コア基板１１の上面１２の上にビルドアップ層３１を形成するとともに、コア基板１１の下面１３の上にビルドアップ層３２を形成する（図１２参照）。なお、図１２においては、図１１のコア基板１１及びセラミックコンデンサ１０１の上下面を反転させた状態（チップ搭載時の状態）で示している。
詳述すると、先ずコア基板１１のコア主面１２及びコア裏面１３にエポキシ樹脂フィルム（味の素株式会社製のビルドアップ材、ＡＢＦ−ＧＸ１３）をラミネートし、レーザー加工機により、ビア導体４７が形成されるべき位置に盲孔を有する第１層の樹脂層間絶縁層３３，３４を形成する。なお、エポキシ樹脂フィルムをラミネートする代わりに、液状の熱硬化性エポキシ樹脂を塗布することにより、樹脂層間絶縁層３３，３４を形成してもよい。次に、従来公知の手法（例えばセミアディティブ法）に従って電解銅めっきを行い、前記盲孔の内部にビア導体４７を形成するとともに、樹脂層間絶縁層３３，３４上に導体層４２を形成する。
そして、第１層の樹脂層間絶縁層３３，３４上にエポキシ樹脂フィルムをラミネートし、レーザー加工機により、ビア導体４３が形成されるべき位置に盲孔を有する第２層の樹脂層間絶縁層３５，３６を形成する。なお、エポキシ樹脂フィルムをラミネートする代わりに、液状の熱硬化性エポキシ樹脂を塗布することにより、樹脂層間絶縁層３５，３６を形成してもよい。次に、従来公知の手法に従って電解銅めっきを行い、前記盲孔の内部にビア導体４３を形成するとともに、樹脂層間絶縁層３５上に端子パッド４４を形成し、樹脂層間絶縁層３６上にＢＧＡ用パッド４８を形成する。
次に、第２層の樹脂層間絶縁層３５，３６上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト３７，３８を形成する。その後、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト３７，３８に開口部４６，４０をパターニングする。その結果、コア基板１１の上面１２及び下面１３にビルドアップ層３１，３２が形成される。
さらに、端子パッド４４上にはんだバンプ４５を形成し、かつ、ＢＧＡ用パッド４８上にはんだバンプ４９を形成する。なお、この状態のものは、部品内蔵配線基板１０となるべき製品領域を平面方向に沿って縦横に複数配列した多数個取り用配線基板であると把握することができる。さらに、多数個取り用配線基板を分割すると、個々の製品である部品内蔵配線基板１０が多数個同時に得られる。
従って、本実施の形態によれば以下の効果を得ることができる。
（１）本実施の形態の部品内蔵配線基板１０の場合、樹脂充填部９２は、ガラス転移温度以上の第２温度領域α２での熱膨張係数の値（＝５７ｐｐｍ／℃）がセラミックコンデンサ１０１の熱膨張係数の値（＝１１．７ｐｐｍ／℃）よりも大きく、かつ、コア基板１１の熱膨張係数の値（＝１４８ｐｐｍ／℃）よりも小さくなるように設定されている。この場合、はんだバンプ４５が溶融する温度領域において、コア基板１１、セラミックコンデンサ１０１及び樹脂充填部９２の熱膨張係数のミスマッチを抑えることができる。従って、ＩＣチップ２１の実装時において、はんだ溶融温度まで部品内蔵配線基板１０を加熱したときでも、ＩＣチップ２１の搭載領域２３のうねりを抑えることができ、はんだバンプ４５のショート不良を防止することができる。この結果、部品内蔵配線基板１０とＩＣチップ２１との電気的接続を確実に行うことができ、製品信頼性を高めることができる。
（２）本実施の形態の部品内蔵配線基板１０の場合、樹脂充填部９２は、ガラス転移温度以上の第２温度領域α２での熱膨張係数の値が５７ｐｐｍ／℃であり、ガラス転移温度未満の第１温度領域α１での熱膨張係数の値が２１ｐｐｍ／℃であり、その差の絶対値が５０ｐｐｍ／℃以下となっている。因みに、樹脂層間絶縁層３３〜３６は、第２温度領域α２での熱膨張係数の値が３９ｐｐｍ／℃であり、温度領域α１での熱膨張係数の値が１６１ｐｐｍ／℃であり、その差の絶対値が５０ｐｐｍ／℃以上となっている。このように、樹脂充填部９２の各温度領域α１，α２での熱膨張係数の差が小さい場合、ガラス転移温度よりも高い第２温度領域α２に加え、低い第１温度領域α１においても、熱膨張係数のミスマッチを抑えることができる。この場合、樹脂層間絶縁層３３〜３６と同じ樹脂材料を用いて樹脂充填部９２を形成する場合と比較して、熱膨張係数のミスマッチを低減することができ、ＩＣチップ２１の搭載領域２３のうねりを確実に抑えることができる。
（３）本実施の形態の部品内蔵配線基板１０の場合、樹脂充填部９２のヤング率＝７．６ＧＰａ）は、樹脂層間絶縁層３３〜３６のヤング率（=３．５ＧＰａ）よりも大きい。また、樹脂充填部９２の伸び率（＝１．７０）は、樹脂層間絶縁層３３〜３６の伸び率（＝５．０％）よりも小さい。従って、樹脂層間絶縁層３３〜３６と同じ樹脂材料を用いて樹脂充填部９２を形成する場合と比較して、ＩＣチップ２１の搭載領域２３のうねりを確実に抑えることができる。
（４）本実施の形態の部品内蔵配線基板１０の場合、樹脂充填部９２は、エポキシ樹脂中に６８重量％のシリカフィラーを含むので、樹脂充填部９２の第２温度領域α２での熱膨張係数の値を小さくすることができ、ＩＣチップ２１の搭載領域２３のうねりを抑えることができる。
（５）本実施の形態の場合、樹脂充填工程において、シート状のエポキシ樹脂フィルム１７３がコア主面１２上及びコンデンサ主面１０２の上に配置され加熱及び加圧される。このエポキシ樹脂フィルム１７３は、ビルドアップ層３１，３２で使用される一般的な樹脂フィルムと比較して、シリカフィラーの含有量が多いためその流動性は低くなる。このため、本実施の形態のように樹脂フィルム１７３を加熱及び加圧することにより、収容穴部９０の内壁面９１とセラミックコンデンサ１０１との隙間に樹脂材料を確実に埋めて樹脂充填部９２を形成することができる。この樹脂充填部９２は、収容穴部９０内において隙間なく形成され、クラックの発生を防止できることから、セラミックコンデンサ１０１をコア基板１１に確実に固定することができる。
（６）本実施の形態のセラミックコンデンサ１０１では、複数のビア導体１３１，１３２が全体としてアレイ状に配置されているので、セラミックコンデンサ１０１のインダクタンスの低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。また、セラミックコンデンサ１０１全体の小型化が図りやすくなり、ひいては配線基板全体の小型化も図りやすくなる。しかも、小さい割りに高静電容量が達成しやすく、ＩＣチップ２１に対してより安定した電源供給が可能となる。
なお、本発明の実施の形態は以下のように変更してもよい。
・上記実施の形態の部品内蔵配線基板１０に内蔵されるセラミックコンデンサ１０１は、コンデンサ主面１０２側のみに外部電極１１１，１１２が形成されるものであったが、これに限定されるものではない。図１３の部品内蔵配線基板１０Ａのように、コンデンサ主面１０２側の外部電極１１１，１１２に加えて、コンデンサ裏面１０３側に外部電極１２１，１２２が形成されたセラミックコンデンサ１０１Ａを内蔵してもよい。このセラミックコンデンサ１０１Ａにおいて、外部電極１２１は、電源用コンデンサ内ビア導体１３１におけるコンデンサ裏面１０３側の端面に対して直接接続されており、外部電極１２２は、複数のグランド用コンデンサ内ビア導体１３２におけるコンデンサ裏面１０３側の端面に対して直接接続されている。そして、コンデンサ裏面１０３側の外部電極１２１，１２２は、コンデンサ裏面１０３側を覆う樹脂充填部９２と樹脂層間絶縁層３４とに貫通形成されるビア導体４７Ａに接続されており、ビア導体４７Ａ、導体層４２、ビア導体４３、ＢＧＡ用パッド４８、及びはんだバンプ４９を介して図示しないマザーボードに接続される。このように配線基板１０Ａを構成した場合でも、コア基板１１、セラミックコンデンサ１０１Ａ及び樹脂充填部９２の熱膨張係数のミスマッチを低減することができ、ＩＣチップ２１の搭載領域２３でのうねりを抑えることができる。
・上記実施の形態の部品内蔵配線基板１０では、コア基板１１においてコア主面１２及びコア裏面１３にて開口する収容穴部９０（貫通穴）を形成し、その収容穴部９０にセラミックコンデンサ１０１を収容するものであったがこれに限定されるものではない。例えば、コア基板１１においてコア主面１２にて開口する有底の収容穴部を形成してその収容穴部にセラミックコンデンサ１０１を収容してもよい。
・上記実施の形態では、樹脂充填部９２を形成するために、エポキシ樹脂に６８重量％のシリカフィラーが含有されたエポキシ樹脂フィルム１７３（味の素株式会社製、商品名ＡＢＦ−ＴＨ３）を用いるものであったが、これ以外の樹脂材料を用いてもよい。具体的には、例えば、エポキシ樹脂及びシアネート樹脂からなる樹脂材料に５５％のシリカフィラーが含有された樹脂フィルム（味の素製：ＡＢＦ−ＧＺ２２）を用いてもよい。この樹脂フィルムの特性としては、熱膨張係数が第１温度領域α１（２５℃〜１５０℃の温度領域）で３１ｐｐｍ／℃、第２温度領域α２（１５０℃〜２４０℃の温度領域）で８８ｐｐｍ／℃である。また、ガラス転移温度（Ｔｇ）は、ＴＭＡにて測定した値が１６６℃であり、ＤＭＡにて測定した値が１９２℃である。さらに、ヤング率は６．２ＧＰａ、引っ張り強度は１１７ＭＰａ、伸び率は３．４％である。このシート状の熱硬化性樹脂を用いた場合でも、はんだバンプ４５が溶融する温度領域において、コア基板１１、セラミックコンデンサ１０１及び樹脂充填部９２の熱膨張係数のミスマッチを低減することができ、ＩＣチップ２１の搭載領域２３でのうねりを抑えることができる。
次に、前述した実施の形態によって把握される技術的思想を以下に列挙する。
（１）コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴部を有する樹脂製のコア基板と、部品主面及び部品裏面を有し、前記コア主面と前記部品主面とを同じ側に向けた状態で前記収容穴部に収容されたセラミック製の板状部品と、前記収容穴部の内壁面と前記板状部品との隙間に充填され、前記板状部品を前記コア基板に固定する樹脂充填部と、樹脂層間絶縁層及び導体層を前記コア主面及び前記部品主面の上にて交互に積層してなり、その最表層に設定されたチップ部品の搭載のための搭載領域内に複数のはんだバンプが配置された配線積層部とを備える部品内蔵配線基板において、前記コア主面側から見たときに、前記搭載領域の投影面積が前記板状部品及び前記樹脂充填部の投影面積よりも大きく、かつ、前記搭載領域の直下に前記板状部品及び前記樹脂充填部が位置しており、前記樹脂充填部のガラス転移温度未満の温度領域での熱膨張係数（ＣＴＥ α１）の値が、前記板状部品の当該温度領域での熱膨張係数の値よりも大きく、かつ、前記コア基板の当該温度領域での熱膨張係数の値よりも小さくなるように設定されていることを特徴とする部品内蔵配線基板。
（２）前記樹脂充填部のガラス転移温度以上の温度領域での熱膨張係数（ＣＴＥ α２）の値と、前記樹脂充填部のガラス転移温度未満の温度領域での熱膨張係数（ＣＴＥ α１）の値との差の絶対値が、５０ｐｐｍ／℃以下であることを特徴とする技術的思想１に記載の部品内蔵配線基板。
（３）前記樹脂充填部のガラス転移温度未満の温度領域での熱膨張係数（ＣＴＥ α１）の値が、９０ｐｐｍ／℃以下であることを特徴とする技術的思想２に記載の部品内蔵配線基板。
（４）前記樹脂充填部のガラス転移温度未満の温度領域での熱膨張係数（ＣＴＥ α１）の値が、６０ｐｐｍ／℃以下であることを特徴とする技術的思想３に記載の部品内蔵配線基板。
（５）前記樹脂充填部のヤング率が、６．０ＧＰａ以上であることを特徴とする技術的思想１乃至４のいずれか１項に記載の部品内蔵配線基板。
（６）前記樹脂充填部の伸び率が、３．５％以下であることを特徴とする技術的思想１乃至５のいずれか１項に記載の部品内蔵配線基板。
（７）前記樹脂充填部は樹脂中に無機フィラーを含むとともに、その無機フィラーの含有量が５０重量％以上であることを特徴とする技術的思想１乃至６のいずれか１項に記載の部品内蔵配線基板。
（８）前記板状部品は、セラミックコンデンサであることを特徴とする技術的思想１乃至７のいずれか１項に記載の部品内蔵配線基板。
（９）前記板状部品は、セラミック誘電体層を介して複数の内部電極層が積層配置された構造を有し、前記複数の内部電極層に接続される複数のコンデンサ内ビア導体と、前記複数のコンデンサ内ビア導体における少なくとも前記部品主面側の端部に接続された複数の表層電極とを備え、前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されたビアアレイタイプのセラミックコンデンサであることを特徴とする技術的思想１乃至８のいずれか１項に記載の部品内蔵配線基板。
（１０）技術的思想１乃至９のいずれか１項に記載の部品内蔵配線基板を製造する方法であって、前記コア基板の有する前記収容穴部内に前記板状部品を収容する収容工程と、前記樹脂充填部のガラス転移温度未満の温度領域での熱膨張係数（ＣＴＥ α１）の値が、前記板状部品の当該温度領域での熱膨張係数の値よりも大きく、かつ、前記コア基板の当該温度領域での熱膨張係数の値よりも小さくなるように設定されたシート状樹脂材料を用意し、前記シート状樹脂材料を前記コア主面上及び前記部品主面の上に配置して加熱及び加圧することによりその一部を溶融させて、その溶融した樹脂材料により前記収容穴部の内壁面と前記板状部品との隙間を埋める樹脂充填工程と、前記樹脂充填工程後、前記溶融した樹脂材料を硬化させて樹脂充填部とすることにより、前記板状部品を前記コア基板に固定する固定工程とを含むことを特徴とする部品内蔵配線基板の製造方法。
（１１）コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴部を有する樹脂製のコア基板と、部品主面及び部品裏面を有し、前記コア主面と前記部品主面とを同じ側に向けた状態で前記収容穴部に収容されたセラミック製の板状部品と、前記収容穴部の内壁面と前記板状部品との隙間に充填され、前記板状部品を前記コア基板に固定する樹脂充填部と、樹脂層間絶縁層及び導体層を前記コア主面及び前記部品主面の上にて交互に積層してなり、その最表層に設定されたチップ部品の搭載のための搭載領域内に複数のはんだバンプが配置された配線積層部とを備える部品内蔵配線基板において、前記コア主面側から見たときに、前記搭載領域の投影面積が前記板状部品及び前記樹脂充填部の投影面積よりも大きく、かつ、前記搭載領域の直下に前記板状部品及び前記樹脂充填部が位置しており、前記樹脂充填部のガラス転移温度未満の温度領域での熱膨張係数（ＣＴＥ α１）の値が、前記板状部品の当該温度領域での熱膨張係数の値を１０％減じた値よりも大きく、かつ、前記コア基板の当該温度領域での熱膨張係数の値を１０％増した値よりも小さくなるように設定されていることを特徴とする部品内蔵配線基板。
（１２）技術的思想１１に記載の部品内蔵配線基板を製造する方法であって、前記コア基板の有する前記収容穴部内に前記板状部品を収容する収容工程と、前記樹脂充填部のガラス転移温度未満の温度領域での熱膨張係数（ＣＴＥ α１）の値が、前記板状部品の当該温度領域での熱膨張係数の値を１０％減じた値よりも大きく、かつ、前記コア基板の当該温度領域での熱膨張係数の値を１０％増した値よりも小さくなるように設定されたシート状樹脂材料を用意し、前記シート状樹脂材料を前記コア主面上及び前記部品主面の上に配置して加熱及び加圧することによりその一部を溶融させて、その溶融した樹脂材料により前記収容穴部の内壁面と前記板状部品との隙間を埋める樹脂充填工程と、前記樹脂充填工程後、前記溶融した樹脂材料を硬化させて樹脂充填部とすることにより、前記板状部品を前記コア基板に固定する固定工程とを含むことを特徴とする部品内蔵配線基板の製造方法。
（１３）コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴部を有する樹脂製のコア基板と、部品主面及び部品裏面を有し、前記コア主面と前記部品主面とを同じ側に向けた状態で前記収容穴部に収容されたセラミック製の板状部品と、前記収容穴部の内壁面と前記板状部品との隙間に充填され、前記板状部品を前記コア基板に固定する樹脂充填部と、樹脂層間絶縁層及び導体層を前記コア主面及び前記部品主面の上にて交互に積層してなり、その最表層に設定されたチップ部品の搭載のための搭載領域内に複数のはんだバンプが配置された配線積層部とを備える部品内蔵配線基板において、前記コア主面側から見たときに、前記搭載領域の投影面積が前記板状部品及び前記樹脂充填部の投影面積よりも大きく、かつ、前記搭載領域の直下に前記板状部品及び前記樹脂充填部が位置しており、前記樹脂充填部のガラス転移温度以上の温度領域での熱膨張係数（ＣＴＥ α２）の値が、前記板状部品の当該温度領域での熱膨張係数の値よりも大きく、かつ、前記コア基板の当該温度領域での熱膨張係数の値及び前記樹脂層間絶縁層の当該温度領域での熱膨張係数の値よりも小さくなるように設定されていることを特徴とする部品内蔵配線基板。
（１４）技術的思想１３において、前記樹脂充填部及び樹脂層間絶縁層は、エポキシ樹脂中にシリカフィラーを含み、前記樹脂充填部におけるシリカフィラーの含有量は５０重量％以上であり、前記樹脂層間絶縁層におけるシリカフィラーの含有量は４０重量％未満であることを特徴とする部品内蔵配線基板。
１０，１０Ａ…部品内蔵配線基板
１１…コア基板
１２…コア主面
１３…コア裏面
２１…チップ部品としてのＩＣチップ
２３…搭載領域
３１…配線積層部としての第１ビルドアップ層
３３，３５…樹脂層間絶縁層
４２…導体層
９０…収容穴部
９１…収容穴部の内壁面
９２…樹脂充填部
１０１，１０１Ａ…板状部品としてのセラミックコンデンサ
１０２…部品主面としてのコンデンサ主面
１０３…部品裏面としてのコンデンサ裏面
１０５…セラミック誘電体層
１１１…表層電極としての主面側電源用外部電極
１１２…表層電極としての主面側グランド用外部電極
１２１，１２２…表層電極としての外部電極
１３１…コンデンサ内ビア導体としての電源用コンデンサ内ビア導体
１３２…コンデンサ内ビア導体としてのグランド用コンデンサ内ビア導体
１４１…内部電極層としての電源用内部電極層
１４２…内部電極層としてのグランド用内部電極層
１７３…シート状樹脂材料としてのエポキシ樹脂フィルム

Claims (12)

  1. コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴部を有する樹脂製のコア基板と、
    部品主面及び部品裏面を有し、前記コア主面と前記部品主面とを同じ側に向けた状態で前記収容穴部に収容されたセラミック製の板状部品と、
    前記収容穴部の内壁面と前記板状部品との隙間に充填され、前記板状部品を前記コア基板に固定する樹脂充填部と、
    樹脂層間絶縁層及び導体層を前記コア主面及び前記部品主面の上にて交互に積層してなり、その最表層に設定されたチップ部品の搭載のための搭載領域内に複数のはんだバンプが配置された配線積層部と
    を備える部品内蔵配線基板において、
    前記コア主面側から見たときに、前記搭載領域の投影面積が前記板状部品及び前記樹脂充填部の投影面積よりも大きく、かつ、前記搭載領域の直下に前記板状部品及び前記樹脂充填部が位置しており、
    前記樹脂充填部のガラス転移温度以上の温度領域での熱膨張係数（ＣＴＥ α２）の値が、前記板状部品の当該温度領域での熱膨張係数の値よりも大きく、かつ、前記コア基板の当該温度領域での熱膨張係数の値よりも小さくなるように設定されている
    ことを特徴とする部品内蔵配線基板。
  2. 前記樹脂充填部のガラス転移温度以上の温度領域での熱膨張係数（ＣＴＥ α２）の値と、前記樹脂充填部のガラス転移温度未満の温度領域での熱膨張係数（ＣＴＥ α１）の値との差の絶対値が、５０ｐｐｍ／℃以下であることを特徴とする請求項１に記載の部品内蔵配線基板。
  3. 前記樹脂充填部のガラス転移温度以上の温度領域での熱膨張係数（ＣＴＥ α２）の値が、９０ｐｐｍ／℃以下であることを特徴とする請求項２に記載の部品内蔵配線基板。
  4. 前記樹脂充填部のガラス転移温度以上の温度領域での熱膨張係数（ＣＴＥ α２）の値が、６０ｐｐｍ／℃以下であることを特徴とする請求項３に記載の部品内蔵配線基板。
  5. 前記樹脂充填部のヤング率が、６．０ＧＰａ以上であることを特徴とする請求項１乃至４のいずれか１項に記載の部品内蔵配線基板。
  6. 前記樹脂充填部の伸び率が、３．５％以下であることを特徴とする請求項１乃至５のいずれか１項に記載の部品内蔵配線基板。
  7. 前記樹脂充填部は樹脂中に無機フィラーを含むとともに、その無機フィラーの含有量が５０重量％以上であることを特徴とする請求項１乃至６のいずれか１項に記載の部品内蔵配線基板。
  8. 前記板状部品は、セラミックコンデンサであることを特徴とする請求項１乃至７のいずれか１項に記載の部品内蔵配線基板。
  9. 前記板状部品は、
    セラミック誘電体層を介して複数の内部電極層が積層配置された構造を有し、
    前記複数の内部電極層に接続される複数のコンデンサ内ビア導体と、
    前記複数のコンデンサ内ビア導体における少なくとも前記部品主面側の端部に接続された複数の表層電極と
    を備え、前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されたビアアレイタイプのセラミックコンデンサである
    ことを特徴とする請求項１乃至８のいずれか１項に記載の部品内蔵配線基板。
  10. 請求項１乃至９のいずれか１項に記載の部品内蔵配線基板を製造する方法であって、
    前記コア基板の有する前記収容穴部内に前記板状部品を収容する収容工程と、
    前記樹脂充填部のガラス転移温度以上の温度領域での熱膨張係数（ＣＴＥ α２）の値が、前記板状部品の当該温度領域での熱膨張係数の値よりも大きく、かつ、前記コア基板の当該温度領域での熱膨張係数の値よりも小さくなるように設定されたシート状樹脂材料を用意し、前記シート状樹脂材料を前記コア主面上及び前記部品主面の上に配置して加熱及び加圧することによりその一部を溶融させて、その溶融した樹脂材料により前記収容穴部の内壁面と前記板状部品との隙間を埋める樹脂充填工程と、
    前記樹脂充填工程後、前記溶融した樹脂材料を硬化させて樹脂充填部とすることにより、前記板状部品を前記コア基板に固定する固定工程と
    を含むことを特徴とする部品内蔵配線基板の製造方法。
  11. コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴部を有する樹脂製のコア基板と、
    部品主面及び部品裏面を有し、前記コア主面と前記部品主面とを同じ側に向けた状態で前記収容穴部に収容されたセラミック製の板状部品と、
    前記収容穴部の内壁面と前記板状部品との隙間に充填され、前記板状部品を前記コア基板に固定する樹脂充填部と、
    樹脂層間絶縁層及び導体層を前記コア主面及び前記部品主面の上にて交互に積層してなり、その最表層に設定されたチップ部品の搭載のための搭載領域内に複数のはんだバンプが配置された配線積層部と
    を備える部品内蔵配線基板において、
    前記コア主面側から見たときに、前記搭載領域の投影面積が前記板状部品及び前記樹脂充填部の投影面積よりも大きく、かつ、前記搭載領域の直下に前記板状部品及び前記樹脂充填部が位置しており、
    前記樹脂充填部のガラス転移温度以上の温度領域での熱膨張係数（ＣＴＥ α２）の値が、前記板状部品の当該温度領域での熱膨張係数の値を１０％減じた値よりも大きく、かつ、前記コア基板の当該温度領域での熱膨張係数の値を１０％増した値よりも小さくなるように設定されている
    ことを特徴とする部品内蔵配線基板。
  12. 請求項１１に記載の部品内蔵配線基板を製造する方法であって、
    前記コア基板の有する前記収容穴部内に前記板状部品を収容する収容工程と、
    前記樹脂充填部のガラス転移温度以上の温度領域での熱膨張係数（ＣＴＥ α２）の値が、前記板状部品の当該温度領域での熱膨張係数の値を１０％減じた値よりも大きく、かつ、前記コア基板の当該温度領域での熱膨張係数の値を１０％増した値よりも小さくなるように設定されたシート状樹脂材料を用意し、前記シート状樹脂材料を前記コア主面上及び前記部品主面の上に配置して加熱及び加圧することによりその一部を溶融させて、その溶融した樹脂材料により前記収容穴部の内壁面と前記板状部品との隙間を埋める樹脂充填工程と、
    前記樹脂充填工程後、前記溶融した樹脂材料を硬化させて樹脂充填部とすることにより、前記板状部品を前記コア基板に固定する固定工程と
    を含むことを特徴とする部品内蔵配線基板の製造方法。
JP2009232755A 2008-10-08 2009-10-06 部品内蔵配線基板及びその製造方法 Pending JP2010114434A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009232755A JP2010114434A (ja) 2008-10-08 2009-10-06 部品内蔵配線基板及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008262013 2008-10-08
JP2009232755A JP2010114434A (ja) 2008-10-08 2009-10-06 部品内蔵配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010114434A true JP2010114434A (ja) 2010-05-20

Family

ID=42074891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009232755A Pending JP2010114434A (ja) 2008-10-08 2009-10-06 部品内蔵配線基板及びその製造方法

Country Status (5)

Country Link
US (1) US8183465B2 (ja)
JP (1) JP2010114434A (ja)
KR (1) KR101697774B1 (ja)
CN (1) CN101720165B (ja)
TW (1) TWI389608B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109447A (ja) * 2010-11-18 2012-06-07 Dainippon Printing Co Ltd 電子モジュール
JP2014192452A (ja) * 2013-03-28 2014-10-06 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法
JP2014220479A (ja) * 2013-04-12 2014-11-20 太陽誘電株式会社 電子部品内蔵基板
US9167702B2 (en) 2011-09-28 2015-10-20 Ngk Spark Plug Co., Ltd. Method of manufacturing wiring substrate having built-in component
TWI556691B (zh) * 2013-05-31 2016-11-01 高通公司 包括降低熱膨脹係數(cte)並減小翹曲的無機材料的基板
WO2016189998A1 (ja) * 2015-05-22 2016-12-01 日東電工株式会社 電子部品内蔵基板用封止樹脂シート及び電子部品内蔵基板の製造方法
JPWO2015064642A1 (ja) * 2013-10-30 2017-03-09 京セラ株式会社 配線基板およびこれを用いた実装構造体
JP2017152692A (ja) * 2016-02-22 2017-08-31 太陽誘電株式会社 回路基板及びその製造方法
WO2018128095A1 (ja) * 2017-01-05 2018-07-12 富士通株式会社 回路基板、回路基板の製造方法及び電子装置

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090296310A1 (en) * 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
KR101095130B1 (ko) * 2009-12-01 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101384082B1 (ko) * 2009-12-15 2014-04-09 니혼도꾸슈도교 가부시키가이샤 캐패시터 내장 배선기판 및 부품 내장 배선기판
JP5638269B2 (ja) * 2010-03-26 2014-12-10 日本特殊陶業株式会社 多層配線基板
JP2011222555A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板の製造方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
KR101710178B1 (ko) * 2010-06-29 2017-02-24 삼성전자 주식회사 임베디이드 칩 온 칩 패키지 및 이를 포함하는 패키지 온 패키지
US8284561B2 (en) * 2010-08-05 2012-10-09 Advanced Semiconductor Engineering, Inc. Embedded component package structure
US9049808B2 (en) * 2010-08-21 2015-06-02 Ibiden Co., Ltd. Printed wiring board and a method of manufacturing a printed wiring board
KR101301373B1 (ko) * 2010-10-25 2013-08-29 삼성전기주식회사 커패시터 내장형 인쇄회로기판
JP5855905B2 (ja) * 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
JP5370445B2 (ja) * 2011-09-09 2013-12-18 株式会社村田製作所 電源制御回路モジュール
TWI438882B (zh) * 2011-11-01 2014-05-21 Unimicron Technology Corp 嵌埋電容元件之封裝基板及其製法
JP5766593B2 (ja) * 2011-12-09 2015-08-19 日本特殊陶業株式会社 発光素子搭載用配線基板
CN104160497B (zh) * 2011-12-20 2017-10-27 英特尔公司 微电子封装和层叠微电子组件以及包括该封装和组件的计算系统
US9204552B2 (en) * 2012-01-26 2015-12-01 Ibiden Co., Ltd. Printed wiring board
US20130256873A1 (en) * 2012-04-03 2013-10-03 Nvidia Corporation System, method, and computer program product for preparing a substrate post
US9293426B2 (en) * 2012-09-28 2016-03-22 Intel Corporation Land side and die side cavities to reduce package Z-height
JP2014082334A (ja) * 2012-10-16 2014-05-08 Ibiden Co Ltd 配線板及びその製造方法
US20140133105A1 (en) * 2012-11-09 2014-05-15 Nvidia Corporation Method of embedding cpu/gpu/logic chip into a substrate of a package-on-package structure
US9668352B2 (en) * 2013-03-15 2017-05-30 Sumitomo Electric Printed Circuits, Inc. Method of embedding a pre-assembled unit including a device into a flexible printed circuit and corresponding assembly
KR101514518B1 (ko) * 2013-05-24 2015-04-22 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
JP2015018979A (ja) * 2013-07-12 2015-01-29 イビデン株式会社 プリント配線板
KR102192356B1 (ko) * 2013-07-29 2020-12-18 삼성전자주식회사 반도체 패키지
KR101514539B1 (ko) * 2013-08-29 2015-04-22 삼성전기주식회사 전자부품 내장기판
JP5412002B1 (ja) * 2013-09-12 2014-02-12 太陽誘電株式会社 部品内蔵基板
JP2015095587A (ja) * 2013-11-13 2015-05-18 日本特殊陶業株式会社 多層配線基板
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
US9443758B2 (en) 2013-12-11 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Connecting techniques for stacked CMOS devices
AT515101B1 (de) * 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
CN106031316B (zh) * 2014-02-21 2019-06-28 三井金属矿业株式会社 内置电容器层形成用覆铜层压板、多层印刷线路板以及多层印刷线路板的制造方法
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
JP2016004889A (ja) * 2014-06-17 2016-01-12 イビデン株式会社 プリント配線板
JP6450181B2 (ja) * 2014-12-18 2019-01-09 株式会社ジェイデバイス 半導体装置
US11227825B2 (en) * 2015-12-21 2022-01-18 Intel Corporation High performance integrated RF passives using dual lithography process
JP2017123459A (ja) 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
JP2017195261A (ja) * 2016-04-20 2017-10-26 イビデン株式会社 インターポーザ及びインターポーザの製造方法
CN108022896A (zh) * 2016-11-01 2018-05-11 财团法人工业技术研究院 一种芯片封装结构及其制作方法
CN108022897A (zh) 2016-11-01 2018-05-11 财团法人工业技术研究院 封装结构及其制作方法
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
US10950535B2 (en) * 2017-05-09 2021-03-16 Unimicron Technology Corp. Package structure and method of manufacturing the same
US10685922B2 (en) * 2017-05-09 2020-06-16 Unimicron Technology Corp. Package structure with structure reinforcing element and manufacturing method thereof
US20200161167A1 (en) * 2017-07-28 2020-05-21 Kyocera Corporation Substrate holding member and semiconductor manufacturing device
KR101939046B1 (ko) * 2017-10-31 2019-01-16 삼성전기 주식회사 팬-아웃 반도체 패키지
JP7292828B2 (ja) * 2018-04-27 2023-06-19 キヤノン株式会社 撮像素子モジュール、撮像システム、撮像素子パッケージ及び製造方法
DE102019117844A1 (de) 2018-09-27 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte-schaltung-package und verfahren
US10790162B2 (en) 2018-09-27 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
CN109561570B (zh) * 2018-11-21 2020-12-18 奥特斯(中国)有限公司 部件承载件及其制造方法以及使用填料颗粒的方法
CN111640727B (zh) * 2019-03-01 2022-09-23 奥特斯(中国)有限公司 包括具有不同物理特性的介电结构的部件承载件
US10832993B1 (en) * 2019-05-09 2020-11-10 Texas Instruments Incorporated Packaged multichip device with stacked die having a metal die attach
CN110213907A (zh) * 2019-07-03 2019-09-06 安捷利电子科技（苏州）有限公司 一种在印刷电路板上进行埋容的工艺以及埋容电路板
CN112201652A (zh) * 2019-07-07 2021-01-08 深南电路股份有限公司 线路板及其制作方法
CN113013125B (zh) * 2019-12-20 2024-07-09 奥特斯奥地利科技与系统技术有限公司 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件
US11083089B1 (en) * 2020-03-11 2021-08-03 Analog Devices International Unlimited Company Integrated device package
JP7003340B1 (ja) * 2021-03-09 2022-01-20 三菱電機株式会社 回路基板
CN115483197A (zh) * 2021-05-31 2022-12-16 联华电子股份有限公司 电容器结构以及其制作方法
US20240038831A1 (en) * 2022-08-01 2024-02-01 Qualcomm Incorporated Package with a substrate comprising embedded stacked trench capacitor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100870A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2004274035A (ja) * 2003-02-18 2004-09-30 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールとその製造方法
JP2007266197A (ja) * 2006-03-28 2007-10-11 Ngk Spark Plug Co Ltd 配線基板
JP2008211202A (ja) * 2007-02-01 2008-09-11 Ngk Spark Plug Co Ltd 配線基板、半導体パッケージ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
KR101084525B1 (ko) * 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
CN100521168C (zh) * 2004-06-24 2009-07-29 日本特殊陶业株式会社 中间基板
TWI396481B (zh) * 2005-06-03 2013-05-11 Ngk Spark Plug Co 配線基板及其製造方法
JP4880277B2 (ja) 2005-10-06 2012-02-22 日本特殊陶業株式会社 配線基板の製造方法
JP4546415B2 (ja) * 2005-09-01 2010-09-15 日本特殊陶業株式会社 配線基板、セラミックキャパシタ
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100870A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2004274035A (ja) * 2003-02-18 2004-09-30 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールとその製造方法
JP2007266197A (ja) * 2006-03-28 2007-10-11 Ngk Spark Plug Co Ltd 配線基板
JP2008211202A (ja) * 2007-02-01 2008-09-11 Ngk Spark Plug Co Ltd 配線基板、半導体パッケージ

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109447A (ja) * 2010-11-18 2012-06-07 Dainippon Printing Co Ltd 電子モジュール
US9167702B2 (en) 2011-09-28 2015-10-20 Ngk Spark Plug Co., Ltd. Method of manufacturing wiring substrate having built-in component
JP2014192452A (ja) * 2013-03-28 2014-10-06 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法
JP2014220479A (ja) * 2013-04-12 2014-11-20 太陽誘電株式会社 電子部品内蔵基板
US9363897B2 (en) 2013-04-12 2016-06-07 Taiyo Yuden Co., Ltd. Substrate with built-in electronic component
TWI556691B (zh) * 2013-05-31 2016-11-01 高通公司 包括降低熱膨脹係數(cte)並減小翹曲的無機材料的基板
KR101835452B1 (ko) 2013-10-30 2018-03-08 쿄세라 코포레이션 배선 기판 및 이것을 사용한 실장 구조체
US9936583B2 (en) 2013-10-30 2018-04-03 Kyocera Corporation Wiring board and mounting structure using the same
JPWO2015064642A1 (ja) * 2013-10-30 2017-03-09 京セラ株式会社 配線基板およびこれを用いた実装構造体
WO2016189998A1 (ja) * 2015-05-22 2016-12-01 日東電工株式会社 電子部品内蔵基板用封止樹脂シート及び電子部品内蔵基板の製造方法
JP2016219638A (ja) * 2015-05-22 2016-12-22 日東電工株式会社 電子部品内蔵基板用封止樹脂シート及び電子部品内蔵基板の製造方法
JP2017201732A (ja) * 2016-02-22 2017-11-09 太陽誘電株式会社 回路基板及びその製造方法
JP2017152692A (ja) * 2016-02-22 2017-08-31 太陽誘電株式会社 回路基板及びその製造方法
JP2018046297A (ja) * 2016-02-22 2018-03-22 太陽誘電株式会社 回路基板
WO2018128095A1 (ja) * 2017-01-05 2018-07-12 富士通株式会社 回路基板、回路基板の製造方法及び電子装置

Also Published As

Publication number Publication date
CN101720165B (zh) 2012-10-24
US8183465B2 (en) 2012-05-22
KR20100039818A (ko) 2010-04-16
TWI389608B (zh) 2013-03-11
KR101697774B1 (ko) 2017-01-18
CN101720165A (zh) 2010-06-02
TW201026178A (en) 2010-07-01
US20100084175A1 (en) 2010-04-08

Similar Documents

Publication Publication Date Title
JP2010114434A (ja) 部品内蔵配線基板及びその製造方法
US8130507B2 (en) Component built-in wiring board
JP5129645B2 (ja) 部品内蔵配線基板の製造方法
JP4881460B2 (ja) 電子部品内蔵型多層基板
JP2010171413A (ja) 部品内蔵配線基板の製造方法
JP2013074178A (ja) 部品内蔵配線基板の製造方法
JP4954824B2 (ja) 部品内蔵配線基板、配線基板内蔵用コンデンサ
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
JP5078759B2 (ja) 配線基板内蔵用電子部品及び配線基板
JP2009105344A (ja) 板状部品内蔵配線基板及びその製造方法
JP2013110329A (ja) コンデンサモジュール内蔵配線基板
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
JP5512558B2 (ja) 部品内蔵配線基板の製造方法
JP5367306B2 (ja) セラミック部品の製造方法
JP5172319B2 (ja) セラミック部品の製造方法
JP5192864B2 (ja) 部品内蔵配線基板の製造方法
JP5306797B2 (ja) 部品内蔵配線基板の製造方法
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2009147177A (ja) 配線基板内蔵用コンデンサ及び配線基板
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP4668822B2 (ja) 配線基板の製造方法
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2013197136A (ja) 部品内蔵配線基板の製造方法
JP5095456B2 (ja) 部品内蔵配線基板の製造方法
JP2002141674A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130730