TWI556691B - 包括降低熱膨脹係數(cte)並減小翹曲的無機材料的基板 - Google Patents

包括降低熱膨脹係數(cte)並減小翹曲的無機材料的基板 Download PDF

Info

Publication number
TWI556691B
TWI556691B TW103117923A TW103117923A TWI556691B TW I556691 B TWI556691 B TW I556691B TW 103117923 A TW103117923 A TW 103117923A TW 103117923 A TW103117923 A TW 103117923A TW I556691 B TWI556691 B TW I556691B
Authority
TW
Taiwan
Prior art keywords
core layer
layer
inorganic
substrate
die
Prior art date
Application number
TW103117923A
Other languages
English (en)
Other versions
TW201448684A (zh
Inventor
金鎭寛
Original Assignee
高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 高通公司 filed Critical 高通公司
Publication of TW201448684A publication Critical patent/TW201448684A/zh
Application granted granted Critical
Publication of TWI556691B publication Critical patent/TWI556691B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/16165—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Laminated Bodies (AREA)

Description

包括降低熱膨脹係數(CTE)並減小翹曲的無機材料的基板 【優先權請求/權益要求】
本專利申請案請求於2013年5月31日提出申請的題為「Substrate Comprising Inorganic Material That Lowers The Coefficient of Thermal Expansion (CTE) and Reduces Warpage (包括降低熱膨脹係數(CTE)並減小翹曲的無機材料的基板)」的美國臨時申請案第61/829,928號的優先權，其以引用方式明確納入於此。
各種特徵係關於包括降低熱膨脹係數(CTE)並減小翹曲的無機材料的基板。
基板通常由中央核心層以及在該中央核心層任一側上的多個電介質層製成。在核心層和電介質層的表面上使用銅或其他導電材料來將信號從積體電路(IC)/晶粒的主動元件路由到設備中的主機板和其他元件。核心層包括固化電介 質層，其中金屬(例如，銅)箔被黏接至該固化電介質層(例如，樹脂)的兩側上。堆積電介質層往往被稱為半固化(預浸漬)層或堆積環氧樹脂，並且可在製造期間被層壓或擠壓在核心的頂部上。
圖1圖示了被耦合(例如，安裝)在習知基板上的晶粒。具體而言，圖1圖示了基板100，其上安裝有晶粒102。基板100是封裝基板。如圖1中所示，基板100包括核心層104、第一電介質層106、第一阻焊層110、第二阻焊層112、第一組跡線114、第二組跡線116、第一組墊子120、第二組墊子122、第一通孔124、第二通孔126和第三通孔128。
基板100亦包括第一組焊球130和第二組焊球132。晶粒102經由第一組焊球130耦合(例如，安裝)到基板100。第二組焊球132配置成耦合至印刷電路板(PCB)。
基板的製造商面臨的一個主要問題和關注點是基板在IC/晶粒/晶片及/或板安裝期間的翹曲，其可導致表面安裝良率問題。該等高溫翹曲問題與材料屬性有關，該等屬性包括構成基板的材料的熱膨脹係數(CTE)。本質上，(安裝在基板上的)IC/晶粒由通常具有與基板的CTE顯著不同的CTE的材料製成。通常，基板具有比IC/晶粒的CTE大的CTE。這是因為基板包括比IC/晶粒多的金屬材料。金屬材料(例如，銅)具有比IC/晶粒的材料大得多的CTE。IC和基板的CTE差異是在基板上進行IC/晶粒安裝期間的翹曲問題的原因，因為IC將與基板不同地膨脹和收縮。在圖1中，核心層104具有與晶粒102的CTE不同的CTE。此種CTE差異可導致翹曲問題，並 由此導致晶粒封裝有缺陷。
因此，需要具有更接近IC/晶粒的CTE的CTE的基板，以便減少在基板上安裝IC/晶粒期間的翹曲問題並由此提高被安裝在基板上的晶粒的表面安裝良率。
各種特徵涉及包括降低熱膨脹係數(CTE)並減小翹曲的無機材料的基板。
第一示例提供一種基板，該基板包括第一核心層、第二核心層、第一無機核心層和電介質層。第一核心層包括第一楊式模量。第二核心層在基板中與第一核心層橫向定位。第一無機核心層橫向位於第一核心層與第二核心層之間。第一無機核心層包括比第一楊式模量大的第二楊式模量。電介質層覆蓋第一核心層、第二核心層和第一無機核心層。
根據一態樣，第一無機核心層被配置成與配置為耦合至基板的晶粒垂直對準。
根據一態樣，第一無機核心層具有第一熱膨脹係數(CTE)，晶粒具有第二熱膨脹係數，並且第一核心層具有第三熱膨脹係數(CTE)，其中晶粒的第二CTE與第一核心層的第三CTE相比更加接近第一無機核心層的第一CTE。在一些實現中，第一無機核心層的第一CTE緊密匹配晶粒的第二CTE以便減小翹曲的可能性。
根據一態樣，第二楊式模量為第一楊式模量的至少1.35倍。在一些實現中，第二楊式模量為第一楊式模量的至少1.5倍。在一些實現中，第二楊式模量至少為50吉帕斯卡(GPa )。
根據一態樣，第一無機核心層是至少玻璃、矽及/或陶瓷中的一者。
根據一態樣，該基板進一步包括橫向位於第一核心層與第二核心層之間的第二無機核心層，第一和第二無機核心層被配置成與配置為耦合至該基板的晶粒垂直對準。
根據一態樣，該基板進一步包括穿過第一無機核心層的至少一個通孔。
根據一態樣，該基板是封裝基板。
根據一態樣，該晶粒被配置成耦合到至少模具或較硬附加裝置中的一者。
根據一態樣，該基板進一步包括堆積層。
根據一態樣，該基板被納入以下至少一者中：音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦，及/或膝上型電腦。
第二示例提供一種裝置，該裝置包括第一核心層、第二核心層、用於當晶粒耦合至該裝置時減小翹曲的手段、以及電介質層。第一核心層包括第一楊式模量。第二核心層在該裝置中與第一核心層橫向定位。用於減小翹曲的手段橫向位於第一核心層與第二核心層之間。用於減小翹曲的手段包括比第一楊式模量大的第二楊式模量。電介質層覆蓋第一核心層、第二核心層和用於減小翹曲的手段。
根據一態樣，用於減小翹曲的手段被配置成與配置 為耦合至該裝置的晶粒垂直對準。
根據一態樣，用於減小翹曲的手段具有第一熱膨脹係數(CTE)，晶粒具有第二熱膨脹係數，並且第一核心層具有第三熱膨脹係數(CTE)，其中晶粒的第二CTE與第一核心層的第三CTE相比更加接近用於減小翹曲的手段的第一CTE。在一些實現中，用於減小翹曲的手段的第一CTE緊密匹配晶粒的第二CTE以便減小翹曲的可能性。
根據一態樣，第二楊式模量為第一楊式模量的至少1.35倍。在一些實現中，第二楊式模量為第一楊式模量的至少1.5倍。在一些實現中，第二楊式模量至少為50吉帕斯卡(GPa)。
根據一態樣，用於減小翹曲的手段是至少玻璃、矽及/或陶瓷中的一者。
根據一態樣，用於減小翹曲的手段包括第一無機核心層和第二無機核心層。第一和第二核心層橫向位於第一核心層與第二核心層之間。第一和第二無機核心層被配置成與配置為耦合至該裝置的晶粒垂直對準。
根據一態樣，該裝置進一步包括穿過用於減小翹曲的手段的至少一個通孔。
根據一態樣，該裝置是封裝基板。
根據一態樣，該晶粒被配置成耦合到至少模具或較硬附加裝置中的一者。
根據一態樣，該裝置進一步包括堆積層。
根據一態樣，該裝置被納入以下至少一者中：音樂 播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦，及/或膝上型電腦。
第三示例提供了一種用於提供基板的方法。該方法提供包括第一楊式模量的第一核心層。該方法提供在該基板中與第一核心層橫向定位的第二核心層。該方法提供橫向位於第一核心層與第二核心層之間的第一無機核心層。第一無機核心層包括比第一楊式模量大的第二楊式模量。該方法提供覆蓋第一核心層、第二核心層和第一無機核心層的電介質層。
根據一態樣，第一無機核心層被配置成與配置為耦合至基板的晶粒垂直對準。
根據一態樣，第一無機核心層具有第一熱膨脹係數(CTE)，晶粒具有第二熱膨脹係數，並且第一核心層具有第三熱膨脹係數(CTE)，其中晶粒的第二CTE與第一核心層的第三CTE相比更加接近第一無機核心層的第一CTE。在一些實現中，第一無機核心層的第一CTE緊密匹配晶粒的第二CTE以便減小翹曲的可能性。
根據一態樣，第二楊式模量為第一楊式模量的至少1.35倍。在一些實現中，第二楊式模量為第一楊式模量的至少1.5倍。在一些實現中，第二楊式模量至少為50吉帕斯卡(GPa)。
根據一態樣，第一無機核心層是至少玻璃、矽及/或陶瓷中的一者。
根據一態樣，該方法進一步提供橫向位於第一核心層與第二核心層之間的第二無機核心層。在一些實現中，第一和第二無機核心層被配置成與配置為耦合至基板的晶粒垂直對準。
根據一態樣，該方法亦提供穿過第一無機核心層的至少一個通孔。
根據一態樣，該基板是封裝基板。
根據一態樣，該晶粒被配置成耦合到至少模具或較硬附加裝置中的一者。
根據一態樣，該方法進一步提供堆積層。
根據一態樣，該基板被納入以下至少一者中：音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦，及/或膝上型電腦。
100‧‧‧基板
102‧‧‧晶粒
104‧‧‧核心層
106‧‧‧第一電介質層
110‧‧‧第一阻焊層
112‧‧‧第二阻焊層
114‧‧‧第一組跡線
116‧‧‧第二組跡線
120‧‧‧第一組墊子
122‧‧‧第二組墊子
124‧‧‧第一通孔
126‧‧‧第二通孔
128‧‧‧第三通孔
130‧‧‧第一組焊球
132‧‧‧第二組焊球
200‧‧‧基板
202‧‧‧晶粒
204‧‧‧核心層
204a‧‧‧第一核心層
204b‧‧‧第二核心層
206‧‧‧第一電介質層
208‧‧‧第一無機核心層
210‧‧‧第一阻焊層
212‧‧‧第二阻焊層
214‧‧‧第一組跡線
216‧‧‧第二組跡線
220‧‧‧第一組墊子
222‧‧‧第二組墊子
224‧‧‧第一通孔
226‧‧‧第二通孔
228‧‧‧第三通孔
230‧‧‧第一組焊球
232‧‧‧第二組焊球
300‧‧‧基板
302‧‧‧晶粒
304‧‧‧核心層
304a‧‧‧第一核心層
304b‧‧‧第二核心層
306‧‧‧第一電介質層
308‧‧‧第一無機核心層
309‧‧‧第二無機核心層
310‧‧‧阻焊層
312‧‧‧第二阻焊層
314‧‧‧第一組跡線
316‧‧‧第二組跡線
320‧‧‧第一組墊子
322‧‧‧第二組墊子
324‧‧‧第一通孔
326‧‧‧第二通孔
328‧‧‧第三通孔
330‧‧‧第一組焊球
332‧‧‧第二組焊球
400‧‧‧模具/模具層
500‧‧‧模具/模具層
600‧‧‧附加裝置
700‧‧‧附加裝置
800‧‧‧核心層
802‧‧‧第一金屬層
804‧‧‧第二金屬層
805‧‧‧腔
806‧‧‧支撐膜
808‧‧‧無機核心層
810‧‧‧第一電介質層
812‧‧‧第二電介質層
814‧‧‧第三金屬層
816‧‧‧第四金屬層
818‧‧‧第一通孔腔
820‧‧‧第二通孔腔
822‧‧‧第三通孔腔
824‧‧‧第一通孔
826‧‧‧第二通孔
828‧‧‧第三通孔
830‧‧‧第一阻焊層
832‧‧‧第二阻焊層
840‧‧‧晶粒
842‧‧‧第一組焊球
905‧‧‧步驟
910‧‧‧步驟
915‧‧‧步驟
920‧‧‧步驟
925‧‧‧步驟
930‧‧‧步驟
935‧‧‧步驟
940‧‧‧步驟
1000‧‧‧基板
1002‧‧‧晶粒
1004‧‧‧核心層
1004a‧‧‧第一核心層
1004b‧‧‧第二核心層
1006‧‧‧第一電介質層
1008‧‧‧第一無機核心層
1010‧‧‧阻焊層
1012‧‧‧第二阻焊層
1014‧‧‧第一組跡線
1016‧‧‧第二組跡線
1020‧‧‧第一組墊子
1022‧‧‧第二組墊子
1024‧‧‧第一通孔
1026‧‧‧第二通孔
1028‧‧‧第三通孔
1030‧‧‧第一組焊球
1032‧‧‧第二組焊球
1040‧‧‧模具/模具層
1042‧‧‧第一堆積層
1044‧‧‧第二堆積層
1046‧‧‧一組跡線
1048‧‧‧一組跡線
1100‧‧‧基板
1104‧‧‧核心層
1104a‧‧‧第一核心層
1104b‧‧‧第二核心層
1106‧‧‧第一電介質層
1108‧‧‧第一無機核心層
1110‧‧‧阻焊層
1112‧‧‧第二阻焊層
1114‧‧‧第一組跡線
1116‧‧‧第二組跡線
1120‧‧‧第一組墊子
1122‧‧‧第二組墊子
1124‧‧‧第一通孔
1126‧‧‧第二通孔
1128‧‧‧第三通孔
1130‧‧‧第一組焊球
1132‧‧‧第二組焊球
1140‧‧‧模具/模具層
1142‧‧‧第一堆積層
1144‧‧‧第二堆積層
1146‧‧‧一組跡線
1148‧‧‧一組跡線
1200‧‧‧積體電路(IC)
1202‧‧‧行動電話
1204‧‧‧膝上型電腦
1206‧‧‧固定位置終端
在結合附圖理解下文闡述的詳細描述時，各種特徵、本質和優點會變得明顯，在附圖中，相像的元件符號貫穿始終作相應標識。
圖1圖示了習知基板。
圖2圖示了包括一個無機核心層的示例性基板。
圖3圖示了包括大於一個的無機核心層的示例性基板。
圖4圖示了包括一個無機核心層和模具層的示例性基板。
圖5圖示了包括大於一個無機核心層和模具層的示例性基板。
圖6圖示了包括一個無機核心層和附加裝置的示例性基板。
圖7圖示了包括大於一個無機核心層和附加裝置的示例性基板。
圖8A-8E圖示了提供/製造包括一或更多個無機核心層的基板(例如，封裝基板)的示例性序列。
圖9圖示了用於提供/製造包括一或更多個無機核心層的基板的方法的示例性流程圖。
圖10圖示了包括若干電介質層、一個無機核心層和模具層的示例性基板。
圖11圖示了包括若干電介質層、大於一個無機核心層和模具層的示例性基板。
圖12圖示了可集成本文所描述的積體電路及/或PCB的各種電子設備。
在以下描述中，提供了具體細節以提供對本案的各態樣的透徹理解。但是，本領域一般技藝人士將理解，沒有該等具體細節亦可實踐該等態樣。例如，電路可能用方塊圖示出以避免使該等態樣湮沒在不必要的細節中。在其他情況下，熟知的電路、結構和技術可能不被詳細示出以免使本案的該等態樣不明朗。
綜覽
一些創新性特徵涉及包括第一核心層、第二核心層、第一無機核心層和電介質層的基板。第二核心層在基板中與第一核心層橫向定位。第一無機核心層(例如，玻璃、矽、陶瓷)橫向位於第一核心層與第二核心層之間。電介質層覆蓋第一核心層、第二核心層和第一無機核心層。在一些實現中，第一核心層包括第一楊式模量。在一些實現中，第一無機核心層包括第二楊式模量。在一些實現中，第二楊式模量為第一楊式模量的至少1.35倍。在一些實現中，第二楊式模量為第一楊式模量的至少1.5倍。在一些實現中，第二楊式模量至少為50吉帕斯卡(GPa)。在一些實現中，第一無機核心層被配置成與配置為耦合至基板的晶粒垂直對準。在一些實現中，第一無機核心層具有第一熱膨脹係數(CTE)，晶粒具有第二熱膨脹係數，並且第一核心層具有第三熱膨脹係數(CTE)。在一些實現中，晶粒的第二CTE與第一核心層的第三CTE相比更加接近第一無機核心層的第一CTE。在一些實現中，第一無機核心層的第一CTE緊密匹配晶粒的第二CTE以便減小翹曲的可能性。
包括無機材料的示例性基板
圖2圖示了基板的實例，該基板包括降低該基板的熱膨脹係數(CTE)並減小該基板的翹曲的一或更多個無機材料。具體而言，圖2圖示了基板200，其上安裝有晶粒202。在一些實現中，基板200是封裝基板。如圖2中所示，基板200包括核心層204、第一電介質層206、第一無機核心層208、第一阻焊層210、第二阻焊層212、第一組跡線214、第二組跡線216 、第一組墊子220、第二組墊子222、第一通孔224、第二通孔226和第三通孔228。
在一些實現中，核心層204可以是塗敷及/或預浸漬有樹脂/玻璃纖維/環氧樹脂層的電介質層。核心層204可包括第一核心層204a和第二核心層204b。第一核心層204a可與第二核心層204b橫向定位。第一無機核心層208是具有接近/靠近晶粒202的熱膨脹係數(CTE)的熱膨脹係數(CTE)的材料。在一些實現中，第一無機核心層208的CTE小於基板的有效CTE。在一些實現中，第一無機核心層208的CTE小於核心層204的CTE。在一些實現中，第一無機核心層208的CTE小於第一電介質層206的CTE。在一些實現中，第一無機核心層208是玻璃。在一些實現中，第一無機核心層208是矽。在一些實現中，第一無機核心層208是陶瓷。然而，不同實現可將不同材料用於第一無機核心層208。
如圖2中所示，第一無機核心層208被嵌入在基板200中。具體而言，第一無機核心層208在基板200中並被第一電介質層206圍繞。第一無機核心層208可橫向定位於/位於第一核心層204a與第二核心層204b之間。在一些實現中，第一無機核心層208可被配置成用作用於在晶粒被耦合至基板時減小翹曲的手段。
基板200亦包括第一組焊球230和第二組焊球232。晶粒202經由第一組焊球230耦合(例如，安裝)至基板200。第二組焊球232配置成耦合至印刷電路板(PCB)。
圖2亦圖示了第一通孔224、第二通孔226和第三通孔 228穿過第一電介質層206和第一無機核心層208。第一通孔224、第二通孔226和第三通孔228耦合至第一組墊子220和第二組墊子222。
圖2進一步圖示了晶粒202被耦合(例如，安裝)在基板200上，以使得晶粒202與第一無機核心層208垂直對準。在一些實現中，第一無機核心層208被配置成(例如，被嵌入在基板200中)與安裝在基板200上的晶粒202(例如，部分地、基本地、完全地)垂直對準。不同的實現可以不同方式將晶粒202耦合至基板200。例如，在一些實現中，晶粒202可以與第一無機核心層208部分地、基本地，或完全地垂直對準。由於晶粒202和第一無機核心層208各自具有彼此類似(例如，接近)的CTE，因此其各自均以類似方式膨脹和收縮。因為具有類似CTE(例如，類似橫向膨脹及/或收縮屬性)，在晶粒202被安裝在基板200上時，翹曲的可能性減小。最終結果是在基板(例如，封裝基板)上製造和安裝晶粒時的良率改進。
圖2圖示了第一無機核心層208具有與晶粒202的大小(例如，寬度)基本相同的大小(例如，寬度)。然而應注意，不同的實現可使用具有與晶粒202的大小不同的大小的第一無機核心層208。例如，第一無機核心層208可以比晶粒202更大(例如，更寬)或更小(例如，更窄)。
在一些實現中，可在基板中提供一個以上無機核心層。
無機核心層和核心層的楊式模量
在一些實現中，第一無機核心層208的其他材料屬性可以不同於核心層204的材料屬性。例如，第一無機核心層208的剛性可以不同於核心層204(例如，核心層204a、核心層204b)的剛性。在一些實現中，材料的剛性可由楊式模量(例如，拉伸模量、彈性模量)來定義。不同材料可具有不同的楊式模量。
在一些實現中，核心層204(例如，第一核心層204a、第二核心層204b)可包括玻璃、樹脂、玻璃纖維，及/或環氧樹脂。在一些實現中，核心層204可具有20-37吉帕斯卡(GPa)之間的楊式模量。
在一些實現中，第一無機核心層208可被配置成具有比核心層204的楊式模量(例如，第一和第二核心層204a-204b的楊式模量)大的楊式模量。在一些實現中，第一無機核心層208可具有至少50吉帕斯卡(GPa)的楊式模量。在一些實現中，第一無機核心層208可被配置成具有為核心層204的楊式模量的至少1.35倍的楊式模量(例如，當核心層204具有37GPa的楊式模量時，第一無機核心層208具有50GPa的楊式模量)。在一些實現中，第一無機核心層208可被配置成具有為核心層204的楊式模量的至少1.5倍的楊式模量。
玻璃核心層(例如，核心層208)可以不同於核心層204(例如，第一核心層204a、第二核心層204b)。在一些實現中，第一無機核心層208可以是具有50-90吉帕斯卡(GPa)之間的楊式模量的玻璃核心層。在一些實現中，玻璃核心層是主要包括玻璃(例如，大於50%的玻璃(以質量或體積計) )的核心層。在一些實現中，玻璃核心層是基本上為純玻璃(例如，大於99%的純玻璃)的核心層。
在一些實現中，第一無機核心層208可以是具有130-185吉帕斯卡(GPa)之間的楊式模量的矽核心層。
在一些實現中，第一無機核心層208可以是具有200-400吉帕斯卡(GPa)之間的楊式模量的陶瓷核心層。
在一些實現中，較高的楊式模量意味著該材料比具有較低楊式模量的材料更具可撓性並且更有可能彎曲。例如，若材料A具有比材料B的楊式模量大的楊式模量，則材料A被稱為比材料B更具可撓性。
在一些實現中，提供具有不同楊式模量的核心層(例如，第一核心層204a、第二核心層204b、無機核心層208)提供了足夠硬以便為積體電路(IC)及/或晶粒提供支撐、同時在特定區域及/或部分(例如，晶粒以下的區域)中為可撓性的(或者至少較可撓性的)以最小化及/或減小基板開裂的可能性的基板。
包括多種無機材料的示例性基板
圖3圖示了包括若干無機核心層的基板的實例。圖3類似於圖2，不同之處在於圖2的基板包括多個無機核心層。具體而言，圖3圖示了基板300，其上安裝有晶粒302。在一些實現中，基板300是封裝基板。如圖3中所示，基板300包括核心層304、第一電介質層306、第一無機核心層308、第二無機核心層309、第一阻焊層310、第二阻焊層312、第一組跡線314、第二組跡線316、第一組墊子320、第二組墊子322、第一通 孔324、第二通孔326和第三通孔328。
在一些實現中，核心層304可以是塗敷及/或預浸漬有樹脂/玻璃纖維/環氧樹脂層的電介質層。核心層304可包括第一核心層304a和第二核心層304b。第一核心層304a可與第二核心層304b橫向定位。第一無機核心層308和第二無機核心層209各自由具有接近/靠近晶粒302的熱膨脹係數(CTE)的熱膨脹係數(CTE)的材料製成。在一些實現中，第一和第二無機核心層308-309中每一者的CTE小於基板的有效CTE。在一些實現中，第一和第二無機核心層308-309中每一者的CTE小於核心層304的CTE。在一些實現中，第一和第二無機核心層308-309中每一者的CTE小於第一電介質層306的CTE。在一些實現中，第一和第二無機核心層308-309中每一者是玻璃。在一些實現中，第一和第二無機核心層308-309中每一者是矽。在一些實現中，第一和第二無機核心層308-309中每一者是陶瓷。在一些實現中，第一無機核心層308可以是玻璃，並且第二無機核心層309是矽，或反之。然而，不同實現可將不同材料用於第一和第二無機核心層308-309。
如圖3中所示，第一和第二無機核心層308-309被嵌入在基板300中。具體而言，第一和第二無機核心層308-309在基板300中並被第一電介質層306圍繞。第一和第二無機核心層308-309可橫向定位於/位於第一核心層304a與第二核心層304b之間。在一些實現中，第一無機核心層308可被配置成用作用於在晶粒被耦合至基板時減小翹曲的手段。
基板300亦包括第一組焊球330和第二組焊球332。晶 粒302經由第一組焊球330耦合(例如，安裝)至基板300。第二組焊球132配置成耦合至印刷電路板(PCB)。
圖3亦圖示了第一通孔324、第二通孔326和第三通孔328穿過第一電介質層306。第一通孔324亦穿過第一無機核心層308。第三通孔328亦穿過第二無機核心層309。第一通孔324、第二通孔326和第三通孔328耦合至第一組墊子320和第二組墊子322。
圖3進一步圖示了晶粒302被耦合(例如，安裝)在基板300上，以使得晶粒302與第一和第二無機核心層308-309垂直對準。在一些實現中，第一和第二無機核心層308-309被配置成(例如，被嵌入在基板300中)與安裝在基板300上的晶粒302(例如，部分地、基本地、完全地)垂直對準。不同的實現可以不同方式將晶粒302耦合至基板300。例如，在一些實現中，晶粒302可以與第一和第二無機核心層308-309部分地、基本地，或完全地垂直對準。由於晶粒302與第一及第二無機核心層308-309各自具有彼此類似(例如，接近)的CTE，因此其各自均以類似方式膨脹和收縮。因為具有類似CTE(例如，類似橫向膨脹及/或收縮屬性)，在晶粒302被安裝在基板300上時，翹曲的可能性減小。最終結果是在基板(例如，封裝基板)上製造和安裝晶粒時的良率改進。圖3圖示了兩個無機核心層。然而，應注意，不同的實現可以使用不同數目的無機核心層(例如，大於兩個無機核心層)。
無機核心層和核心層的楊式模量
在一些實現中，第一無機核心層308的其他材料屬性 可以不同於核心層304的材料屬性。例如，第一無機核心層308及/或第二無機核心層309的剛性可以不同於核心層304(例如，核心層304a、核心層304b)的剛性。在一些實現中，材料的剛性可由楊式模量(例如，拉伸模量、彈性模量)來定義。不同材料可具有不同的楊式模量。
在一些實現中，核心層304(例如，第一核心層304a、第二核心層304b)可包括玻璃、樹脂、玻璃纖維，及/或環氧樹脂。在一些實現中，核心層304可具有20-37吉帕斯卡(GPa)之間的楊式模量。
在一些實現中，第一無機核心層308及/或第二無機核心層309可被配置成具有比核心層304的楊式模量(例如，第一和第二核心層304a-304b的楊式模量)大的楊式模量。在一些實現中，第一無機核心層308及/或第二無機核心層309可具有至少50吉帕斯卡(GPa)的楊式模量。在一些實現中，第一無機核心層308及/或第二無機核心層309可被配置成具有為核心層304的楊式模量的至少1.35倍的楊式模量(例如，當核心層304具有37GPa的楊式模量時，第一無機核心層308及/或第二無機核心層309具有50GPa的楊式模量)。在一些實現中，第一無機核心層308及/或第二無機核心層309可被配置成具有為核心層304的楊式模量的至少1.5倍的楊式模量。
玻璃核心層(例如，第一無機核心層308、第二無機核心層309)可以不同於核心層304(例如，第一核心層304a、第二核心層304b)。在一些實現中，第一無機核心層308及/或第二無機核心層309可以是具有50-90吉帕斯卡(GPa)之間 的楊式模量的玻璃核心層。在一些實現中，玻璃核心層(例如，第一和第二無機核心層308-309)是主要包括玻璃(例如，大於50%的玻璃(以質量或體積計))的核心層。在一些實現中，玻璃核心層是基本上為純玻璃(例如，大於99%的純玻璃)的核心層。
在一些實現中，第一無機核心層308及/或第二無機核心層309可以是具有130-185吉帕斯卡(GPa)之間的楊式模量的矽核心層。
在一些實現中，第一無機核心層308及/或第二無機核心層309可以是具有200-400吉帕斯卡(GPa)之間的楊式模量的陶瓷核心層。
在一些實現中，較高的楊式模量意味著該材料比具有較低楊式模量的材料更具可撓性並且更有可能彎曲。例如，若材料A具有比材料B的楊式模量大的楊式模量，則材料A被稱為比材料B更具可撓性。
在一些實現中，提供具有不同楊式模量的核心層(例如，第一核心層304a、第二核心層304b、第一無機核心層308、第二無機核心層309)提供了足夠硬以便為積體電路(IC)及/或晶粒提供支撐、同時在特定區域及/或部分(例如，晶粒之下的區域)中為可撓性(或者至少較可撓性)以最小化及/或減小基板開裂的可能性的基板。
包括無機材料和模具的示例性基板
在一些實現中，基板和IC/晶粒可用模具來封裝。圖4-5圖示了基板上的IC/晶粒的實例，並且該IC/晶粒用模具來 覆蓋。
圖4圖示了包括無機核心層的基板上的IC/晶粒，其中該IC/晶粒用模具/模具層來覆蓋。具體而言，圖4圖示了基板200，其上安裝有晶粒202。在一些實現中，基板200是封裝基板。如圖4中所示，基板200包括核心層204、第一電介質層206、第一無機核心層208、第一阻焊層210、第二阻焊層212、第一組跡線214、第二組跡線216、第一組墊子220、第二組墊子222、第一通孔224、第二通孔226和第三通孔228。在一些實現中，核心層204包括第一核心層204a和第二核心層204b。在一些實現中，圖4的基板200與圖2的基板200類似及/或等同。
在一些實現中，核心層204(例如，第一核心層204a、第二核心層204b)在一些實現中可以是塗敷及/或預浸漬有樹脂/玻璃纖維/環氧樹脂層的電介質層。在一些實現中，核心層204(例如，第一核心層204a、第二核心層204b)可包括玻璃、樹脂、玻璃纖維，及/或環氧樹脂。在一些實現中，無機核心層208可以是玻璃、矽及/或陶瓷之一。
基板200亦包括第一組焊球230和第二組焊球232。晶粒202經由第一組焊球230耦合(例如，安裝)到基板200。第二組焊球232配置成耦合至印刷電路板(PCB)。
圖4亦圖示了第一通孔224、第二通孔226和第三通孔228穿過第一電介質層206和第一無機核心層208。第一通孔224、第二通孔226和第三通孔228耦合至第一組墊子220和第二組墊子222。
圖4亦圖示了用模具/模具層400覆蓋晶粒202。在一些實現中，模具/模具層400被配置成為晶粒202提供保護層。模具/模具層400亦覆蓋阻焊層210和第一組焊球230。
圖5圖示了包括若干無機核心層的基板上的另一IC/晶粒，其中該IC/晶粒用模具/模具層來覆蓋。具體而言，圖5圖示了基板300，其上安裝有晶粒302。在一些實現中，基板300是封裝基板。如圖5中所示，基板300包括核心層304、第一電介質層306、第一無機核心層308、第二無機核心層309、第一阻焊層310、第二阻焊層312、第一組跡線314、第二組跡線316、第一組墊子320、第二組墊子322、第一通孔324、第二通孔326和第三通孔328。在一些實現中，核心層304包括第一核心層304a和第二核心層304b。在一些實現中，圖5的基板300與圖3的基板300類似及/或等同。
在一些實現中，核心層304(例如，第一核心層304a、第二核心層304b)在一些實現中可以是塗敷及/或預浸漬有樹脂/玻璃纖維/環氧樹脂層的電介質層。在一些實現中，核心層304(例如，第一核心層304a、第二核心層304b)可包括玻璃、樹脂、玻璃纖維，及/或環氧樹脂。在一些實現中，第一無機核心層308及/或第二無機核心層309可以是玻璃、矽及/或陶瓷之一。
如圖5中所示，第一和第二無機核心層308-309被嵌入在基板300中。具體而言，第一和第二無機核心層308-309在基板300中並被第一電介質層306圍繞。
基板300亦包括第一組焊球330和第二組焊球332。晶 粒302經由第一組焊球330耦合(例如，安裝)到基板300。第二組焊球132配置成耦合至印刷電路板(PCB)。
圖5亦圖示了第一通孔324、第二通孔326和第三通孔328穿過第一電介質層306。第一通孔324亦穿過第一無機核心層308。第三通孔328亦穿過第二無機核心層309。第一通孔324、第二通孔326和第三通孔328耦合至第一組墊子320和第二組墊子322。
圖5亦圖示了用模具/模具層500覆蓋晶粒302。在一些實現中，模具/模具層500被配置成為晶粒302提供保護層。模具/模具層500亦覆蓋阻焊層310和第一組焊球330。
包括無機材料和附加裝置的示例性基板
在一些實現中，基板和IC/晶粒耦合至附加裝置。圖6-7圖示了基板上的IC/晶粒的實例，並且該IC/晶粒用附加裝置來覆蓋。該附加裝置可以是配置成提供IC/晶粒的結構支撐的較硬附加裝置。
圖6圖示了包括無機核心層的基板上的IC/晶粒，其中該IC/晶粒耦合至附加裝置(例如，較硬附加裝置)。具體而言，圖6圖示了基板200，其上安裝有晶粒202。在一些實現中，基板200是封裝基板。如圖6中所示，基板200包括核心層204、第一電介質層206、第一無機核心層208、第一阻焊層210、第二阻焊層212、第一組跡線214、第二組跡線216、第一組墊子220、第二組墊子222、第一通孔224、第二通孔226和第三通孔228。在一些實現中，核心層204包括第一核心層204a和第二核心層204b。在一些實現中，圖6的基板200與圖2的基板 200類似及/或等同。
在一些實現中，核心層204(例如，第一核心層204a、第二核心層204b)在一些實現中可以是塗敷及/或預浸漬有樹脂/玻璃纖維/環氧樹脂層的電介質層。在一些實現中，核心層204(例如，第一核心層204a、第二核心層204b)可包括玻璃、樹脂、玻璃纖維，及/或環氧樹脂。在一些實現中，無機核心層208可以是玻璃、矽及/或陶瓷之一。
基板200亦包括第一組焊球230和第二組焊球232。晶粒202經由第一組焊球230耦合(例如，安裝)到基板200。第二組焊球232配置成耦合至印刷電路板(PCB)。
圖6亦圖示了第一通孔224、第二通孔226和第三通孔228穿過第一電介質層206和第一無機核心層208。第一通孔224、第二通孔226和第三通孔228耦合至第一組墊子220和第二組墊子222。
圖6亦圖示了晶粒202耦合至附加裝置600(例如，較硬附加裝置)。在一些實現中，附加裝置600被配置成為晶粒202提供結構/結構支撐。
圖7圖示了包括若干無機核心層的基板上的另一IC/晶粒，其中該IC/晶粒耦合至附加裝置(例如，較硬附加裝置)。具體而言，圖7圖示了基板300，其上安裝有晶粒302。在一些實現中，基板300是封裝基板。如圖7中所示，基板300包括核心層304、第一電介質層306、第一無機核心層308、第二無機核心層309、第一阻焊層310、第二阻焊層312、第一組跡線314、第二組跡線316、第一組墊子320、第二組墊子322、 第一通孔324、第二通孔326和第三通孔328。在一些實現中，核心層304包括第一核心層304a和第二核心層304b。在一些實現中，圖7的基板300與圖3的基板300類似及/或等同。
在一些實現中，核心層304(例如，第一核心層304a、第二核心層304b)在一些實現中可以是塗敷及/或預浸漬有樹脂/玻璃纖維/環氧樹脂層的電介質層。在一些實現中，核心層304(例如，第一核心層304a、第二核心層304b)可包括玻璃、樹脂、玻璃纖維，及/或環氧樹脂。在一些實現中，第一無機核心層308及/或第二無機核心層309可以是玻璃、矽及/或陶瓷之一。
如圖7中所示，第一和第二無機核心層308-309被嵌入在基板300中。具體而言，第一和第二無機核心層308-309在基板300中並被第一電介質層306圍繞。
基板300亦包括第一組焊球330和第二組焊球332。晶粒302經由第一組焊球330耦合(例如，安裝)到基板300。第二組焊球132配置成耦合至印刷電路板(PCB)。
圖7亦圖示了第一通孔324、第二通孔326和第三通孔328穿過第一電介質層306。第一通孔324亦穿過第一無機核心層308。第三通孔328亦穿過第二無機核心層309。第一通孔324、第二通孔326和第三通孔328耦合至第一組墊子320和第二組墊子322。
圖7亦圖示了晶粒302耦合至附加裝置700(例如，較硬附加裝置)。在一些實現中，附加裝置700被配置成為晶粒302提供結構/結構支撐。
已描述了具有無機核心層的若干基板，現在將描述用於提供/製造包括一或更多個無機核心層的基板的序列。
用於提供/製造包括無機核心層的基板的示例性序列
圖8A-8E圖示了用於提供/製造包括一或更多個無機核心層的基板(例如，封裝基板)的示例性序列。應注意，為了清楚和簡化目的，圖8A-8E的序列不一定包括提供/製造包括一或更多個無機核心層的基板的所有步驟及/或階段。此外，在一些情況中，若干步驟及/或階段可以已被組合成單個步驟及/或階段以便簡化該等序列的描述。
如圖8A中所示，(在階段1)提供核心層800。核心層804可包括第一金屬層802和第二金屬層804。在一些實現中，核心層800可以是電介質層。在一些實現中，第一金屬層802和第二金屬層804可以是銅層。
(在階段2)可蝕刻第一和第二金屬層802和804以選擇性地移除核心層800上的一些金屬。不同實現可使用不同製程來蝕刻第一和第二金屬層802和804。在一些實現中，剩餘金屬界定核心層800上的一或多條跡線(例如，銅跡線)。
(在階段3)在核心層800中建立腔805(例如，孔)。不同實現可使用不同製程來建立腔805。在一些實現中，藉由使用鐳射在核心層800中鑽出腔(例如，孔)來建立腔805。
(在階段4)隨後將核心層800耦合至支撐膜806。在一些實現中，支撐膜806為核心層800提供臨時基底。(在階段4)亦在腔805中提供無機核心層808。在一些實現中，無機核 心層808支托在支撐膜806上。在一些實現中，可在腔805中提供若干無機核心層(例如，兩個或兩個以上無機核心層)。不同實現可將不同材料用於無機核心層。在一些實現中，無機核心層808可以是玻璃、矽及/或陶瓷之一。在一些實現中，無機核心層808可被配置成用作用於在晶粒被耦合至基板時減小翹曲的手段。
如圖8B中所示，(在階段5)在核心層800和無機核心層808的頂部上提供第一電介質層810。一旦(在階段5)提供了第一電介質層810，就(在階段6)移除支撐膜806。
(在階段7)在核心層800和無機核心層808的底部上提供第二電介質層812。(在階段7)亦提供第三金屬層814和第四金屬層816。在一些實現中，第三和第四金屬層814和816可以是銅層。在一些實現中，(在階段7)可提供一或更多個堆積層。在一些實現中，堆積層可包括電介質層和金屬層。可選擇性地蝕刻堆積層的金屬層以界定堆積層中的一或多條跡線。
如圖8C中所示，階段8圖示了在第二電介質層812、第三金屬層814和第四金屬層816被耦合至核心層800、無機核心層808和第一電介質層810之後的基板。如階段8所示，在一些實現中，第一和第二電介質層810和812可被混合而沒有邊界線。在一些實現中，在組裝之後，第一和第二電介質層810和812可被合稱為第一電介質層810。在一些實現中，第二電介質層812可以是與第一電介質層810相同的電介質。
(在階段9)在基板中建立一或更多個通孔腔(例如 ，第一通孔腔818、第二通孔腔820、第三通孔腔822)。更具體地，建立穿過第一電介質層810和無機核心層808的一或更多個通孔腔。在一些實現中，可使用鐳射來建立穿過第一電介質層810和無機核心層808的通孔腔。
如圖8D中所示，(在階段10)選擇性地蝕刻第三和第四金屬層814和816以界定基板上的一或更多個跡線及/或墊子。不同實現可使用不同製程來選擇性地蝕刻第三和第四金屬層814和816。此外，(在階段10)用金屬(例如，銅、銅糊劑)來填充通孔腔(例如，第一通孔腔818、第二通孔腔820、第三通孔腔822)，這界定了基板中的各通孔(例如，第一通孔824、第二通孔826、第三通孔828)。如階段10所示，該等通孔穿過無機核心層808。在一些實現中，可與選擇性地蝕刻第三和第四金屬層814和816以界定基板上的一或更多個跡線及/或墊子同時地填充該等通孔腔(例如，第一通孔腔818、第二通孔腔820、第三通孔腔822)。
(在階段11)提供第一阻焊層830和第二阻焊層832。接下來，(在階段12)選擇性地蝕刻阻焊層830和第二阻焊層832以暴露一或更多個墊子。在一些實現中，階段11和階段12可被稱為後端處理。
如圖8E中所示，(在階段13)將晶粒840經由第一組焊球842耦合至基板。(在階段14)亦將第二組焊球844耦合至基板。
在一些實現中，模具/模具層(未圖示)可耦合至晶粒840和基板。在一些實現中，附加裝置(例如，較硬附加裝 置)可耦合至晶粒840。
已描述了用於提供/製造包括一或更多個無機核心層的基板(例如，封裝基板)的示例性序列，現在將在以下描述用於提供/製造包括一或更多個無機核心層的基板(例如，封裝基板)的示例性方法的流程圖。
用於提供/製造包括無機核心層的基板的方法的示例性流程圖
圖9圖示了用於提供/製造包括一或更多個無機核心層的基板(例如，封裝基板)的方法的示例性流程圖。應注意，為了清楚和簡化目的，圖9的流程圖不一定包括提供/製造包括一或更多個無機核心層的基板的所有步驟。此外，在一些情況中，若干步驟可以已被組合成單個步驟以便簡化各序列的描述。
如圖9中所示，該方法(在步驟905)提供核心層。核心層(例如，核心層800)可包括第一金屬層和第二金屬層。在一些實現中，核心層可以是電介質層。在一些實現中，第一金屬層和第二金屬層可以是銅層。
該方法隨後(在步驟910)選擇性地蝕刻第一和第二金屬層以選擇性地移除核心層上的一些金屬。不同實現可使用不同製程來選擇性地蝕刻第一和第二金屬層。在一些實現中，核心層上的剩餘金屬界定核心層上的一或多條跡線(例如，銅跡線)。
接下來，該方法(在步驟915)在核心層中建立一或更多個腔(例如，腔805)。不同實現可使用不同製程來建立腔。在一些實現中，藉由使用鐳射在核心層中鑽出腔(例如 ，孔)來建立腔。
該方法隨後(在920)在核心層的該腔中提供至少一個無機核心層。在一些實現中，該至少一個無機核心層是至少玻璃、矽及/或陶瓷中的一者。在一些實現中，該至少一個無機核心層可被配置成用作用於在晶粒被耦合至基板時減小翹曲的手段。在一些實現中，(在920)提供至少一個無機核心層包括將核心層耦合至支撐膜並在該支撐膜上方的該腔中提供至少一個無機核心層。在一些實現中，支撐膜為核心層提供臨時基底。
該方法(在925)在核心層和無機核心層上提供至少一個電介質層。在一些實現中，提供至少一個電介質層將無機核心層與核心層耦合。在一些實現中，提供至少一個電介質層包括在核心層和無機核心層上方提供第一電介質層以及在核心層和無機核心層下方提供第二電介質層。在一些實現中，可在移除了支撐膜之後提供第二電介質層。
該方法(在930)層壓該基板。在一些實現中，層壓該基板包括在基板上提供第三金屬層和第四金屬層。具體而言，提供第三金屬層包括在電介質層(例如，第一電介質層)上方提供第三金屬層，並且提供第四金屬層包括在電介質層(例如，第二電介質層)下方提供第四金屬層。在一些實現中，(在930處或在930之前)可提供一或更多個堆積層。在一些實現中，堆積層可包括電介質層和金屬層。可選擇性地蝕刻堆積層的金屬層以界定堆積層中的一或多條跡線。
該方法(在935)提供基板中的通孔、以及基板上的 跡線及/或墊子。在一些實現中，提供通孔包括在基板中鑽出一或更多個通孔腔並用金屬(例如，銅、銅糊劑)來填充該等通孔腔。在一些實現中，該等通孔穿過電介質層及/或無機核心層。然而，不同的實現可以不同方式提供通孔。在一些實現中，提供基板上的跡線及/或墊子包括選擇性地蝕刻第三和第四金屬層以界定跡線及/或墊子。
該方法進一步(在940)執行基板的後端處理。在一些實現中，(在940)執行基板的後端處理包括提供第一阻焊層和第二阻焊層。在一些實現中，執行後端處理進一步包括選擇性地蝕刻第一和第二阻焊層以暴露基板上的跡線及/或墊子。
在一些實現中，一旦後端處理完成，晶粒就可耦合至包括一或更多個無機核心層的基板。此外，在一些實現中，模具/模具層可耦合至晶粒及/或基板。此外，在一些實現中，附加裝置(例如，較硬附加裝置)可耦合至晶粒。
包括無機材料、若干電介質層和模具的示例性基板
在一些實現中，基板可包括可用模具封裝的若干電介質層(例如，一或更多個堆積層)和IC/晶粒。圖10-11圖示了基板上的IC/晶粒的實例，並且該IC/晶粒用模具來覆蓋。
圖10圖示了包括若干電介質層(例如，一或更多個堆積層)和無機核心層的基板上的IC/晶粒，其中該IC/晶粒用模具/模具層來覆蓋。具體而言，圖4圖示了基板1000，其上安裝有晶粒1002。在一些實現中，基板1000是封裝基板。如圖10中所示，基板1000包括核心層1004、第一電介質層1006、 第一無機核心層1008、第一阻焊層1010、第二阻焊層1012、第一組跡線1014、第二組跡線1016、第一組墊子1020、第二組墊子1022、第一通孔1024、第二通孔1026和第三通孔1028。
在一些實現中，核心層1004包括第一核心層1004a和第二核心層1004b。在一些實現中，核心層1004(例如，第一核心層1004a、第二核心層1004b)在一些實現中可以是塗敷及/或預浸漬有樹脂/玻璃纖維/環氧樹脂層的電介質層。在一些實現中，核心層1004(例如，第一核心層1004a、第二核心層1004b)可包括玻璃、樹脂、玻璃纖維，及/或環氧樹脂。在一些實現中，無機核心層1008可以是玻璃、矽及/或陶瓷之一。
基板1000亦包括第一組焊球1030和第二組焊球1032。晶粒1002經由第一組焊球1030耦合(例如，安裝)到基板1000。第二組焊球1032配置成耦合至印刷電路板(PCB)。
圖10亦圖示了第一通孔1024、第二通孔1026和第三通孔1028穿過第一電介質層1006和第一無機核心層1008。第一通孔1024、第二通孔1026和第三通孔1028耦合至第一組墊子1020和第二組墊子1022。
圖10亦圖示了用模具/模具層400覆蓋晶粒1002。在一些實現中，模具/模具層1040被配置成為晶粒1002提供保護層。模具/模具層1040亦覆蓋阻焊層1010和第一組焊球1030。
圖10進一步圖示了基板1000包括若干堆積層。具體而言，圖10圖示了基板1000包括第一堆積層1042和第二堆積 層1044。第一和第二堆積層1042和1044包括電介質層。第一堆積層1042亦包括一組跡線1046。第二堆積層1044包括一組跡線1048。在一些實現中，可在基板1000上提供附加堆積層。
圖11圖示了包括若干無機核心層的基板上的另一IC/晶粒，其中該IC/晶粒用模具/模具層來覆蓋。具體而言，圖11圖示了基板1100，其上安裝有晶粒1102。在一些實現中，基板1100是封裝基板。如圖11中所示，基板1100包括核心層1104、第一電介質層1106、第一無機核心層1108、第二無機核心層1109、第一阻焊層1110、第二阻焊層1112、第一組跡線1114、第二組跡線1116、第一組墊子1120、第二組墊子1122、第一通孔1124、第二通孔1126和第三通孔1128。
在一些實現中，核心層1104包括第一核心層1104a和第二核心層1104b。在一些實現中，核心層1104(例如，第一核心層1104a、第二核心層1104b)在一些實現中可以是塗敷及/或預浸漬有樹脂/玻璃纖維/環氧樹脂層的電介質層。在一些實現中，核心層1104(例如，第一核心層1104a、第二核心層1104b)可包括玻璃、樹脂、玻璃纖維，及/或環氧樹脂。在一些實現中，第一無機核心層1108和第二無機核心層1109可以是玻璃、矽及/或陶瓷之一。
如圖11中所示，第一和第二無機核心層1108-1109被嵌入在基板1100中。具體而言，第一和第二無機核心層1108-1109在基板1100中並被第一電介質層1106圍繞。
基板1100亦包括第一組焊球1130和第二組焊球1132 。晶粒1102經由第一組焊球1130耦合(例如，安裝)到基板1100。第二組焊球132配置成耦合至印刷電路板(PCB)。
圖11亦圖示了第一通孔1124、第二通孔1126和第三通孔1128穿過第一電介質層1106。第一通孔1124亦穿過第一無機核心層1108。第三通孔1128亦穿過第二無機核心層1109。第一通孔1124、第二通孔1126和第三通孔1128耦合至第一組墊子1120和第二組墊子1122。
圖11亦圖示了用模具/模具層500覆蓋晶粒1102。在一些實現中，模具/模具層1140被配置成為晶粒1102提供保護層。模具/模具層1140亦覆蓋阻焊層1110和第一組焊球1130。
圖11進一步圖示了基板1100包括若干堆積層。具體而言，圖11圖示了基板1100包括第一堆積層1142和第二堆積層1144。第一和第二堆積層1142和1144包括電介質層。第一堆積層1142亦包括一組跡線1146。第二堆積層1144包括一組跡線1148。在一些實現中，可在基板1100上提供附加堆積層。
在一些實現中，圖10-11中所示的基板上的IC/晶粒用較硬附加裝置而非模具來覆蓋。
示例性電子設備
圖12圖示了可集成有前述半導體裝置、積體電路、晶粒、仲介體或封裝中的任一者的各種電子設備。例如，行動電話1202、膝上型電腦1204以及固定位置終端1206可包括如本文述及之積體電路(IC)1200。IC 1200可以是例如本文述及之積體電路、晶粒或封裝中的任何一種。圖12中所圖示 的設備1202、1204、1206僅是示例性的。其他電子設備亦可以IC 1200為特徵，包括但不限於行動設備、掌上型個人通訊系統(PCS)單元、可攜式資料單元(諸如個人數位助理)、啟用GPS的設備、導航設備、機上盒、音樂播放機、視訊播放機、娛樂單元、固定位置資料單位(諸如儀錶讀取裝備)、通訊設備、智慧型電話、平板電腦，或者儲存或取得資料或電腦指令的任何其他設備，或者其任何組合。
圖2、3、4、5、6、7、8A-8E、9、10、11及/或12中圖示的元件、步驟、特徵及/或功能中的一或更多個可以被重新安排及/或組合成單個元件、步驟、特徵或功能，或可以實施在數個元件、步驟，或功能中。亦可添加額外的元件、組件、步驟，及/或功能而不會脫離本發明。
用語「示例性」在本文中用於表示「用作示例、實例或說明」。本文中描述為「示例性」的任何實現或態樣不一定被解釋為優於或勝過本案的其他態樣。同樣，術語「態樣」不要求本案的所有態樣皆包括所論述的特徵、優點或操作模式。術語「耦合」在本文中被用於指兩個物件之間的直接或間接耦合。例如，若物件A實體地接觸物件B，且物件B接觸物件C，則物件A和C可仍被認為是彼此耦合的--即便其並非彼此直接實體接觸。
亦應注意，該等實施例可能是作為被圖示為流程圖、流程圖、結構圖，或方塊圖的程序來描述的。儘管流程圖可能會把諸操作描述為順序程序，但是該等操作中有許多能夠並行或併發地執行。另外，該等操作的次序可以被重新安 排。程序在其操作完成時終止。
本文述及之本發明的各種特徵可實現於不同系統中而不脫離本發明。應注意，本案的以上各態樣僅是實例，且不應被解釋成限定本發明。對本案的各態樣的描述意欲是說明性的，而非限定所附請求項的範圍。由此，本發明的教示可以現成地應用於其他類型的裝置，並且許多替換、修改和變形對於本領域技藝人士將是顯而易見的。
200‧‧‧基板
202‧‧‧晶粒
204‧‧‧核心層
204a‧‧‧第一核心層
204b‧‧‧第二核心層
206‧‧‧第一電介質層
208‧‧‧第一無機核心層
210‧‧‧第一阻焊層
212‧‧‧第二阻焊層
214‧‧‧第一組跡線
216‧‧‧第二組跡線
220‧‧‧第一組墊子
222‧‧‧第二組墊子
224‧‧‧第一通孔
226‧‧‧第二通孔
228‧‧‧第三通孔
230‧‧‧第一組焊球
232‧‧‧第二組焊球

Claims (21)

  1. 一種整合裝置，包括：一基板，該基板包括：一第一核心層，該第一核心層包括一第一楊式模量(Young’s Modulus)；一第二核心層，該第二核心層在該基板中相對該第一核心層為橫向定位；一第一無機核心層，該第一無機核心層是橫向位於該第一核心層與該第二核心層之間，該第一無機核心層包括比該第一楊式模量大的一第二楊式模量，其中該第一無機核心層比該第一核心層及該第二核心層厚；一電介質層，該電介質層覆蓋該第一核心層、該第二核心層和該第一無機核心層；及一晶粒，該晶粒耦合到該基板，其中該第一無機核心層是垂直對準於該晶粒。
  2. 如請求項1所述之整合裝置，其中該第一無機核心層具有一第一熱膨脹係數(CTE)，該晶粒具有一第二熱膨脹係數，並且該第一核心層具有一第三熱膨脹係數(CTE)，其中該晶粒的該第二CTE與該第一核心層的該第三CTE相比更加接近該第一無機核心層的該第一CTE。
  3. 如請求項1所述之整合裝置，其中該第二楊式模量為該第一楊式模量的至少1.35倍。
  4. 如請求項1所述之整合裝置，其中該第一無機核心層是至少玻璃、矽及/或陶瓷中的一者。
  5. 如請求項1所述之整合裝置，進一步包括橫向位於該第一核心層與該第二核心層之間的一第二無機核心層，該第一無機核心層和該第二無機核心層是垂直對準於該晶粒。
  6. 如請求項1所述之整合裝置，進一步包括穿過該第一無機核心層的至少一個通孔。
  7. 如請求項1所述之整合裝置，其中該晶粒被配置成耦合到至少一模具或一較硬附加裝置中的一者。
  8. 如請求項1所述之整合裝置，進一步包括一堆積層。
  9. 如請求項1所述之整合裝置，其中該基板被納入到以下項目之至少一者中：一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦，及/或一膝上型電腦。
  10. 如請求項1所述之整合裝置，進一步包括一第二無機核心層，該第二無機核心層與該第一無機核心層是共平面的且分 開的，該第二無機核心層進一步橫向位於該第一核心層與該第二核心層之間。
  11. 如請求項10所述之整合裝置，其中該電介質層至少部分地填充在該第一無機核心層與該第二無機核心層之間的一區域。
  12. 一種整合裝置，包括：一第一核心層，該第一核心層包括一第一楊式模量；一第二核心層，該第二核心層在該設備中相對該第一核心層為橫向定位；一構件，若一晶粒耦合至該設備，則該構件用於減小翹曲，該構件是橫向位於該第一核心層與該第二核心層之間，用於減小翹曲的該構件包括比該第一楊式模量大的一第二楊式模量，其中用於減小翹曲的該構件比該第一核心層及該第二核心層厚；一電介質層，該電介質層覆蓋該第一核心層、該第二核心層和用於減小翹曲的該構件；及一晶粒，該晶粒耦合到該設備，其中用於減小翹曲的該構件是垂直對準於該晶粒。
  13. 如請求項12所述之整合裝置，其中用於減小翹曲的該構件具有一第一熱膨脹係數(CTE)，該晶粒具有一第二熱膨脹係數，並且該第一核心層具有一第三熱膨脹係數(CTE)，其 中該晶粒的該第二CTE與該第一核心層的該第三CTE相比更加接近用於減小翹曲的該構件的該第一CTE。
  14. 如請求項12所述之整合裝置，其中該第二楊式模量為該第一楊式模量的至少1.35倍。
  15. 如請求項12所述之整合裝置，其中用於減小翹曲的該構件是至少玻璃、矽及/或陶瓷中的一者。
  16. 如請求項12所述之整合裝置，其中用於減小翹曲的該構件包括一第一無機核心層和一第二無機核心層，該第一無機核心層和該第二無機核心層是橫向位於該第一核心層與該第二核心層之間，該第一無機核心層和該第二無機核心層是垂直對準於該晶粒。
  17. 如請求項12所述之整合裝置，進一步包括穿過用於減小翹曲的該構件的至少一個通孔。
  18. 如請求項12所述之整合裝置，其中該晶粒被配置成耦合到至少一模具或一較硬附加裝置中的一者。
  19. 如請求項12所述之整合裝置，進一步包括一堆積層。
  20. 如請求項12所述之整合裝置，其中該設備被納入到以下 項目之至少一者中：一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦，及/或一膝上型電腦。
  21. 一種整合裝置，由包括以下步驟的一處理來製作該整合裝置：提供一第一核心層，該第一核心層包括一第一楊式模量；提供一第二核心層，該第二核心層在基板中相對該第一核心層為橫向定位；提供一第一無機核心層，將該第一無機核心層橫向定位於該第一核心層與該第二核心層之間，其中提供該第一無機核心層之步驟進一步包括選擇該第一無機核心層，該第一無機核心層包括比該第一楊式模量大的一第二楊式模量，其中該第一無機核心層比該第一核心層及該第二核心層厚；提供一電介質層，該電介質層覆蓋該第一核心層、該第二核心層和該第一無機核心層；及將一晶粒耦合到該基板，及將該晶粒垂直對準於該第一無機核心層。
TW103117923A 2013-05-31 2014-05-22 包括降低熱膨脹係數(cte)並減小翹曲的無機材料的基板 TWI556691B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361829928P 2013-05-31 2013-05-31
US13/967,186 US9155191B2 (en) 2013-05-31 2013-08-14 Substrate comprising inorganic material that lowers the coefficient of thermal expansion (CTE) and reduces warpage

Publications (2)

Publication Number Publication Date
TW201448684A TW201448684A (zh) 2014-12-16
TWI556691B true TWI556691B (zh) 2016-11-01

Family

ID=51985429

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103117923A TWI556691B (zh) 2013-05-31 2014-05-22 包括降低熱膨脹係數(cte)並減小翹曲的無機材料的基板

Country Status (7)

Country Link
US (1) US9155191B2 (zh)
EP (1) EP3005844B1 (zh)
JP (1) JP6018340B2 (zh)
KR (1) KR101748298B1 (zh)
CN (1) CN105230132B (zh)
TW (1) TWI556691B (zh)
WO (1) WO2014193641A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11139234B1 (en) 2020-06-23 2021-10-05 Unimicron Technology Corp. Package carrier and manufacturing method thereof

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214568A (ja) * 2012-03-30 2013-10-17 Fujitsu Ltd 配線基板及び配線基板の製造方法
US9245815B2 (en) * 2014-04-29 2016-01-26 Intel Corporation Underfill material including block copolymer to tune coefficient of thermal expansion and tensile modulus
TWI526129B (zh) 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
US9496213B2 (en) 2015-02-05 2016-11-15 Qualcomm Incorporated Integrated device package comprising a magnetic core inductor with protective ring embedded in a package substrate
KR102483612B1 (ko) * 2015-02-10 2023-01-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6673773B2 (ja) * 2016-07-28 2020-03-25 京セラ株式会社 配線基板
US10923417B2 (en) * 2017-04-26 2021-02-16 Taiwan Semiconductor Manufacturing Company Limited Integrated fan-out package with 3D magnetic core inductor
US10424530B1 (en) * 2018-06-21 2019-09-24 Intel Corporation Electrical interconnections with improved compliance due to stress relaxation and method of making
US10790241B2 (en) 2019-02-28 2020-09-29 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
US11018067B2 (en) 2019-05-22 2021-05-25 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing a semiconductor device
US11715688B2 (en) * 2020-05-26 2023-08-01 Qualcomm Incorporated Variable dielectric constant materials in same layer of a package
CN114449792A (zh) * 2020-10-30 2022-05-06 Oppo广东移动通信有限公司 壳体及其制作方法、电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317331B1 (en) 1998-08-19 2001-11-13 Kulicke & Soffa Holdings, Inc. Wiring substrate with thermal insert
DE19957554A1 (de) 1999-11-30 2001-05-31 Bosch Gmbh Robert Thermomechanisch kompensierte Leiterplatte
US6548179B2 (en) * 2000-08-24 2003-04-15 Dupont-Toray Co., Ltd. Polyimide film, method of manufacture, and metal interconnect board with polyimide film substrate
JP2003133653A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 配線基板およびそれを用いた半導体装置の実装構造体
GB2420912B (en) 2002-12-11 2006-07-26 Dainippon Printing Co Ltd Multilayer wiring board and manufacture method thereof
JP2006080356A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置及びその製造方法
US7253504B1 (en) * 2004-12-13 2007-08-07 Advanced Micro Devices, Inc. Integrated circuit package and method
US7730613B2 (en) 2005-08-29 2010-06-08 Stablcor, Inc. Processes for manufacturing printed wiring boards
WO2008032620A1 (fr) 2006-09-13 2008-03-20 Sumitomo Bakelite Co., Ltd. Dispositif à semi-conducteurs
US7719109B2 (en) 2006-09-29 2010-05-18 Intel Corporation Embedded capacitors for reducing package cracking
US7893527B2 (en) 2007-07-24 2011-02-22 Samsung Electro-Mechanics Co., Ltd. Semiconductor plastic package and fabricating method thereof
JPWO2011016555A1 (ja) * 2009-08-07 2013-01-17 日本電気株式会社 半導体装置とその製造方法
US8143110B2 (en) * 2009-12-23 2012-03-27 Intel Corporation Methods and apparatuses to stiffen integrated circuit package
US8247900B2 (en) * 2009-12-29 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip package having enhanced thermal and mechanical performance
JP5703010B2 (ja) * 2010-12-16 2015-04-15 新光電気工業株式会社 半導体パッケージ及びその製造方法
AT13232U1 (de) * 2011-12-28 2013-08-15 Austria Tech & System Tech Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11139234B1 (en) 2020-06-23 2021-10-05 Unimicron Technology Corp. Package carrier and manufacturing method thereof

Also Published As

Publication number Publication date
JP2016520260A (ja) 2016-07-11
TW201448684A (zh) 2014-12-16
WO2014193641A1 (en) 2014-12-04
CN105230132A (zh) 2016-01-06
US9155191B2 (en) 2015-10-06
CN105230132B (zh) 2018-01-30
JP6018340B2 (ja) 2016-11-02
KR20160005141A (ko) 2016-01-13
EP3005844B1 (en) 2016-12-14
EP3005844A1 (en) 2016-04-13
US20140356635A1 (en) 2014-12-04
KR101748298B1 (ko) 2017-06-16

Similar Documents

Publication Publication Date Title
TWI556691B (zh) 包括降低熱膨脹係數(cte)並減小翹曲的無機材料的基板
US9806063B2 (en) Reinforced wafer level package comprising a core layer for reducing stress in a solder joint and improving solder joint reliability
US10321575B2 (en) Integrated circuit (IC) module comprising an integrated circuit (IC) package and an interposer with embedded passive components
US10622292B2 (en) High density interconnects in an embedded trace substrate (ETS) comprising a core layer
US11502049B2 (en) Package comprising multi-level vertically stacked redistribution portions
US9355898B2 (en) Package on package (PoP) integrated device comprising a plurality of solder resist layers
JP2012134490A (ja) 電子部品内蔵型リジッドフレキシブルプリント回路基板の製造方法
KR20220165246A (ko) 솔더 레지스트 층 위에 상호연결 라우팅을 갖는 기판을 포함하는 패키지
EP4226421A1 (en) Substrate comprising interconnects embedded in a solder resist layer
US11404343B2 (en) Package comprising a substrate configured as a heat spreader
KR20230058392A (ko) 솔더 레지스트 레이어에 매립된 인터커넥트들을 포함하는 기판
KR20230167361A (ko) 개선된 전력 분배 네트워크 (pdn) 성능을 위한 기판들 사이의 패시브 컴포넌트를 포함한 패키지
KR20180111840A (ko) 집적 회로(ic) 패키지들 사이의 플렉시블 커넥터를 포함하는 통합 디바이스
US10930634B2 (en) Integrated circuit system and packaging method therefor
WO2018044543A1 (en) LOW PROFILE PASSIVE ON GLASS (PoG) DEVICE COMPRISING A DIE
US11876085B2 (en) Package with a substrate comprising an embedded capacitor with side wall coupling
US11581262B2 (en) Package comprising a die and die side redistribution layers (RDL)