JP2003133653A - 配線基板およびそれを用いた半導体装置の実装構造体 - Google Patents

配線基板およびそれを用いた半導体装置の実装構造体

Info

Publication number
JP2003133653A
JP2003133653A JP2001327555A JP2001327555A JP2003133653A JP 2003133653 A JP2003133653 A JP 2003133653A JP 2001327555 A JP2001327555 A JP 2001327555A JP 2001327555 A JP2001327555 A JP 2001327555A JP 2003133653 A JP2003133653 A JP 2003133653A
Authority
JP
Japan
Prior art keywords
wiring board
elastic modulus
region
semiconductor device
convex hull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001327555A
Other languages
English (en)
Inventor
Atsushi Kazama
敦 風間
Akihiro Yaguchi
昭弘 矢口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001327555A priority Critical patent/JP2003133653A/ja
Publication of JP2003133653A publication Critical patent/JP2003133653A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】落下衝撃時などの基板の曲げ変形に対して、半
導体装置の接続端子が接合不良を起こしにくい配線基
板、及びこの配線基板に実装された半導体装置を含む実
装構造体を、大型化すること無く実現する。 【解決手段】半導体装置1が外部端子2を介して実装さ
れる配線基板3において、一つの半導体装置1に接続す
る全ての外部端子2と配線基板3との接続領域を含む最
小の凸包領域3aを配線基板3から切り出した部分の見
かけの弾性率が配線基板3全体の見かけの弾性率よりも
大きくされる。これにより、落下衝撃などにより配線基
板3に曲げ変形が発生した際に凸包領域3aにおける曲
げ変形を部分的に小さくでき、外部端子2に加えられる
応力を低減して外部端子2と配線基板3あるいは半導体
装置1との接続部の断線を防止することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、携帯電話等の携帯
機器に実装される、半導体装置を一つあるいは複数接続
することのできる配線基板、及びこの配線基板に実装さ
れた半導体装置を含む実装構造体に関する。
【0002】
【従来の技術】携帯電話やPDA(personal digital a
ssistant)等の携帯機器の小型・軽量化を実現するた
め、BGA(ボール・グリッド・アレイ)と呼ばれる、
配線基板との接続をアレイ状に二次元配置したはんだな
どのボール状の接続端子により行う半導体装置が多く用
いられている。
【0003】また、高密度化をさらに進め、チップサイ
ズに近いサイズまで半導体装置を小型化したCSP(チ
ップ・サイズ・パッケージ)や、さらにウエハレベルで
パッケージングを行うことにより、チップサイズと同等
まで小型化したウエハレベルCSPなどが用いられるよ
うになってきている。
【0004】配線基板についての従来技術としては、特
開2000−277927号公報に記載された技術があ
る。
【0005】この公報記載の技術は、リフロー炉等で熱
の影響を受けても接合不良が生じない配線基板の提供を
目的とし、配線基板の導電層の残銅率や導電層と絶縁層
の厚みを調整することで熱変形による曲げモーメントを
低減することで上記目的を達成するものである。
【0006】また、特開平11−274363号公報に
は、電子部品搭載領域で多層プリント配線基板の曲げ変
形を抑制し、電子部品と多層プリント配線基板の接触不
良を防止する電子部品の実装構造について開示されてい
る。
【0007】この公報記載の技術においては、多層プリ
ント配線基板の電子部品搭載面の裏面に、電子部品の電
極とオーバーラップするように別の電子部品を配置する
ことにより、電子部品の電極周囲の基板の変形を抑制
し、接触不良を防止するように構成されている。
【0008】つまり、図10に示すように、例えば半導
体装置1が外部端子2を介して接続された配線基板33
が携帯電話34の内部に用いられているとき、携帯電話
34を落下させ、地面等と衝突すると、その衝撃で瞬間
的に配線基板33に曲げ変形が発生する。
【0009】このとき、半導体装置1は、その曲げ変形
に追従しにくいために、外部端子2には場所によって高
い応力が発生し、通常、応力集中が高くなる外周部の外
部端子2において、外部端子2と半導体装置1あるいは
配線基板33との接合界面が破壊し、断線不良を起こし
てしまう恐れがあった。
【0010】そこで、上記特開平11−274363号
公報に記載の技術においては、配線基板33の半導体装
置1搭載面の裏面に、半導体装置1の電極とオーバーラ
ップするように別の半導体装置を配置し、配線基板33
の変形を抑制するように構成している。
【0011】
【発明が解決しようとする課題】上述したように、携帯
電話などの携帯機器においては、落下による衝撃や曲げ
などの外力に対しても、半導体装置と配線基板との接続
部が容易に断線しないことが求められる。特に小型の半
導体装置では、固いチップの占める体積の割合が大きい
ため、基板の曲げ変形に対して追従して変形しにくい。
【0012】一方で、上記したBGAタイプの接続で
は、接続端子が半導体装置の表面の大部分に平面的に配
置しているため、接続端子に高い応力が発生し、特に応
力集中の大きい最外周の接続端子において、特に接続端
子と半導体装置あるいは配線基板との接合界面で破壊
し、断線してしまう現象が起こる。
【0013】上述した特開平11−274363号公報
に記載の技術により、電子部品の電極周囲の基板の変形
を抑制することは可能であるが、電子部品である半導体
装置の電極配置領域をカバーするような大きなチップ部
品が存在し、かつ、それを半導体装置が配置された配線
基板の裏面に配置しなければならないという制約条件が
あり、適用できる範囲が限られるとともに、実装構造体
の厚みが大きくなり、装置が大型化し、小型化、薄型化
が困難となってしまう。
【0014】また、少なくとも4つのコーナー電極付近
のみにオーバーラップするようにチップ部品を配置すれ
ばよいとしているが、図11に示すように、基板35に
曲げ変形が加わった際、コーナー電極付近35aの曲げ
変形が抑制されても、電極配置領域の内部で配線基板に
変曲点が存在すると、コーナー電極にも高い応力が発生
してしまうため、接触不良の防止効果は小さくなってし
まう。
【0015】また、特開2000−277927号公報
に記載の技術では、配線基板の配線パターンの中に冗長
パターンを加えることにより、電極の接合不良を防止す
る方法について開示されているが、配線パターンの変更
のみで対応できるため、制約条件は少ないが、主に熱に
よる局所的変形を抑制することを狙ったものであり、落
下衝撃については考慮されていない。
【0016】そのため、角部の端子周辺のみを冗長パタ
ーンで強化し、熱変形による曲げモーメントを低減すれ
ばよいとしており、落下等の機械的な衝撃による基板の
曲げ変形に対しては、抑制効果を期待することは困難で
ある。
【0017】本発明の目的は、落下衝撃時などの基板の
曲げ変形に対して、半導体装置の接続端子が接合不良を
起こしにくい配線基板、及びこの配線基板に実装された
半導体装置を含む実装構造体を、大型化すること無く実
現することである。
【0018】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次のように構成される。 (1)半導体装置が外部端子を介して接続される配線基
板において、上記半導体装置に接続される全ての外部端
子と上記配線基板との接続領域を上記配線基板から切り
出した部分の見かけの弾性率は、上記配線基板全体の見
かけの弾性率と比べて大である。
【0019】(2)半導体装置が外部端子を介して配線
基板に接続された半導体装置と配線基板との実装構造体
において、上記半導体装置に接続される全ての外部端子
と上記配線基板との接続領域を上記配線基板から切り出
した部分の見かけの弾性率は、上記配線基板全体の見か
けの弾性率と比べて大である。
【0020】(3)好ましくは、上記(1)又は(2)
において、上記接続領域は、全ての外部端子と上記配線
基板との接合領域を包む外形線であって、最小距離の外
形線により囲まれる凸包領域であり、この凸包領域に冗
長配線パターンを形成して配線パターンの面積を増加さ
せることにより、上記配線基板から凸包領域を切り出し
た部分の見かけの弾性率が、上記配線基板全体の見かけ
の弾性率と比べて大となる。
【0021】(4)また、好ましくは、上記(1)又は
(2)において、上記接続領域は、全ての外部端子と上
記配線基板との接合領域を包む外形線であって、最小距
離の外形線により囲まれる凸包領域であり、この凸包領
域における上記配線基板のコア層は、金属類あるいはガ
ラスを材料とする高弾性部材を有し、凸包領域以外の領
域は上記高弾性部材よりも弾性率の低い樹脂などの材料
を用いた低弾性部材を有することにより、上記配線基板
から凸包領域を切り出した部分の見かけの弾性率が、上
記配線基板全体の見かけの弾性率と比べて大となる。
【0022】(5)また、好ましくは、上記(4)にお
いて、上記高弾性部材を選択的に厚く形成することによ
り、上記配線基板から凸包領域を切り出した部分の見か
けの弾性率が、上記配線基板全体の見かけの弾性率と比
べて大となる。
【0023】(6)また、好ましくは、上記(2)、
(3)、(4)、(5)において、上記配線基板に対し
て、上記半導体装置は複数個接続され、各半導体装置と
上記配線基板との接続領域を上記配線基板から凸包領域
切り出した部分の見かけの弾性率は、上記配線基板全体
の見かけの弾性率と比べて大である。
【0024】配線基板の曲げ変形に対して、外部端子の
断線不良を効果的に防止するためには、半導体装置の外
周の接続端子周辺のみでなく、一つの半導体装置に接続
される接続端子の配置領域全体において、配線基板の曲
げ変形を抑制する必要がある。そこで、上記領域におい
て配線基板の弾性率を部分的に大として、上記領域で配
線基板の曲げ変形が小さくなるようにする。
【0025】弾性率が大の領域以外の領域で曲げ変形を
負担することにより、弾性率が大の領域の変形がより小
さくなるため、弾性率が大の領域はなるべく必要な範囲
のみに限り、弾性率が比較的小さい他の領域の面積を増
やすほうがよい。
【0026】外部端子に加えられる応力を低減するため
に弾性率を大とする最低限必要な範囲は、一つの半導体
装置に接続する全ての接続端子の配線基板との接合領域
が含まれる最小の凸包領域である。
【0027】以上をまとめると、一つ以上の半導体装置
を接続可能な配線基板であって、配線基板の平面図で見
たときに、一つの半導体装置に接続する全ての接続端子
の配線基板との接合領域を含む最小の凸包領域において
配線基板を切り出した部分の見かけの弾性率が、配線基
板全体の見かけの弾性率と比べて大きいことを特徴とす
る配線基板により、落下衝撃などによる配線基板の曲げ
変形時に接続端子が断線しにくい半導体装置と配線基板
の実装構造体とが実現できる。
【0028】半導体装置が2つ以上実装される場合に
は、一つ一つの半導体装置に対して同様に弾性率が大の
領域を設けた配線基板とすることにより、同様の効果を
得ることができる。
【0029】配線基板の見かけの弾性率とは、異なる材
料の積層構造である配線基板において、各材料の局所的
な弾性率ではなく、配線基板全体としての弾性率を意味
し、例えば配線基板に対して三点曲げ試験をして、加え
た荷重と変位、および支持点のスパンとの関係から求め
られる。
【0030】弾性率が大の領域の見かけの弾性率は、配
線基板の該当領域を切り出して、同様に三点曲げ試験な
どにより求めることができる。
【0031】弾性率が大の領域(剛性強化領域)の弾性
率を配線基板全体と比べて高くするための、具体的な方
法としては、例えば配線基板内に導体材料によって形成
されている配線パターンを工夫することにより行うこと
ができる。
【0032】配線基板内部に多層に形成される配線パタ
ーンの表面積の占有率が、上記剛性強化領域において、
配線基板全体に対して大きくなるようにする。例えば、
剛性強化領域内では、配線同士がショートしない程度
に、配線の隙間を冗長パターンで埋め尽くし、同領域の
配線パターンの占有率を高くする。あるいは、多層配線
基板には、電気特性の向上のため電源層およびグランド
層がベタ膜の状態で形成されることが多いが、こうした
層においては、剛性強化領域ではスルーホールが密集
し、スルーホールとグランド層が電気的に導通してしま
わないようにパターンを離してあるため、ほぼベタ膜で
ある周辺部に比べてむしろ配線パターンの占有率が小さ
くなっている。
【0033】そこで、剛性強化領域以外の領域では、必
要な部分以外にはグランド層を形成しないようにして、
配線パターンの占有率が前記剛性強化領域の方が高くな
るようにする。
【0034】また、配線基板に新たな導体層を設け、剛
性強化領域のみに導体パターンを形成するようにしても
よい。
【0035】また、剛性強化領域の弾性率を配線基板全
体と比べて高くする他の方法として、配線基板のコア層
を工夫することにより行うことができる。
【0036】配線基板のコア層の構成材料として、少な
くとも上記剛性強化領域においては、金属やガラスなど
の材料を用いて弾性率の高い部材により主に構成し、そ
れ以外の部分は樹脂材料など比較的弾性率の小さい部材
により主に構成する。
【0037】上記の導体パターンを用いて行う方法と比
較して、コア層に用いる材料やコア層の厚さなどに自由
度が大きいため、接続端子の断線防止効果を比較的容易
に得ることができる。
【0038】上記の弾性率の高い部材は上記凸包領域の
みに配置することが理想だが、製造時に部材の位置決め
を正確に行うなどの理由で、例えば格子状の補強部材を
入れるなどしてもよい。
【0039】また、上記弾性率の高い部材を配線基板全
域にわたり配置し、上記凸包領域において、上記弾性率
の高い部材の厚さを厚くすることにより上記凸包領域の
剛性を高める構成としてもよい。
【0040】
【発明の実施の形態】以下、本発明の実施形態を添付図
面を用いて説明する。本発明が適用される配線基板およ
びその半導体装置の実装構造体は、図1に示すように、
半導体装置1を、はんだバンプなどの外部端子2を用い
て、配線基板3に電気的かつ機械的に接続した構成とな
っている。
【0041】そこで、本発明では、図1の断面概略図に
示すように、配線基板3のうち、外部端子2の配置領域
内の剛性を、他の領域より高くした剛性強化領域3aを
設ける。
【0042】これにより、外部端子2の配置領域外の比
較的剛性が小さい領域で曲げ変形を負担して、剛性強化
領域3aにおける曲げ変形を小さくし、外部端子2に発
生する応力を低減して、外部端子接続部の破壊を防止す
ることができるように構成する。
【0043】剛性強化領域3aは、なるべく必要な範囲
のみに限り、曲げ変形を負担する剛性が比較的小さい他
の領域の面積を増やすほうが望ましい。しかしながら、
例えば、図11に示したように、外部端子2の直下の領
域のみに剛性強化領域35aを設けても、半導体装置1
全体の直下で剛性を強化されない領域が比較的広範に存
在すると、半導体装置1の直下で配線基板35に変曲部
(図11の基板35の中央部分)が発生し、外部端子
2、特に、外周側に配置された端子2には高い応力が発
生してしまう。
【0044】そこで、外部端子2の接合不良等を防止す
る効果を得るために剛性の強化が必要な最小限の領域
は、半導体装置1に接続する全ての外部端子2の、配線
基板3との接合領域を全て含む最小の凸包領域(この凸
包領域の定義は後述する)である。
【0045】凸包領域に関してさらに説明を加えるた
め、半導体装置1、外部端子2、配線基板3、および個
々の外部端子2と配線基板3との接合領域21の外形、
相互の位置関係を示す平面透視図を図2に示す。
【0046】接続端子2の数や配置にはさまざまな構成
が取られてもよいが、ここでは、接続端子2をアレイ状
に配列した例を示している。
【0047】半導体装置1に接続する全ての外部端子2
の配線基板3との接合領域21を含む最小の凸包領域と
は、図2で点線で示された部分の内部領域を示し、この
領域を接続部凸包領域20と定義する。
【0048】この凸包領域20は、全ての外部端子2と
配線基板3との接合領域21を包む外形線であって、最
小距離の外形線により囲まれる領域で、この領域から外
部方向に向かって凸状の外形線は含まれるが、凹状、つ
まり、この領域の内部方向に向かって凸状の外形線は含
まない領域である。
【0049】少なくとも、接続部凸包領域20において
配線基板3の剛性が、配線基板3の他の領域より強化さ
れることにより、外部端子2の断線防止効果が得られ
る。このため、本発明による配線基板3においては、上
記接続部凸包領域20で配線基板3を切り出した部分の
見かけの弾性率が、配線基板3全体の見かけの弾性率と
比べて大きくなる構成とする。
【0050】ここで、配線基板3の見かけの弾性率と
は、弾性率が互いに異なる材料の積層構造である配線基
板3において、各材料の局所的な弾性率ではなく、配線
基板全体としての弾性率を意味し、例えば、配線基板3
に対して三点曲げ試験をして、加えた荷重と変位の関係
から求められる弾性率である。
【0051】また、剛性強化領域の見かけの弾性率は、
配線基板3における該当領域を切り出して、同様に三点
曲げ試験などにより求めることができる。
【0052】配線基板3は、例えば、ガラス布に樹脂を
含浸させたコア層の両面に、配線層と絶縁層とを複数積
層し、スルーホールにより各配線層間の接続を行うスル
ーホール多層配線板や、あるいは、金属やガラスなどの
コア層の両面あるいは片面に複数の配線層と絶縁層とを
ビルドアップ法により積層した、ビルドアップ多層配線
板などが用いられるが、これらに限ったものではない。
【0053】次に、スルーホール多層配線板の場合を例
にとり、本発明の剛性強化領域について、さらに詳しく
説明する。
【0054】図3は、本発明の第1の実施形態であっ
て、スルーホール多層配線基板3に半導体装置1を実装
した実装構造体の断面図である。図3において、配線基
板3はコア層4および4つの配線層5a、5b、5c、
5d、および4つの絶縁層6a、6b、6c、6dの積
層構造によりなる。各配線層5a〜5dはスルーホール
9により電気的に接続される。
【0055】配線基板3には、半導体装置1が外部端子
2を介して接続されるため、配線層5aの一部には、外
部端子接合用の電極パッド7が形成されており、絶縁層
6aは電極パッド7表面が外部端子2に接続されるため
に、電極パッド7が配置される部分は開口されている。
【0056】この電極パッド7と半導体装置1の電極パ
ッド8とが外部端子2を介して、接続されることによ
り、半導体装置1と配線基板3とが電気的かつ機械的に
接続される。
【0057】外部端子2は絶縁層6aの開口領域におい
て電極パッド7と接合するため、この接合領域が上記し
た配線基板3と外部端子2との接合領域21となる。
【0058】図4は、配線層5aの配線パターンの一例
を示す平面図である。図4において、アレイ状に配置さ
れた外部端子接合用の電極パッド7、および電極パッド
7と接続される配線10、スルーホール部9のパッド1
1などにより配線パターンが形成される。
【0059】絶縁層6aの開口部が電極パッド7の外径
より小さく内側に形成される、この例では、配線基板3
と個々の外部端子2との接合領域21は、電極パッド7
の外径より小である内側に位置し、接続部凸包領域20
は、図4に示す点線で囲った場所の内部領域に相当す
る。
【0060】ここで、絶縁層6aの開口部が電極パッド
7の外周側に位置して形成される場合も考えられ、その
場合は、配線基板3と外部端子2との接合領域21は電
極パッド7の外周線と一致する。よって、この場合にお
いても、接続部凸包領域20は、電極パッド7を全て含
む最小の凸包領域と一致する。
【0061】いずれにしても、配線基板3から接続部凸
包領域20を切り出した部分の見かけの弾性率が、配線
基板3全体の見かけの弾性率よりも大きくなるように、
少なくとも接続部凸包領域20を含む領域に配線基板3
の剛性強化領域3aを設ける。
【0062】つまり、凸包領域20には、弾性率が、凸
包領域20以外の部分より大の部分と、例えば、スルー
ホール9内部等のように弾性率が凸包領域20以外の部
分より以下の部分も混在するが、凸包領域20全体の弾
性率(見かけの弾性率)は、配線基板3全体の弾性率
(見かけの弾性率)より大となるように構成されてい
る。
【0063】次に、上記剛性強化領域3aで、見かけの
弾性率を、他の領域と比較して大とする具体的な方法に
ついて述べる。
【0064】図5に示すように、配線層5aにおいて、
もともと配線パターンが形成されていない領域に、選択
的に冗長パターン12を形成して、剛性強化領域3aと
する。この配線パターンは、主に銅などの金属材料によ
り形成され、絶縁層に用いられる樹脂材料よりも弾性率
が高いため、配線パターンの占積率を部分的に大きくす
ることにより、配線基板3の弾性率を部分的に高くする
ことができる。
【0065】剛性強化領域3aは、少なくとも図4に示
した接続部凸包領域20を含む領域とし、図示した例で
は接続部凸包領域20よりもひとまわり大きい範囲に冗
長パターン12を形成している。
【0066】冗長パターン12は本来の配線パターンと
の間で、リークを起こさない程度になるべく広い面積に
形成することが望ましい。
【0067】また、配線基板3と半導体装置1との実装
構造体の落下衝撃時に、剛性強化領域3a以外の部分で
曲げ変形をなるべく負担するために、剛性強化領域3a
は大きく取り過ぎないことが望ましく、少なくとも剛性
強化領域は、その他の領域より面積が小とすることが望
ましい。
【0068】冗長パターンの形成は、電極パッド7が形
成される最表層の配線層5aに限らず、それ以外の配線
層においても行うことにより、さらに高い効果を得るこ
とができる。
【0069】多層配線板3においては、電気的特性を向
上することを狙い、電源層およびグランド層をベタ膜の
状態、つまり、ほぼ全面に亘って導電膜を形成している
場合がよくある。こうした層のパターンを工夫すること
によっても、凸包領域20の弾性率を比較的に大とする
ことができる。
【0070】ここでは、図3に示す配線層5bがグラン
ド層であった場合を例にして説明する。本来は、ベタ膜
であった配線層5bのグランド層を、図6に示すよう
に、剛性強化領域3a以外の領域において、電気的特性
向上の効果を失わない範囲で、冗長なパターンを除去
し、かつ剛性強化領域3aにおいては剛性強化用グラン
ド層25をベタ膜の状態で残すことにより、剛性強化領
域3aの弾性率を相対的に大とすることができる。
【0071】例えば、配線層5aにおいて配線10が形
成されている部分の直下などでは、ストリップラインや
マイクロストリップラインを構成してインピーダンスマ
ッチングなどを行うためにグランド層が必要である場合
があり、そうした場所には図6に示すように配線に対応
したグランド層26を残し、それ以外の不要な部分を除
去する。
【0072】ただし、グランドパターンを除去した領域
は、部分的に信号線のパターンを形成して有効活用して
もよい。また、剛性強化領域3aの内部でも、例えば、
スルーホール配置箇所では、スルーホールとグランド層
が導通すると不都合な場合には、この部分のパターンを
除去して導通を防ぐ。
【0073】さらに、剛性強化の目的のために新しい配
線層を導入してもよい。剛性強化領域3aのみにベタ膜
を形成し、それ以外の領域には形成しない構成とするこ
とによりさらに高い剛性強化効果が得られる。
【0074】この場合も、剛性強化領域3a以外の領域
を、部分的に信号配線を形成するのに利用してもよい。
【0075】図5および図6で説明した構成は、従来の
配線基板から、配線パターンの変更のみで実現できるも
のであり、製造工程や製造装置に特別の工夫を要しない
ため、大掛かりな工程変更等を伴わずに、本発明を実現
することができる構成である。
【0076】さらに高い耐衝撃性を必要とする場合、あ
るいは配線パターンの引き回しの都合上、図5および図
6で示した方法により十分な効果が得られない場合など
には、配線基板3のコア層4用いて耐衝撃性を高める構
成が有効である。
【0077】図7は、上記コア層を用いる場合の一例で
あり、配線基板3の概略断面図である。図7において、
配線基板3のコア部分は、コア層13の表面を絶縁層1
4により覆った構成とし、その両面に2層ずつ計4層の
配線層15a〜15dおよび絶縁層16a〜16dを積
層した例である。
【0078】配線層間の導通はマイクロビア17により
行い、コア部分の表裏の導通はスルーホール18により
行っている。ここで、コア層13において、上記剛性強
化領域3aには、金属材料あるいはガラスなど比較的弾
性率の高い材料を用いた高弾性部材13aを配置し、剛
性強化領域3a以外の領域は、高弾性部材13aよりも
弾性率の低い樹脂材料などを用いた低弾性部材13bに
より主に構成する。
【0079】こうすることにより、剛性強化領域3aの
弾性率を相対的に高くできる。なお、低弾性部材13b
は、絶縁層14と同一材料にして、製造時に同時に形成
してもよい。
【0080】高弾性部材13aおよび低弾性部材13b
の平面的な配置の一例を図8に示す。図8に示した例
は、2つの半導体装置1が配線基板3に実装される場合
の例であり、それぞれの半導体装置1に対して接続部凸
包領域20が定義され、それよりも少し大きめの領域を
剛性強化領域3aとして、同領域に高弾性部材13aを
配置し、それ以外の領域には低弾性部材13bを配置し
ている。
【0081】また、製造時における工夫として、剛性強
化領域3aに高弾性部材13aを正しく位置決めするた
めに、高弾性部材13aと同じ材料で高弾性補強部材1
3cを例えば、図8に示すように格子状に配置して補強
するなどしてもよい。
【0082】図8に示した構成では、基板3の剛性の強
化をコア層13を用いて行うため、配線パターンにより
行う場合と比べて、配線パターンの引き回しなどの制約
を受けず、厚さや材料の選択の幅に自由度があり、より
高い剛性強化効果を得ることも可能である。
【0083】また、図8に示した構成を、上述した配線
パターンを用いる方法と併用することにより、より高い
効果を得ることができる。また、上記高弾性部材13a
に金属など導電性の材料を用いた場合、高弾性部材13
aを電源層、あるいはグランド層として利用してもよ
い。
【0084】また、図9は、コア層を用いる場合の他の
例であり、配線基板3の断面図である。この図9に示す
ように、高弾性部材13aを配線基板の全面にわたって
配置する構成とし、剛性強化領域3aにおいて、高弾性
部材13aの厚さを剛性強化領域3a以外の領域に比べ
て厚くし、表面を絶縁層14により覆う構成とする。
【0085】このように構成することによっても、剛性
強化領域の見かけの弾性率を、配線基板3全体の弾性率
より大とすることができる。
【0086】配線基板3に搭載される半導体装置1は、
その小型化が進むにつれて、半導体チップを構成するシ
リコンなどの線膨張係数が小さい材料の体積的な割合が
増加する傾向がますます進む。
【0087】これに対して、配線基板3は主に樹脂材料
により構成されるため、半導体装置1と配線基板3との
線膨張係数差が大きくなり、温度サイクル試験の際の外
部端子2の疲労破壊も大きな問題となっている。
【0088】上述した本発明の配線基板3では、樹脂材
料よりも線膨張係数がシリコンに近い銅などの配線材料
が、剛性強化領域3aにおいて多く配置されるために、
同領域における配線基板3の見かけの線膨張係数は、配
線基板3全体と比べて、より半導体装置1の見かけの線
膨張係数と近くなっている。
【0089】これにより、本発明によれば、温度サイク
ルに対する外部端子2の疲労寿命を向上することができ
る。
【0090】特に、コア層を用いる構成においては、高
弾性部材12aの材料や厚さなどを調整することによ
り、配線基板3の見かけの線膨張係数を、半導体装置1
の見かけの線膨張係数に近づけることが容易であり、フ
リップチップ実装や、チップ上に直接再配線した半導体
装置1を実装した場合においても、アンダーフィルなど
の補強なしに、高いレベルの耐温度サイクル性と耐衝撃
性を同時に実現することが可能となる。
【0091】
【発明の効果】本発明によれば、落下衝撃時などの基板
の曲げ変形に対して、半導体装置の接続端子が接合不良
を起こしにくい配線基板、及びこの配線基板に実装され
た半導体装置を含む実装構造体を、大型化すること無く
実現することができる。
【0092】つまり、半導体装置が外部端子を介して実
装される配線基板において、一つの半導体装置に接続す
る全て外部端子と配線基板との接続領域を含む最小の凸
包領域を配線基板から切り出した部分の見かけの弾性率
が配線基板全体の見かけの弾性率よりも大きくされる。
【0093】これにより、落下衝撃などにより配線基板
に曲げ変形が発生した際に、上記凸包領域以外の配線基
板の部分が変形することにより、外部端子の接続領域付
近における配線基板の曲げ変形を部分的に小さくでき、
外部端子に加えられる応力を低減して、外部端子と配線
基板あるいは半導体装置との接続部の断線を防止するこ
とができる。
【図面の簡単な説明】
【図1】本発明の配線基板と半導体装置の実装構造体の
曲げ変形発生時を示す概略断面模式図である。
【図2】本発明における配線基板と半導体装置と外部端
子との平面的位置関係を示す平面透視図である。
【図3】本発明におけるスルーホール多層配線基板に半
導体装置を実装した実装構造体の断面模式図である。
【図4】本発明における配線基板の最表面配線層の配線
パターンの一例を示す平面模式図である。
【図5】本発明における部分的に冗長パターンを設けた
配線基板の最表面配線層のパターンの一例を示す平面模
式図である。
【図6】本発明における部分的に冗長パターンを削除し
た配線基板のグランド層のパターンの一例を示す平面模
式図である。
【図7】本発明におけるコア層の剛性を部分的に高めた
配線基板の断面模式図である。
【図8】本発明におけるコア層の高弾性部材、低弾性部
材および高弾性補強部材の平面的配置の一例を示す平面
模式図である。
【図9】本発明におけるコア層の剛性を部分的に高めた
配線基板の断面模式図である。
【図10】従来の配線基板と半導体装置の実装構造体が
搭載された携帯電話の落下衝撃時の概略断面模式図であ
る。
【図11】従来の配線基板と半導体装置の実装構造体の
曲げ変形発生時を示す概略断面模式図である。
【符号の説明】
1 半導体素子 2 外部端子 3 配線基板 3a 配線基板の剛性強化領域 4 コア層 5a〜5d 配線層 6a〜6d 絶縁層 7 配線基板の電極パッド 8 半導体装置の電極パッド 9 スルーホール 10 配線 11 スルーホールのパッド 12 冗長パターン 13 コア層 13a 高弾性部材 13b 低弾性部材 13c 高弾性補強部材 14 絶縁層 15a〜15d 配線層 16a〜16d 絶縁層 17 マイクロビア 18 スルーホール 20 凸包領域 21 外部端子と配線基板の接続領域 25 剛性強化用グランド層 26 配線に対応したグランド層

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】半導体装置が外部端子を介して接続される
    配線基板において、 上記半導体装置に接続される全ての外部端子と上記配線
    基板との接続領域を上記配線基板から切り出した部分の
    見かけの弾性率は、上記配線基板全体の見かけの弾性率
    と比べて大であることを特徴とする配線基板。
  2. 【請求項2】請求項1記載の配線基板において、上記接
    続領域は、全ての外部端子と上記配線基板との接合領域
    を包む外形線であって、最小距離の外形線により囲まれ
    る凸包領域であり、この凸包領域に冗長配線パターンを
    形成して配線パターンの面積を増加させることにより、
    上記配線基板から上記凸包領域を切り出した部分の見か
    けの弾性率が、上記配線基板全体の見かけの弾性率と比
    べて大となることを特徴とする配線基板。
  3. 【請求項3】請求項1記載の配線基板において、上記接
    続領域は、全ての外部端子と上記配線基板との接合領域
    を包む外形線であって、最小距離の外形線により囲まれ
    る凸包領域であり、この凸包領域における上記配線基板
    のコア層は、金属類あるいはガラスを材料とする高弾性
    部材を有し、上記凸包領域以外の領域は上記高弾性部材
    よりも弾性率の低い樹脂などの材料を用いた低弾性部材
    を有することにより、上記配線基板から上記凸包領域を
    切り出した部分の見かけの弾性率が、上記配線基板全体
    の見かけの弾性率と比べて大となることを特徴とする配
    線基板。
  4. 【請求項4】請求項3記載の配線基板において、上記高
    弾性部材を選択的に厚く形成することにより、上記配線
    基板から上記凸包領域を切り出した部分の見かけの弾性
    率が、上記配線基板全体の見かけの弾性率と比べて大と
    なることを特徴とする配線基板。
  5. 【請求項5】請求項1、2、3、4のうちのいずれか一
    項記載の配線基板において、上記配線基板に対して、上
    記半導体装置は複数個接続され、各半導体装置と上記配
    線基板との接続領域を上記配線基板から切り出した部分
    の見かけの弾性率は、上記配線基板全体の見かけの弾性
    率と比べて大であることを特徴とする配線基板。
  6. 【請求項6】半導体装置が外部端子を介して配線基板に
    接続された半導体装置と配線基板との実装構造体におい
    て、 上記半導体装置に接続される全ての外部端子と上記配線
    基板との接続領域を上記配線基板から切り出した部分の
    見かけの弾性率は、上記配線基板全体の見かけの弾性率
    と比べて大であることを特徴とする半導体装置と配線基
    板との実装構造体。
  7. 【請求項7】請求項6記載の半導体装置と配線基板との
    実装構造体において、上記接続領域は、全ての外部端子
    と上記配線基板との接合領域を包む外形線であって、最
    小距離の外形線により囲まれる凸包領域であり、この凸
    包領域に冗長配線パターンを形成して配線パターンの面
    積を増加させることにより、上記配線基板から凸包領域
    を切り出した部分の見かけの弾性率が、上記配線基板全
    体の見かけの弾性率と比べて大となることを特徴とする
    半導体装置と配線基板との実装構造体。
  8. 【請求項8】請求項6記載の半導体装置と配線基板との
    実装構造体において、上記接続領域は、全ての外部端子
    と上記配線基板との接合領域を包む外形線であって、最
    小距離の外形線により囲まれる凸包領域であり、この凸
    包領域における上記配線基板のコア層は、金属類あるい
    はガラスを材料とする高弾性部材を有し、凸包領域以外
    の領域は上記高弾性部材よりも弾性率の低い樹脂などの
    材料を用いた低弾性部材を有することにより、上記配線
    基板から上記凸包領域を切り出した部分の見かけの弾性
    率が、上記配線基板全体の見かけの弾性率と比べて大と
    なることを特徴とする半導体装置と配線基板との実装構
    造体。
  9. 【請求項9】請求項8記載の半導体装置と配線基板との
    実装構造体において、上記高弾性部材を選択的に厚く形
    成することにより、上記配線基板から上記凸包領域を切
    り出した部分の見かけの弾性率が、上記配線基板全体の
    見かけの弾性率と比べて大となることを特徴とする半導
    体装置と配線基板との実装構造体。
  10. 【請求項10】請求項6、7、8、9のうちのいずれか
    一項記載の半導体装置と配線基板との実装構造体におい
    て、上記配線基板に対して、上記半導体装置は複数個接
    続され、各半導体装置と上記配線基板との接続領域を上
    記配線基板から切り出した部分の見かけの弾性率は、上
    記配線基板全体の見かけの弾性率と比べて大であること
    を特徴とする半導体装置と配線基板との実装構造体。
JP2001327555A 2001-10-25 2001-10-25 配線基板およびそれを用いた半導体装置の実装構造体 Withdrawn JP2003133653A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001327555A JP2003133653A (ja) 2001-10-25 2001-10-25 配線基板およびそれを用いた半導体装置の実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001327555A JP2003133653A (ja) 2001-10-25 2001-10-25 配線基板およびそれを用いた半導体装置の実装構造体

Publications (1)

Publication Number Publication Date
JP2003133653A true JP2003133653A (ja) 2003-05-09

Family

ID=19143770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001327555A Withdrawn JP2003133653A (ja) 2001-10-25 2001-10-25 配線基板およびそれを用いた半導体装置の実装構造体

Country Status (1)

Country Link
JP (1) JP2003133653A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152300A (ja) * 2007-12-19 2009-07-09 Shinko Electric Ind Co Ltd 配線基板およびその製造方法
JP2009212227A (ja) * 2008-03-03 2009-09-17 Nec Corp 配線基板及び製造方法
WO2010106839A1 (ja) * 2009-03-19 2010-09-23 株式会社村田製作所 回路基板及びマザー積層体
JP2010212375A (ja) * 2009-03-09 2010-09-24 Denso Corp Ic搭載基板、プリント配線板、及び製造方法
JP2016520260A (ja) * 2013-05-31 2016-07-11 クアルコム,インコーポレイテッド 熱膨張係数(cte)を低下させ、反りを低減する無機材料を備える基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0163136U (ja) * 1987-10-15 1989-04-24
JPH05218598A (ja) * 1992-01-31 1993-08-27 Showa Electric Wire & Cable Co Ltd プリント配線板
JPH0685439A (ja) * 1992-09-01 1994-03-25 Nitto Denko Corp フレキシブルプリント基板
JPH11260957A (ja) * 1998-03-11 1999-09-24 Fujitsu Ltd 電子部品パッケージ、プリント配線板、およびプリント配線板の検査方法
JPH11274363A (ja) * 1998-03-25 1999-10-08 Denso Corp 電子部品の実装構造
JP2000294897A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板ならびにそれを用いた表示装置および電子機器
JP2001267698A (ja) * 2000-03-22 2001-09-28 Toshiba Corp 回路基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0163136U (ja) * 1987-10-15 1989-04-24
JPH05218598A (ja) * 1992-01-31 1993-08-27 Showa Electric Wire & Cable Co Ltd プリント配線板
JPH0685439A (ja) * 1992-09-01 1994-03-25 Nitto Denko Corp フレキシブルプリント基板
JPH11260957A (ja) * 1998-03-11 1999-09-24 Fujitsu Ltd 電子部品パッケージ、プリント配線板、およびプリント配線板の検査方法
JPH11274363A (ja) * 1998-03-25 1999-10-08 Denso Corp 電子部品の実装構造
JP2000294897A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板ならびにそれを用いた表示装置および電子機器
JP2001267698A (ja) * 2000-03-22 2001-09-28 Toshiba Corp 回路基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152300A (ja) * 2007-12-19 2009-07-09 Shinko Electric Ind Co Ltd 配線基板およびその製造方法
KR101452515B1 (ko) 2007-12-19 2014-10-21 신코 덴키 코교 가부시키가이샤 배선기판 및 그 제조방법
JP2009212227A (ja) * 2008-03-03 2009-09-17 Nec Corp 配線基板及び製造方法
JP2010212375A (ja) * 2009-03-09 2010-09-24 Denso Corp Ic搭載基板、プリント配線板、及び製造方法
WO2010106839A1 (ja) * 2009-03-19 2010-09-23 株式会社村田製作所 回路基板及びマザー積層体
US8705247B2 (en) 2009-03-19 2014-04-22 Murata Manufacturing Co., Ltd. Circuit board and mother laminated body
JP2016520260A (ja) * 2013-05-31 2016-07-11 クアルコム,インコーポレイテッド 熱膨張係数(cte)を低下させ、反りを低減する無機材料を備える基板

Similar Documents

Publication Publication Date Title
JP3581086B2 (ja) 半導体装置
US7038144B2 (en) Electronic component and method and structure for mounting semiconductor device
JP3722209B2 (ja) 半導体装置
US8014154B2 (en) Circuit substrate for preventing warpage and package using the same
US7161242B2 (en) Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
JP5018483B2 (ja) 電子デバイスパッケージ、モジュール、および電子機器
US6586830B2 (en) Semiconductor device with an interposer
JP3611561B2 (ja) 半導体装置
US20060273463A1 (en) Semiconductor device and mounting structure thereof
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US7659481B2 (en) Printed wiring board and information processing device incorporating the board
JP2004134606A (ja) 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器
JP2001332653A (ja) 半導体装置
US20060267215A1 (en) Semiconductor device, semiconductor device mounting board, and method for mounting semiconductor device
US20050062151A1 (en) Semiconductor integrated circuit and electronic apparatus having the same
WO2007029355A1 (ja) シールド構造
JP2003133653A (ja) 配線基板およびそれを用いた半導体装置の実装構造体
JP4952365B2 (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP2004087936A (ja) 半導体装置及び半導体装置の製造方法並びに電子機器
JPH11177225A (ja) プリント基板
JP2004363319A (ja) 実装基板及び半導体装置
JPH11274363A (ja) 電子部品の実装構造
JP3558070B2 (ja) 半導体装置およびその製造方法
JP3379477B2 (ja) 配線基板、半導体実装装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070319