JP2010212375A - Ｉｃ搭載基板、プリント配線板、及び製造方法 - Google Patents

Ｉｃ搭載基板、プリント配線板、及び製造方法 Download PDF

Info

Publication number
JP2010212375A
JP2010212375A JP2009055533A JP2009055533A JP2010212375A JP 2010212375 A JP2010212375 A JP 2010212375A JP 2009055533 A JP2009055533 A JP 2009055533A JP 2009055533 A JP2009055533 A JP 2009055533A JP 2010212375 A JP2010212375 A JP 2010212375A
Authority
JP
Japan
Prior art keywords
insulating
insulating layer
layer
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009055533A
Other languages
English (en)
Other versions
JP4798237B2 (ja
Inventor
Takuya Koya
卓哉 孝谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009055533A priority Critical patent/JP4798237B2/ja
Priority to DE102010002540A priority patent/DE102010002540A1/de
Priority to US12/660,824 priority patent/US20100226110A1/en
Priority to CN201010129308A priority patent/CN101835343A/zh
Publication of JP2010212375A publication Critical patent/JP2010212375A/ja
Application granted granted Critical
Publication of JP4798237B2 publication Critical patent/JP4798237B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/034—Organic insulating material consisting of one material containing halogen
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】ＩＣのベアチップをプリント配線板に良好に接続することが可能な構造を有するＩＣ搭載基板を提供する。
【解決手段】ＩＣ搭載基板１は、絶縁材（ＰＴＦＥ等）からなる絶縁層２０、及びその絶縁層２０上に形成された配線パターン１０が複数積層されてなる多層プリント配線板２と、ＩＣのベアチップ３とが電気的に接続された構造を有する。そして、配線パターン１０のうち、ベアチップ３が電気的に接続される部位を電極部１０ａ〜１０ｆとして、多層プリント配線板２の絶縁層２０は、配線パターン１０の電極部１０ａ〜１０ｆに対向する領域（直下領域）に銅部材６が埋設されている。なお、絶縁層２０の直下領域は、絶縁層２０の厚み方向をＺ軸として電極部１０ａ〜１０ｆからＺ軸方向に直下した絶縁層２０内の所定領域をいう。このため、絶縁層２０のうち直下領域の剛性が銅部材６により補強された構造となる。
【選択図】図３

Description

絶縁層と配線パターンとからなるプリント配線板にＩＣのベアチップが搭載された構造を有するＩＣ搭載基板、このＩＣ搭載基板を構成するプリント配線板、及び製造方法に関する。
従来より、各種用途に応じて予め選定された絶縁材からなる絶縁層上に、銅等の導電線からなる配線パターンが形成されたプリント配線板に、シリコン等の半導体からなるＩＣのベアチップが搭載された構造を有するＩＣ搭載基板が知られている。
一般的に、このＩＣ搭載基板の製造過程では、ベアチップのパッド部と配線パターンの電極部とを導体ワイヤを介してボンディングするワイヤボンディング接続や、ベアチップのパッド部に形成されたバンプを介してＩＣをプリント配線板上にボンディングするフリップチップ接続が行われる。
具体的に、これら接続では、導体ワイヤあるいはバンプ（以下、接続用媒体という）にその材質として金が用いられる場合、通常１５０〜２００℃程度に加熱されたヒートステージ（セラミックや金属等）にプリント配線板を載置し、そのプリント配線板上の接続用媒体に対して超音波振動を用いる熱圧着方式（超音波熱圧着方式）が採用される。
また、ＩＣ搭載基板では、ガラスエポキシ樹脂や紙フェノールといった絶縁材が用いられることが多いが、その用途がミリ波等の高周波信号を扱うものである場合、これら絶縁材に比べて誘電正接の低い四フッ化エチレン樹脂（ＰＴＦＥ）等のフッ素樹脂が用いられることが多い（例えば、特許文献１参照）。つまり、このように誘電正接が低い絶縁材を選定することにより、信号周波数と誘電正接とに比例するエネルギー損失（誘電体損失）を抑制することが可能となる。
特開平７−３２３５０１号公報
ところで、ＰＴＦＥ等のフッ素樹脂や液晶ポリマー（ＬＣＰ）といった高周波用途に適した絶縁材は、一般的に１５０〜２００℃程度の高温時に弾性率が著しく低下することが知られている。
このため、ＩＣ搭載基板の製造過程において、ワイヤボンディング接続やフリップチップ接続を行う際に、ヒートステージ上のプリント配線板に含まれる絶縁材が、接続用媒体に与えられた超音波および荷重を分散させてしまうことにより、これら接続が適切になされず、ひいてはＩＣ搭載基板の信頼性を損なう可能性があるという問題があった。
本発明は、上記問題点を解決するために、絶縁材の材質にかかわらず、ＩＣのベアチップをプリント配線板に良好に接続することが可能な構造を有するＩＣ搭載基板、このＩＣ搭載基板を構成するプリント配線板、及び製造方法を提供することを目的とする。
上記目的を達成するためになされた第一発明である請求項１に記載のＩＣ搭載基板は、絶縁材からなる絶縁層上に配線パターンが形成されることにより構成されたプリント配線板と、ＩＣのベアチップとが電気的に接続された構造を有する。なお、配線パターンのうち、ベアチップが電気的に接続される部位を電極部とする。
ここで、プリント配線板の絶縁層は、配線パターンの電極部に対向する領域（以下、直下領域という）に、少なくとも絶縁材に比べて剛性の高い強化材が埋設されていることを要旨とする。なお、絶縁層の直下領域とは、絶縁層の厚み方向をＺ軸として、配線パターンの電極部（ＩＣチップが電気的に接続される部位）からＺ軸方向に直下した絶縁層内の所定領域をいう。
このように構成されたＩＣ搭載基板では、絶縁層のうち直下領域の剛性が強化材により補強された構造を有するため、その製造過程において、導体ワイヤやバンプ等の接続用媒体を介してベアチップと配線パターンとを接続する際に、プリント配線板側に与えられる超音波や荷重がＺ軸方向に伝わりやすくすることができる。
つまり、本発明のＩＣ搭載基板は、絶縁層を形成する絶縁材の材質にかかわらず、その絶縁材よりも剛性の高い材料が強化材として予め選定されることで、導体ワイヤやバンプ等の接続用媒体を電極部に適切に熱融着させることができ、ひいてはＩＣのベアチップをプリント配線板に良好に接続することが可能な構造を有することになる。
ここで、絶縁層を形成する絶縁材は、例えばＰＴＦＥ等のフッ素樹脂や、ＰＥＥＫ（ポリエーテルエーテルケトン）等のプラスチック樹脂、ＬＣＰ（液晶ポリマー）等のように、一般的に用いられるガラスエポキシや紙フェノール等の絶縁樹脂に比べて誘電正接が低い樹脂や、プリント配線板の多層化に適した絶縁樹脂が熱可塑性を有するものが多いため、請求項２に記載のように、熱可塑性樹脂が採用され得る。
このように構成されたＩＣ搭載基板によれば、信号周波数と誘電正接とに比例するエネルギー損失（誘電体損失）を抑制することにより、ミリ波等の高周波信号を扱う機器に好適に使用することができる。
なお、絶縁層内の直下領域は、配線パターン上の電極部全てを網羅するように一つだけ設けられてもよいが、請求項３に記載のように、電極部に対応して複数設けられていることが望ましい。
このように構成されたＩＣ搭載基板によれば、絶縁層のうち強化材の占める割合を小さくすることができ、絶縁層内に配線パターンが複数設けられたり、配線パターンがマイクロストリップ線路で形成されたりする場合、その配線密度を高くすることができる。
また、プリント配線板は、請求項４に記載のように、絶縁層および配線パターンが複数積層された構造を有する多層プリント配線板であることが望ましい。
このように構成されたＩＣ搭載基板によれば、プリント配線板の面積を小さくすることができる。
なお、具体的に多層プリント配線板における強化材は、請求項５に記載のように、複数の絶縁層のうち、電極部が形成された絶縁層を一層目、その一層目の絶縁層に電極部の反対側から積層された絶縁層を二層目として、このうち一層目を除き、二層目を含む複数の絶縁層に渡って埋設されているとよい。
この場合、ＩＣ搭載基板の製造過程において、一層目の絶縁層に直下領域（凹部）を形成する必要がないため、強化材が電極部に接しないように加工する技術を用いずに済む。例えば二層目以下の複数の絶縁層（以下、対象絶縁層群という）を貫通させることで直下領域（貫通孔）を形成し、その大きさに合致する強化材を貫通孔に挿入し、第一層の絶縁層と他の絶縁層（又は絶縁層群）とで対象絶縁層群を挟み込むことにより、容易に強化材を埋設させることができる。
ところで、ＩＣ搭載基板の製造工程において、熱融着時の超音波と荷重の分散を抑制するために、絶縁層の厚みを極力小さくすることが考えられる。
そこで、多層プリント配線板は、請求項６に記載のように、複数の絶縁層のうち、一層目の絶縁層の厚みが、他の絶縁層の厚みに比べて小さくなるように構成されることが望ましい。
この場合、一層目の絶縁層を薄くすることにより、ＩＣ搭載基板の製造工程において、熱融着時の超音波と荷重の分散を抑制し、ひいてはベアチップをプリント配線板に適切に接続することができる。
しかし、プリント配線板の特性インピーダンスを所定値（例えば５０Ω）に合わせるためには、例えば配線パターンがマイクロストリップ線路で形成される場合、絶縁層の厚みを小さくするほど、信号線幅を狭くする必要がある。ここで、信号線幅を狭くしすぎると、線路の導体損が増加して、ひいては回路全体の損失が増加してしまうことが指摘される。
そこで、多層プリント配線板は、請求項７に記載のように、複数の配線パターンが線路パターンとグランドパターンとの組合せからなるマイクロストリップ線路により形成される。なお且つ、複数の絶縁層のうち、一層目の絶縁層において電極部を含む側の面（第一面）上には線路パターン、一層目と二層目とが重なる面（第二面）上には、直下領域に相当する領域にのみグランドパターン、二層目の絶縁層において一層目に対する反対側の面（第三面）上にはグランドパターンがそれぞれ形成される。この場合、第二面上および第三面上のグランドパターンが、二層目の絶縁層に設けられたビアを介在して接続されればよい。
このように構成されたＩＣ搭載基板によれば、実質的に一層目の絶縁層のうち直下領域に相当する部分のみを薄くすることに等しく、ベアチップをプリント配線板に適切に接続することができると共に、他の絶縁層の厚みを充分に確保することにより、信号線幅を不要に狭めることなく、線路の導体損を抑制することができる。
また、請求項８に記載のように、絶縁層を形成する絶縁材に、配線パターンと同じ線膨張係数となるように予め補填材が含まれている場合、絶縁層内の強化材は、配線パターンと同じ線膨張係数を有する材質（例えば配線パターンと同じ材質）であることが望ましい。なお、補填材は、例えばガラスクロス等のように、線膨張係数が低い絶縁材料であればよく、この補填材を含む絶縁層、及び配線パターンの線膨張係数が厳密に等しいことを要求されるわけではない。
このように構成されたＩＣ搭載基板によれば、強化材からの絶縁層の剥離、及びその付随効果として、絶縁層からの絶縁層からの配線パターンの剥離を防止できる。
次に、第二発明であるプリント配線板は、請求項９に記載のように、絶縁材からなる絶縁層上に配線パターンが形成され、その配線パターン上にＩＣのベアチップを電気的に接続するための電極部を備えている。このうち絶縁層は、配線パターン上の電極部に対向する直下領域に、少なくとも絶縁材に比べて剛性の高い強化材が埋設されていることを要旨とする。
このように構成されたプリント配線板によれば、第一発明であるＩＣ搭載基板に好適に用いることができる。
そして、第三発明である製造方法は、絶縁材からなる絶縁層、及びその絶縁層上に形成された配線パターンが複数積層された多層プリント配線板に、ＩＣのベアチップが搭載されたＩＣ搭載基板の製造方法である。なお、多層プリント配線板において、配線パターンのうちＩＣのベアチップが電気的に接続される部位を電極部、複数の絶縁層のうち、電極部が形成された絶縁層を一層目、その一層目の絶縁層に電極部の反対側から積層される絶縁層を二層目とする。
具体的に、第一行程では、複数の絶縁層のうち一層目を除き、二層目を含む複数の絶縁層に渡って、配線パターンの電極部に対向する直下領域に貫通孔を形成する。そして、第二行程では、第一行程により形成された貫通孔に、少なくとも絶縁材に比べて剛性の高い強化材を挿入し、一層目の絶縁層と二層目を含む複数の絶縁層とを積層することを要旨とする。
このようなＩＣ搭載基板の製造方法によれば、強化材を絶縁層に容易に埋設させることができ、ひいてはＩＣのベアチップを多層プリント配線板に良好に接続することができる。
第一実施形態におけるＩＣ搭載基板の構成を示す構成図。 第一実施形態のＩＣ搭載基板の製造方法Ａにおける主要な行程を示す行程図。 第二実施形態におけるＩＣ搭載基板の構成を示す構成図 第二実施形態のＩＣ搭載基板の製造方法Ｂにおける主要な行程を示す行程図。 第三実施形態におけるＩＣ搭載基板の構成を示す構成図。 第三実施形態のＩＣ搭載基板の製造方法における主要な行程を示す行程図。 他の実施形態におけるＩＣ搭載基板の構成を示す構成図。
以下に、本発明の第一実施形態を図面と共に説明する。
［第一実施形態］
図１は、第一実施形態におけるＩＣ搭載基板の構成を断面視で示す構成図、図２は、その製造方法における主要な行程を断面視で示す行程図である。
＜全体構成＞
図１に示すように、ＩＣ搭載基板１は、銅薄膜を加工して形成された複数の配線パターン１０が多層化された構造を有する多層プリント配線板２と、シリコン等の半導体からなるＩＣのベアチップ３と、コンデンサーや抵抗等のチップ部品４とを備え、多層プリント配線板２の表面に、ベアチップ３及びチップ部品４が実装されている。なお、ベアチップ３と多層プリント配線板２の表面とは、金や銅等の導体ワイヤ５を介して電気的に接続されている。また、チップ部品４は、多層プリント配線板２に内蔵されてもよい。
ベアチップ３は、パッケージされていない半導体素子であり、いわゆるＡｇエポキシ樹脂やシリコン樹脂等の接着剤を介して、多層プリント配線板２の凹部２ａに載置されている。また、ベアチップ３におけるパッド部３ａ，３ｂには、導体ワイヤ５がボンディング接続されている。
多層プリント配線板２は、複数の絶縁材からなる絶縁層２０上に配線パターン１０が形成された構造を有する。なお、配線パターン１０のうち、導体ワイヤ５がボンディング接続された複数の部位（以下、電極部という）１０ａ，１０ｂが、信号線上に設けられている。
絶縁層２０は、七層がビルドアップされた絶縁層群を構成し、その厚み方向に沿って、電極部１０ａ，１０ｂ側から順にＮ層目（Ｎ＝１〜７）とすると、２層目および３層目の絶縁層２０において、電極部１０ａ，１０ｂに対向する所定領域（直下領域に相当する）に、絶縁層２０に比べて剛性の高い銅部材（強化材に相当する）６が埋設されている。
なお、絶縁層２０の直下領域は、電極部１０ａ，１０ｂ毎に設けられている。さらに、絶縁層２０の層間には、異なる絶縁層２０上に形成された信号線どうし、あるいはグランド線どうしを電気的に接続するビア７が適宜配置されている。
＜製造方法Ａ＞
次に、本実施形態のＩＣ搭載基板１の製造方法Ａにおける主要な行程を説明する。
図２に示すように、ＩＣ搭載基板１の製造方法Ａでは、絶縁層２０と配線パターン１０とを一層毎に順次積み上げて作製されたベース基板８の上に、絶縁層２０及び銅部材６をさらに積み上げてプレス基板９を作製するシーケンシャル積層法が用いられる。
まず、ベース基板８の作製行程ｉ）では、レーザ装置などを用いてプリプレグに貫通孔を設け、その貫通孔に導電ペーストを充填することにより、ビア７付のプリプレグ（絶縁層２０に相当する）を形成する。そして、このビア７付のプリプレグの両面に銅薄膜を、積層プレス又はロールラミネータ等を用いた加熱加圧により接着させ、銅薄膜のエッチングにより絶縁層２０上の配線パターン１０を形成する。最後に、この配線パターン１０が形成された絶縁層２０を、二つのビア７付のプリプレグ、さらに二つの銅薄膜で挟み込むように配置し、これらを加熱加圧により接着させ、その両方の外側面上に配線パターン１０を形成することにより、三層の絶縁層２０及び四層の配線パターン１０からなるベース基板８を作製する。
なお、ベース基板８の作製方法は、これに限らず、例えば片面銅張り板をエッチングでパターニングした後、ビア７を充填し、それを積層して一括プレスで作製してもよいし、その他のビルトアップ手法を使用してもよい。また、ベース基板８は、三層の絶縁層２０及び四層の配線パターン１０に限らず、より多くの層を形成するようにしてもよい。
次に、プレス基板９の作製行程ｉｉ），ｉｉｉ）では、レーザ装置などを用いて、二層分のプリプレグ（絶縁層２０に相当する）の二箇所にキャビティを設け、そのキャビティに銅部材６を挿入した二つの絶縁層２０が２層目と３層目、ベース基板８を構成する三つの絶縁層２０が４層目〜６層目、これらを挟み込む二つの絶縁層２０が１層目と７層目になるように、これら全てを加熱加圧により接着させる。このようにして、七層の絶縁層２０及び四層の配線パターン１０からなるプレス基板９を作製する。
そして、多層プリント配線板２の作製行程ｉｖ）〜ｖｉ）では、レーザ装置などを用いて、プレス基板９の所定位置に１層目から３層目までビアホールを設け、ベース基板８に埋め込まれた所定のビア７に接続するように、ビアホールに導電ペーストを充填する。さらに、プレス基板９における両方の外側面上に配線パターンを形成し、レーザ装置などを用いて、多層プリント配線板２の所定位置に１層目から３層目まで凹部２ａを設けることにより、七層の絶縁層２０及び六層の配線パターン１０からなる多層プリント配線板２を作製する。
最後に、ＩＣ搭載基板１の作製行程ｖｉｉ），ｖｉｉｉ）では、Ａｇエポキシ樹脂またはシリコン樹脂等の接着剤により、ベアチップ３を凹部２ａに接着（ダイボンド）させる。また、コンデンサーや抵抗等のチップ部品４等を、多層プリント配線板２の表面における信号線およびグランド上の所定位置にはんだ付けする。そして、１５０〜２００℃程度に加熱されたヒートステージ上に、ベアチップ３付の多層プリント配線板２を載置し、ボンディングツールを用いて、金や銅等の導体ワイヤ５により、ベアチップ３のパッド部３ａ，３ｂと、多層プリント配線板２の表面（１層目の絶縁層２０側）の電極部１０ａ，１０ｂとをボンディング接続する。
＜効果＞
このＩＣ搭載基板１の製造方法Ａでは、ワイヤボンディング接続により、ベアチップ３のパッド部３ａ，３ｂと、多層プリント配線板２の電極部１０ａ，１０ｂとを接続する際に、多層プリント配線板２側に超音波および荷重が与えられても、絶縁層２０の直下位置に設けられた銅部材６により、その超音波および荷重が分散されずに済むため、電極部１０ａ，１０ｂに導体ワイヤ５を適切に熱融着させることができる。
したがって、このように製造されたＩＣ搭載基板１は、ベアチップ３が多層プリント配線板２に良好に接続された構造を有するため、その信頼性を向上させることができる。
また、ＩＣ搭載基板１によれば、配線パターン１０と同じ線膨張係数となるように、銅部材６と配線パターン１０との材質を同じにすることにより、銅部材６からの絶縁層２０の剥離、及びその付随効果として、絶縁層２０からの配線パターン１０の剥離を防止することができる。
［第二実施形態］
次に、本発明の第二実施形態を図面と共に説明する。
図３は、第二実施形態におけるＩＣ搭載基板の構成を断面視で示す構成図、図４は、その製造方法における主要な行程を断面視で示す行程図である。
＜全体構成＞
図３に示すように、本実施形態のＩＣ搭載基板１は、第一実施形態と比較して、多層プリント配線板２の構成が主に異なるため、この相違点を中心に説明し、その他の共通する部分については説明を省略する。
多層プリント配線板２は、ガラスクロス（補填材に相当する）に四フッ化エチレン樹脂（ＰＴＦＥ）を含浸して形成された複数のプリプレグ（即ち、絶縁層）２０を備え、複数の絶縁層２０上に配線パターン１０が形成された構造を有している。なお、ガラスクロスは、絶縁層２０と配線パターン１０（銅薄膜）との線膨張係数が等しくなるように、ＰＴＦＥの含浸量に応じた比率で絶縁層２０に含まれている。
なお、配線パターン１０には、導体ワイヤ５が接続される部位として、信号線上の電極１０ａ，１０ｂ、及びグランドパッド１０ｃ〜１１ｆが設けられている。つまり、本実施形態の電極１０ａ，１０ｂ、及びグランドパッド１０ｃ〜１０ｆが電極部に相当する。
＜製造方法Ｂ＞
次に、本実施形態のＩＣ搭載基板１の製造方法Ｂにおける主要な行程を説明する。
なお、この製造方法Ｂは、前述した製造方法Ａと比較して、プレス基板９の作製行程でチップ部品４等を内蔵させる点が主に異なるため、この相違点を中心に説明し、その他の共通する部分については説明を省略する。
図４に示すように、ＩＣ搭載基板１の製造方法Ｂでは、七層の絶縁層２０と八層の配線パターン１０とを一括して積層する一括積層法が用いられる。
具体的にプレス基板９の作製行程ｉ），ｉｉ）では、レーザ装置などを用いて、２層目および３層目の絶縁層２０に第一のキャビティを、３層目〜５層目の絶縁層２０に第二のキャビティをそれぞれ設け、第一のキャビティに銅部材６を、第二のキャビティにチップ部品４を挿入するようにして、配線パターン１０が形成された七層分の各絶縁層２０を、積層プレス等により加熱加圧しにより接着させる。なお、６層目の絶縁層のうちチップ部品４の実装位置に対応する領域には、チップ部品４を電気的に接続するためのビア７が少なくとも設けられている。
＜効果＞
以上、説明したように、本実施形態のＩＣ搭載基板１によれば、多層プリント配線板２の絶縁層２０にＰＴＦＥが用いられているため、一般的に用いられるガラスエポキシ樹脂に比べて誘電正接が小さく、誘電体損失を抑制することができるため、ミリ波等の高周波信号を扱う機器に好適に使用することができる。
さらに、ＩＣ搭載基板１によれば、配線パターン１０と同じ線膨張係数となるように、ＰＴＦＥに予めガラスクロスが含まれているため、絶縁層２０からの配線パターン１０の剥離を防止することができる。
［第三実施形態］
次に、本発明の第三実施形態を図面と共に説明する。
図５は、第三実施形態におけるＩＣ搭載基板の構成を断面視で示す構成図、図６は、その製造方法における主要な行程を断面視で示す行程図である。
＜全体構成＞
図５に示すように、本実施形態のＩＣ搭載基板１は、第一実施形態と比較して、ベアチップ３と多層プリント配線板２との接続方法が主に異なるため、この相違点を中心に説明し、その他の共通する部分については説明を省略する。
具体的にＩＣ搭載基板１は、多層プリント配線板２、ＩＣのベアチップ３、及びコンデンサーや抵抗等のチップ部品４を備え、ベアチップ３と多層プリント配線板２の表面（電極部１０ａ，１０ｂ）とが、ベアチップ３のパッド部３ａ，３ｂに形成されたバンプ（金または銅）を介して電気的に接続されている。
また、多層プリント配線板２は、配線パターン１０が周知のコプレーナ線路により形成され、その信号線幅が、信号線と同一面にあるグランドとの間隔を加味して、当該多層プリント配線板２の特性インピーダンスが所定値（例えば、５０Ω）となるように設計されている。
＜製造方法＞
また、図６に示すように、本実施形態のＩＣ搭載基板１の製造方法は、第一実施形態の製造方法Ａと比較して、プレス基板９の作製行程でキャビティを一箇所のみ設ける点、及びＩＣ搭載基板１の作製行程でフリップチップ接続する点が異なるため、この相違点を中心に説明し、その他の共通する部分については説明を省略する。
具体的にプレス基板９の作製行程ｉｉ），ｉｉｉ）では、レーザ装置などを用いて、二層分のプリプレグ（絶縁層２０に相当する）の一箇所にキャビティを設け、そのキャビティに銅部材６を挿入した二つの絶縁層２０が２層目と３層目、ベース基板８を構成する三つの絶縁層２０が４層目〜６層目、これらを挟み込む二つの絶縁層２０が１層目と７層目になるように、これら全てを加熱加圧により接着させる。なお、銅部材６は、ベアチップ３の実装面積と同程度の面積を有して、ベアチップ３の実装位置に対向する位置に埋設される。
また、ＩＣ搭載基板１の作製行程ｖｉ），ｖｉｉ）では、コンデンサーや抵抗等のチップ部品４等を、多層プリント配線板２の表面における信号線上の所定位置にはんだ付けする。そして、１５０〜２００℃程度に加熱されたヒートステージ上に、多層プリント配線板２を載置し、ベアチップ３をフェイスダウンさせて、パッド部３ａ，３ｂに形成されたバンプをダイレクトに多層プリント配線板２の表面（１層目の絶縁層２０側）の電極部１０ａ，１０ｂに融着させる。
＜効果＞
このＩＣ搭載基板１の製造方法によれば、導体ワイヤ５を介することなくベアチップ３を多層プリント配線板２に接続するため、ベアチップ３の実装面積を小さくすることができると共に、両者の接続部の長さを必要最小限に抑えることにより、この方法で製造されたＩＣ搭載基板１の電気的特性を向上させることができる。
［他の実施形態］
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において、様々な態様にて実施することが可能である。
例えば、上記実施形態のＩＣ搭載基板１において、配線パターン１０が、マイクロストリップ線路またはコプレーナ線路により形成されているが、これに限定されるものではなく、周知のグランドコプレーナ線路により形成されてもよい。
また、配線パターン１０がマイクロストリップ線路の場合の一例として、１層目の絶縁層２０において電極部１０ａ，１０ｂを含む側の面（第一面に相当する）上には線路パターン、１層目と２層目とが重なる面（第二面に相当する）上には、銅部材６及びビア７に対して必要な面積に相当する領域（直下領域）にのみグランドパターン、２層目の絶縁層において１層目に対する反対側の面（第三面に相当する）上には、直下領域を除く領域にグランドパターンが形成される。そして、第二面上および第三面上のグランドパターンが、２層目の絶縁層２０に設けられたビア７を介在して接続される。
ここで、二層分の絶縁層２０の厚みｈは、マイクロストリップ線路の線路幅をＷ、絶縁層２０の比誘電率をεｒ、多層プリント配線板２の特性インピーダンスをＺとして、次式（１）
Ｚ＝（１２０π／εeff1/2）／｛Ｗ／ｈ＋１．３９３＋ｌｎ（Ｗ／ｈ＋１．４４４）｝ ・・・（１）
但し、εeff＝（εｒ＋１）／２＋（εｒ−１）／２（１＋１２ｈ／Ｗ）1/2
に基づいて設定されればよい。例えば、Ｚ＝５０Ω、εｒ＝３．５、Ｗ＝３００μｍである場合、ｈ≒１３５μｍとなるため、各絶縁層２０の厚みを約６７．５μｍとすることが考えられる。
このように構成されたＩＣ搭載基板１では、図７に示すように、絶縁層２０のうち電極部１０ａ，１０ｂに対する直下領域の厚みを薄くすることにより、ＩＣ搭載基板１の作製行程において、電極部１０ａ，１０ｂの熱融着時に超音波および荷重の分散を抑制し、ひいてはベアチップ３を多層プリント配線板２に適切に接続することができる。さらに、直下領域を除く絶縁層２０の厚みを充分に確保することにより、線路を適用な幅で確保できるため、導体損失の悪化を抑制することができる。
ところで、上記実施形態のＩＣ搭載基板１では、一つのベアチップ３が搭載された構造を有するが、これに限定されるものではなく、複数のベアチップ３が搭載されたいわゆるマルチチップモジュールであってもよい。さらに言えば、ＩＣ搭載基板１は、多層プリント配線板２の代わりに、単層プリント配線板により構成されてもよい。
１…ＩＣ搭載基板、２…多層プリント配線板、２ａ…凹部、３…ベアチップ、３ａ，３ｂ…パッド部、４…チップ部品、５…導体ワイヤ、６…銅部材、７…ビア、８…ベース基板、９…プレス基板、１０…配線パターン、１０ａ〜１０ｆ…電極部、２０…絶縁層。

Claims (10)

  1. 絶縁材からなる絶縁層上に配線パターンが形成されてなるプリント配線板と、ＩＣのベアチップとが電気的に接続されたＩＣ搭載基板であって、
    前記絶縁層は、前記配線パターンのうち前記ベアチップが電気的に接続される部位を電極部として、該電極部に対向する直下領域に、少なくとも前記絶縁材に比べて剛性の高い強化材が埋設されていることを特徴とするＩＣ搭載基板。
  2. 前記絶縁材は、熱可塑性樹脂であることを特徴とする請求項１に記載のＩＣ搭載基板。
  3. 前記直下領域は、前記電極部に対応して複数設けられていることを特徴とする請求項１または請求項２に記載のＩＣ搭載基板。
  4. 前記プリント配線板は、前記絶縁層および前記配線パターンが複数積層されてなる多層プリント配線板であることを特徴とする請求項１ないし請求項３のいずれかに記載のＩＣ搭載基板。
  5. 前記強化材は、複数の前記絶縁層のうち、前記電極部が形成された絶縁層を一層目、該一層目の絶縁層に前記電極部の反対側から積層された絶縁層を二層目として、前記一層目を除き、且つ前記二層目を含む複数の絶縁層に渡って埋設されていることを特徴とする請求項４に記載のＩＣ搭載基板。
  6. 前記多層プリント配線板は、複数の前記絶縁層のうち、前記一層目の絶縁層の厚みが、他の絶縁層の厚みに比べて小さいことを特徴とする請求項５に記載のＩＣ搭載基板。
  7. 前記多層プリント配線板は、複数の前記配線パターンが線路パターンとグランドパターンとの組合せからなるマイクロストリップ線路により形成され、
    複数の前記絶縁層のうち、前記一層目の絶縁層において前記電極部を含む側の第一面上には前記線路パターン、前記一層目と前記二層目とが重なる第二面上には、前記直下領域に相当する領域にのみ前記グランドパターン、前記二層目の絶縁層において前記一層目に対する反対側の第三面上には前記グランドパターンがそれぞれ形成され、
    前記第二面上および前記第三面上のグランドパターンは、前記二層目の絶縁層に設けられたビアを介在して接続されていることを特徴とする請求項５または請求項６に記載のＩＣ搭載基板。
  8. 前記絶縁材は、前記配線パターンと同じ線膨張係数となるように予め補填材が含まれ、
    前記強化材は、前記配線パターンと同じ線膨張係数を有する材質であることを特徴とする請求項１ないし請求項７のいずれかに記載のＩＣ搭載基板。
  9. 絶縁材からなる絶縁層上に配線パターンが形成されてなるプリント配線板であって、
    前記配線パターン上にＩＣのベアチップを電気的に接続するための電極部を備え、
    前記絶縁層は、前記電極部に対向する直下領域に、少なくとも前記絶縁材に比べて剛性の高い強化材が埋設されていることを特徴とするプリント配線板。
  10. 絶縁材からなる絶縁層、及び該絶縁層上に形成された配線パターンが複数積層されてなる多層プリント配線板に、ＩＣのベアチップが搭載されたＩＣ搭載基板の製造方法において、
    前記配線パターンのうち、前記ベアチップが電気的に接続される部位を電極部、複数の前記絶縁層のうち、前記電極部が形成された絶縁層を一層目、該一層目の絶縁層に前記電極部の反対側から積層される絶縁層を二層目として、前記一層目を除き、且つ前記二層目を含む複数の絶縁層に渡って、前記電極部に対向する直下領域に貫通孔を形成する第一行程と、
    該第一行程により形成された貫通孔に、少なくとも前記絶縁材に比べて剛性の高い強化材を挿入し、前記一層目の絶縁層と、前記二層目を含む複数の絶縁層とを積層する第二行程と、
    を行うことを特徴とするＩＣ搭載基板の製造方法。
JP2009055533A 2009-03-09 2009-03-09 Ｉｃ搭載基板、及び多層プリント配線板 Expired - Fee Related JP4798237B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009055533A JP4798237B2 (ja) 2009-03-09 2009-03-09 Ｉｃ搭載基板、及び多層プリント配線板
DE102010002540A DE102010002540A1 (de) 2009-03-09 2010-03-03 Platine, IC-Karte mit der Platine und Herstellungsverfahren hierfür
US12/660,824 US20100226110A1 (en) 2009-03-09 2010-03-04 Printed wiring board, printed IC board having the printed wiring board, and method of manufacturing the same
CN201010129308A CN101835343A (zh) 2009-03-09 2010-03-09 印刷布线板、包含其的印刷集成电路板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009055533A JP4798237B2 (ja) 2009-03-09 2009-03-09 Ｉｃ搭載基板、及び多層プリント配線板

Publications (2)

Publication Number Publication Date
JP2010212375A true JP2010212375A (ja) 2010-09-24
JP4798237B2 JP4798237B2 (ja) 2011-10-19

Family

ID=42558089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009055533A Expired - Fee Related JP4798237B2 (ja) 2009-03-09 2009-03-09 Ｉｃ搭載基板、及び多層プリント配線板

Country Status (4)

Country Link
US (1) US20100226110A1 (ja)
JP (1) JP4798237B2 (ja)
CN (1) CN101835343A (ja)
DE (1) DE102010002540A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9684073B2 (en) 2012-07-20 2017-06-20 Denso Corporation Radar apparatus

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
FR2982116B1 (fr) * 2011-10-28 2014-09-26 Thales Sa Circuit hyperfrequences multicouches et procede de fabrication d'un tel circuit.
KR101921258B1 (ko) 2012-05-09 2018-11-22 삼성전자주식회사 배선 기판 및 이를 포함하는 반도체 패키지
US9006901B2 (en) * 2013-07-19 2015-04-14 Alpha & Omega Semiconductor, Inc. Thin power device and preparation method thereof
WO2015163095A1 (ja) * 2014-04-23 2015-10-29 京セラ株式会社 電子素子実装用基板および電子装置
CN112349695B (zh) * 2020-09-28 2022-04-19 中国电子科技集团公司第二十九研究所 一种四层布线lcp封装基板、制造方法及多芯片系统级封装结构

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140897A (ja) * 1983-12-28 1985-07-25 日本電気株式会社 樹脂絶縁多層基板
JPS62108593A (ja) * 1985-11-06 1987-05-19 日本電気株式会社 多層配線基板
JPH0163136U (ja) * 1987-10-15 1989-04-24
JPH11163475A (ja) * 1997-11-27 1999-06-18 Nec Corp 電子部品を実装したフレキシブル回路基板ユニット
JP2003046301A (ja) * 2001-07-27 2003-02-14 Kyocera Corp 高周波用配線基板
JP2003133653A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 配線基板およびそれを用いた半導体装置の実装構造体
JP2005135998A (ja) * 2003-10-28 2005-05-26 Matsushita Electric Works Ltd 電気部品内蔵回路板及びその製造方法
JP2006310544A (ja) * 2005-04-28 2006-11-09 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法、多層配線基板構造体
JP2007059699A (ja) * 2005-08-25 2007-03-08 Fujitsu Ltd プリント配線基板
WO2007119608A1 (ja) * 2006-03-31 2007-10-25 Nec Corporation 配線基板、実装基板及び電子装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5031821A (en) * 1988-08-19 1991-07-16 Hitachi, Ltd. Semiconductor integrated circuit device, method for producing or assembling same, and producing or assembling apparatus for use in the method
JPH0629428A (ja) * 1992-07-07 1994-02-04 Mitsubishi Electric Corp 半導体装置
JP2614190B2 (ja) 1994-06-01 1997-05-28 日本ピラー工業株式会社 多層板用プリプレグ、積層板、多層プリント回路基板およびその製造方法
JP2967697B2 (ja) * 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
JP3886712B2 (ja) * 2000-09-08 2007-02-28 シャープ株式会社 半導体装置の製造方法
JP4182016B2 (ja) * 2004-03-11 2008-11-19 日本電気株式会社 伝送線路型素子及びその作製方法
JPWO2006118141A1 (ja) * 2005-04-28 2008-12-18 松下電器産業株式会社 多層配線基板およびその製造方法
US7687722B2 (en) * 2006-10-03 2010-03-30 Endicott Interconnect Technologies, Inc. Halogen-free circuitized substrate with reduced thermal expansion, method of making same, multilayered substrate structure utilizing same, and information handling system utilizing same
JP4802162B2 (ja) 2007-08-29 2011-10-26 株式会社東芝 無線通信装置および無線通信システム
TWI349994B (en) * 2008-01-30 2011-10-01 Advanced Semiconductor Eng Package process for embedded semiconductor device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140897A (ja) * 1983-12-28 1985-07-25 日本電気株式会社 樹脂絶縁多層基板
JPS62108593A (ja) * 1985-11-06 1987-05-19 日本電気株式会社 多層配線基板
JPH0163136U (ja) * 1987-10-15 1989-04-24
JPH11163475A (ja) * 1997-11-27 1999-06-18 Nec Corp 電子部品を実装したフレキシブル回路基板ユニット
JP2003046301A (ja) * 2001-07-27 2003-02-14 Kyocera Corp 高周波用配線基板
JP2003133653A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 配線基板およびそれを用いた半導体装置の実装構造体
JP2005135998A (ja) * 2003-10-28 2005-05-26 Matsushita Electric Works Ltd 電気部品内蔵回路板及びその製造方法
JP2006310544A (ja) * 2005-04-28 2006-11-09 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法、多層配線基板構造体
JP2007059699A (ja) * 2005-08-25 2007-03-08 Fujitsu Ltd プリント配線基板
WO2007119608A1 (ja) * 2006-03-31 2007-10-25 Nec Corporation 配線基板、実装基板及び電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9684073B2 (en) 2012-07-20 2017-06-20 Denso Corporation Radar apparatus

Also Published As

Publication number Publication date
DE102010002540A1 (de) 2010-09-16
US20100226110A1 (en) 2010-09-09
JP4798237B2 (ja) 2011-10-19
CN101835343A (zh) 2010-09-15

Similar Documents

Publication Publication Date Title
JP4760930B2 (ja) Ｉｃ搭載基板、多層プリント配線板、及び製造方法
US8238109B2 (en) Flex-rigid wiring board and electronic device
JP3910387B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP3709882B2 (ja) 回路モジュールとその製造方法
US9153553B2 (en) IC embedded substrate and method of manufacturing the same
US7989706B2 (en) Circuit board with embedded component and method of manufacturing same
US8178191B2 (en) Multilayer wiring board and method of making the same
JP3553043B2 (ja) 部品内蔵モジュールとその製造方法
JP4798237B2 (ja) Ｉｃ搭載基板、及び多層プリント配線板
EP3340754A1 (en) Embedding component in component carrier by component fixation structure
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
US7985926B2 (en) Printed circuit board and electronic component device
KR20030005054A (ko) 다층 회로 기판 및 그 제조 방법
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
WO2008050521A1 (fr) Dispositif de circuit électronique tridimensionnel
JP2001119147A (ja) 電子部品内蔵多層基板及びその製造方法
WO2012120995A1 (ja) 電気素子内蔵型多層基板およびその製造方法
JP6673304B2 (ja) 多層基板
US8829361B2 (en) Wiring board and mounting structure using the same
JPH0794868A (ja) 多層配線基板及びその製造方法
JP2009246144A (ja) 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
WO2007037086A1 (ja) 部品内蔵基板及びその製造方法
JP2003298240A (ja) 多層回路基板
JP2009010004A (ja) 積層プリント基板とその製造方法
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees