JP2007059699A - プリント配線基板 - Google Patents

プリント配線基板 Download PDF

Info

Publication number
JP2007059699A
JP2007059699A JP2005244382A JP2005244382A JP2007059699A JP 2007059699 A JP2007059699 A JP 2007059699A JP 2005244382 A JP2005244382 A JP 2005244382A JP 2005244382 A JP2005244382 A JP 2005244382A JP 2007059699 A JP2007059699 A JP 2007059699A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
bga package
rigid plate
rigid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005244382A
Other languages
English (en)
Inventor
Koichi Nagai
孝一 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005244382A priority Critical patent/JP2007059699A/ja
Publication of JP2007059699A publication Critical patent/JP2007059699A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】FeRAM等の半導体素子が搭載されたBGAパッケージをプリント配線基板に実装した際に、プリント配線基板から半導体素子に加わる応力を十分に緩和し、応力による半導体素子の特性劣化を防止することができるプリント配線基板を提供する。
【解決手段】下面側に複数の半田ボール28がグリット状に配列されたBGAパッケージ12が基板面に実装されるプリント配線基板10において、BGAパッケージ12の直下の領域にBGAパッケージ12に重なり合うように配置され、貫通孔が形成されていない剛性板22と、剛性板22の外側の領域に形成された配線層20dとを有している。
【選択図】 図1

Description

本発明は、プリント配線基板に関し、特に、BGA(Ball Grid Array)パッケージが実装されるプリント配線基板に関する。
近時、キャパシタの誘電体膜として強誘電体膜を用いた強誘電体キャパシタが注目されている。そして、強誘電体の分極反転を利用して情報を強誘電体キャパシタに保持する強誘電体ランダムアクセスメモリ(FeRAM)の開発が進められている。FeRAMは、電源の供給を停止しても保持された情報が消失しない不揮発性メモリであることに加えて、高集積化が可能である、高速動作が可能である、低消費電力である、書き込み/読み出し耐久性に優れている等の長所を有する。
強誘電体キャパシタを構成する強誘電体膜の材料としては、10〜30μC/cm程度の大きな残留分極量を有するPZT(PbZr1−XTi)、SBT(SrBiTa)等のペロブスカイト結晶構造を有する強誘電体酸化物が主として用いられている。
このようなFeRAMが形成されたFeRAMチップは、BGAパッケージ等の半導体パッケージに搭載されて配線基板上に実装される。
従来より、BGAパッケージ等の半導体パッケージが実装される樹脂製の配線基板としては、ガラス−エポキシ樹脂複合材料よりなるコア基板の上下面に、銅等よりなる配線層と、樹脂や複合材料よりなる絶縁層とが交互に積層された配線基板が知られている。
図8は、従来の配線基板の構造を示す断面図である。図8(a)は配線基板単独での断面構造を示し、図8(b)はBGAパッケージが実装された状態での配線基板の断面構造を示している。
図8(a)に示すように、配線基板100は、ガラス−エポキシ樹脂複合材料よりなるコア基板102を有している。
コア基板102には、その上面102aと下面102bとの間を貫通する貫通孔104が形成されている。コア基板102の上面102a及び下面102bには、配線層106a、106bが形成されている。貫通孔104の内壁には、コア基板102の上下面102a、102bにそれぞれ形成された配線層106a、106bを互いに電気的に接続する導電膜108が形成されている。
配線層106aが形成されたコア基板102の上面102aには、絶縁層110aと、配線層112aと、絶縁層114aと、配線層(電極パッド)116aとが順次積層されている。配線層112aは、絶縁層110aに埋め込まれたビア配線118aにより配線層106aに電気的に接続されている。配線層116aは、絶縁層114aに埋め込まれたビア配線120aにより配線層112aに電気的に接続されている。
配線層106bが形成されたコア基板102の下面102bには、絶縁層110bと、配線層112bと、絶縁層114bと、配線層116bとが順次積層されている。配線層112bは、絶縁層110bに埋め込まれたビア配線118bにより配線層106bに電気的に接続されている。配線層116bは、絶縁層114bに埋め込まれたビア配線120bにより配線層112bに電気的に接続されている。
上記図8(a)に示す配線基板は、次のようにして製造される。
まず、硬化させたガラス−エポキシ複合材料よりなるコア基板102に、ドリル等を用いて穿孔し、貫通孔104を形成する。
次いで、銅めっき及びエッチングにより、コア基板102の上下面102a、102bにそれぞれ所定のパターンを有する配線層106a、106bを形成し、貫通孔104の内壁に、配線層106a、106bを互いに電気的に接続する導電膜108を形成する。
次いで、コア基板102の上下面102a、102bに樹脂や複合材料よりなるペーストを塗布した後、塗布されたペーストの所定の位置に、ビア配線118a、118bが埋め込まれる貫通孔を開口する。
次いで、貫通孔が形成されたペーストを硬化させる。こうして、コア基板102の上下面102a、102bに、樹脂等よりなる絶縁層110a、110bをそれぞれ形成する。
次いで、樹脂層110a、110bに形成された貫通孔内に、例えば銅めっきによりビア配線118a、118bをそれぞれ埋め込む。
次いで、絶縁層110a、110bの表面を整面した後、サブトラクティブ法等の周知の配線形成方法により、絶縁層110a、110b上に、所定のパターンを有する配線層112a、112bをそれぞれ形成する。
以後、同様にして、コア基板102aの上下面側のそれぞれに、絶縁層114a、114b、ビア配線120a、120b、及び配線層116a、116bを順次形成する。
このような配線基板100に、FeRAMチップ等の半導体チップが搭載されたBGAパッケージが実装される。
図8(b)は、図8(a)に示す配線基板100に、FeRAMチップが搭載されたBGAパッケージ122が実装された状態を示している。
図示するように、BGAパッケージ122においては、パッケージ基材(ステージ)124の上面に、FeRAMチップ126が搭載されている。パッケージ基材124の下面には、外部接続端子となる半田ボール128がグリッド状に形成されている。半田ボール128は、パッケージ基材124の内部に形成された配線、パッケージ基材上のリード配線、ボンディングワイヤ(いずれも図示せず)等を介してFeRAMチップ126の上面に形成された電極パッド(図示せず)と接続されている。FeRAMチップ126が搭載されたパッケージ基材124の上面は、モールド樹脂層130により封止されている。
BGAパッケージ122は、配線基板100の電極パッド116aに半田ボール128が溶融接合されて、配線基板110の上面に実装される。
しかしながら、FeRAMチップが搭載されたBGAパッケージを単に図8に示すような配線基板に実装すると、以下に述べる不都合が生じる場合がある。
FeRAMは圧電素子であるため、素子が受けるストレスによってその特性が変化する。つまり、FeRAMにおいて、強誘電体膜の分極軸方向に応じた情報として記憶された“1”、“0”の状態を反転するためには、上下に動くことが可能な極僅かな空間を必要とする。このため、BGAパッケージが実装された配線基板の反りや歪み等により、FeRAMの強誘電体キャパシタが上方から強い圧縮ストレス、又は不均一なストレスを受けると、正常に動作しない等の不都合が生じる。
図9は、配線基板の反りによりBGAパッケージに搭載されたFeRAMチップに加わる応力を説明する図である。
図9(a)は配線基板の周縁部に応力が加わった場合の配線基板の反りを示す断面図、図9(b)は図9(a)に示すように配線基板が反った場合にFeRAMチップに加わる応力を説明する断面図である。
図9(a)に示すように、配線基板100の上面には、FeRAMチップが搭載されたBGAパッケージ122が実装されている。このような配線基板100の周縁部に、BGAパッケージ122が実装された上面側から応力が加わると、配線基板100は、上面側に凸に反った状態となる。これにより、配線基板100の上面は伸張する。
このような配線基板100の上面の伸張に伴い、配線基板100の上面に実装されたBGAパッケージ122もまた上面側に凸に反り、上面が伸張した状態となる。BGAパッケージ122は、例えば2cm四方の大きさに対して厚さが例えば1mm以下のとなっている。このようにBGAパッケージ122は薄いために剛性を保つことが困難であり、配線基板100の反りに伴って容易に反ってしまう。
BGAパッケージ122が反った状態になると、BGAパッケージ122に搭載されたFeRAMチップ126には、図9(b)に示すように、上方から圧縮応力が加わることとなる。こうして、FeRAMに応力が加わる結果、FeRAMの特性劣化、ひいては動作不良が発生する。
配線基板からBGAパッケージに加わる応力を緩和する技術としては、これまで、BGAパッケージの半田ボールを可動構造とするものや、BGAパッケージ自体の剛性を向上するものが提案されている。また、配線基板のコアに、金属板等を用いるものが提案されている(例えば特許文献1〜4を参照)。
特開平11−112145号公報 特開2002−335057号公報 特開2004−31765号公報 特開2004−111702号公報
しかしながら、配線基板からBGAパッケージに加わる応力が大きいと、半田ボールを可動構造としたり、BGAパッケージ自体の剛性を向上したりしたとしても、配線基板からの応力を十分に緩和することは困難であった。
他方、特許文献1においては、配線基板のコアとして金属板を用い、配線基板全体の強度や剛性を調節する技術が開示されている。しかし、この金属板には、金属板の上下面に形成された配線層を接続するために、金属板の上面と下面との間を貫通する貫通孔が形成されている。このように貫通孔が形成された金属板では、よじれに対する強度を十分に確保することは困難である。さらに、金属板は、配線基板の全面に配置されている。このため、金属板は、その厚さと比較して面方向の長さが格段に長くなっており、自重により容易に曲がってしまう虞がある。
したがって、特許文献1に開示された技術では、配線基板からBGAパッケージに加わる応力を十分に緩和することは困難である。
特許文献2〜4に開示された技術においても、配線基板のコアに金属板等が用いられているが、上記特許文献1と同様の問題を有している。
本発明の目的は、FeRAM等の半導体素子が搭載されたBGAパッケージをプリント配線基板に実装した際に、プリント配線基板から半導体素子に加わる応力を十分に緩和し、応力による半導体素子の特性劣化を防止することができるプリント配線基板を提供することにある。
本発明の一観点によれば、下面側に複数の半田ボールがグリット状に配列された半導体パッケージが基板面に実装されるプリント配線基板であって、前記半導体パッケージの直下の領域に前記半導体パッケージに重なり合うように配置され、貫通孔が形成されていない剛性板と、前記剛性板の外側の領域に形成された配線層とを有するプリント配線基板が提供される。
本発明によれば、下面側に複数の半田ボールがグリット状に配列された半導体パッケージが基板面に実装されるプリント配線基板において、半導体パッケージの直下の領域に半導体パッケージに重なり合うように、貫通孔が形成されていない剛性板が配置されているので、半導体パッケージに搭載された半導体素子にプリント配線基板から加わる応力を十分に緩和し、応力による半導体素子の特性劣化を防止することができる。
[第1実施形態]
本発明の第1実施形態によるプリント配線基板について図1及び図2を用いて説明する。図1は本実施形態によるプリント配線基板の構造を示す概略図、図2は本実施形態によるプリント配線基板における剛性板の平面的な配置を説明する図である。
本実施形態によるプリント配線基板の構造について図1を用いて説明する。図1(a)は本実施形態によるプリント配線基板の構造を示す平面図、図1(b)は図1(a)のA−A′線断面図である。
図1(a)及び図1(b)は、それぞれ本実施形態によるプリント配線基板10の上面に、FeRAMチップが搭載されたBGAパッケージ12が実装された状態の平面図及び断面図を示している。
図1(a)に示すように、例えばガラス−エポキシ樹脂複合材料よりなる絶縁層14aに、その上面と下面との間を貫通する貫通孔16aが形成されている。貫通孔16aには、例えば銅よりなるビア配線18aが埋め込まれている。
ビア配線18aが埋め込まれた絶縁層14aの下面には、例えば銅よりなる配線層20aが形成されている。絶縁層14aの上面には、例えば銅よりなる配線層20bが形成されている。絶縁層14aの上下面に形成された配線層20a、20bは、ビア配線18aにより互いに電気的に接続されている。
配線層20bが形成された絶縁層14a上には、例えばガラス−エポキシ樹脂複合材料よりなる絶縁層14bが形成されている。
絶縁層14bには、配線層20bに達する貫通孔16bが形成されている。貫通孔16bには、例えば銅よりなるビア配線18bが埋め込まれている。
ビア配線18bが埋め込まれた絶縁層14b上には、例えば銅よりなる配線層20cが形成されている。配線層20cは、ビア配線18bにより配線層20bに電気的に接続されている。
配線層20cが形成された絶縁層14b上には、例えばガラス−エポキシ樹脂複合材料よりなる絶縁層14cが形成されている。
絶縁層14cには、配線層20cに達する貫通孔16cが形成されている。貫通孔16cには、例えば銅よりなるビア配線18cが埋め込まれている。
ビア配線18cが埋め込まれた絶縁層14c上には、例えば銅よりなる配線層20dが形成されている。配線層20dは、ビア配線18cにより配線層20cに電気的に接続されている。
配線層20dが形成された絶縁層14c上には、例えばガラス−エポキシ樹脂複合材料よりなる絶縁層14dが形成されている。
絶縁層14dには、矩形状の平面形状を有する平板状の剛性板22が埋め込まれている。剛性板22は、金属板であり、具体的には例えば銅板である。剛性板22は、プリント配線基板10の全面には形成されておらず、後述するように、実装されるBGAパッケージ12直下の領域に形成されている。また、剛性板22には、ビア配線を埋め込むための貫通孔は形成されていない。配線層20dは、剛性板22の外側の領域に形成されている。
剛性板22が埋め込まれた絶縁層14d上には、例えばガラス−エポキシ樹脂複合材料よりなる絶縁層14eが形成されている。
剛性板22の周りには絶縁層14d、14eが存在するため、プリント配線基板10に形成された配線と剛性板22とがショートすることはない。
絶縁層14d、14eには、配線層20dに達する貫通孔16dが形成されている。貫通孔16dには、例えば銅よりなるビア配線18dが埋め込まれている。ビア配線18dは、剛性板22の外側の領域に形成されている。
ビア配線18dが埋め込まれた絶縁層14e上には、例えば銅よりなる配線層(電極パッド)20eが形成されている。配線層20eと剛性板22との間は、絶縁層14eにより絶縁されている。配線層20eには、BGAパッケージ12の半田ボール28が接続される。
こうして、本実施形態によるプリント配線基板10が構成されている。
配線層20eが形成されたプリント配線基板10の上面には、BGAパッケージ12が実装されている。
BGAパッケージ12においては、パッケージ基材(ステージ)24の上面に、FeRAMが形成されたFeRAMチップ26が搭載されている。パッケージ基材24の下面には、外部接続端子となる半田ボール28がグリッド状に形成されている。半田ボール28は、パッケージ基材24の内部に形成された配線、パッケージ基材24上のリード配線、ボンディングワイヤ(いずれも図示せず)等を介してFeRAMチップ26の上面に形成された電極パッド(図示せず)と接続されている。FeRAMチップ26が搭載されたパッケージ基材24の上面は、モールド樹脂層30により封止されている。こうして、BGAパッケージ12が構成されている。BGAパッケージ12は、矩形状の平面形状を有している。
半田ボール28は、プリント配線基板10の上面に形成された電極パッド20e上に溶融接合されている。こうして、BGAパッケージ12が、プリント配線基板10の上面に実装されている。
プリント配線基板10の剛性板22は、BGAパッケージ12の平面形状とほぼ同等の大きさの平面形状を有するように形成されている。すなわち、剛性板22は、BGAパッケージ12とほぼ同じ平面形状及び平面積を有している。そして、剛性板22は、BGAパッケージ12とほぼ重なり合うように、BGAパッケージ12直下の領域に配置されている。
図2(a)は、種々の電子部品が実装されたプリント配線基板10の全体を示す平面図である。図2(b)は、図(2(a)に示すプリント配線基板10におけるBGAパッケージ実装部を拡大して示した平面図であり、BGAパッケージ実装部におけるBGAパッケージ12に対する剛性板22の平面的な配置を示している。
図2(b)に示すように、プリント配線基板10の剛性板22は、プリント配線基板10の上面に実装されたBGAパッケージ12とほぼ重なり合うように、BGAパッケージ12の直下の領域に配置されている。
本実施形態によるプリント配線基板10は、その上面に実装されたBGAパッケージ12とほぼ重なり合うようにBGAパッケージ12の直下の領域に配置された剛性板22を有することに主たる特徴の一つがある。
剛性板22により、BGAパッケージ12直下の領域のプリント配線基板10の剛性を確保することができ、BGAパッケージ12直下の領域におけるプリント配線基板10の反りを確実に抑制することができる。さらに、剛性板22は、プリント配線基板10の全面には形成されておらず、BGAパッケージ12直下の領域にBGAパッケージ12と同等の大きさの平面形状を有するように形成されている。このため、剛性板22が自重により曲がることもない。したがって、BGAパッケージ12に搭載されたFeRAMにプリント配線基板10から加わる応力を十分に緩和することができ、リテンション特性(データ保持特性)等のFeRAMの特性が劣化するのを確実に防止することができる。
また、剛性板22には貫通孔が形成されていないため、プリント配線基板10の剛性を確実に確保することができ、BGAパッケージ12に搭載されたFeRAMにプリント配線基板10から加わる応力を十分に緩和することができる。
(変形例)
本発明の第1実施形態の変形例によるプリント配線基板について図3を用いて説明する。図3(a)は本変形例によるプリント配線基板の構造を示す平面図、図3(b)は図3(a)のA−A′線断面図である。
本変形例によるプリント配線基板は、図3に示すように、BGAパッケージ12直下に配置される剛性板22が、BGAパッケージ12の平面形状よりも大きな平面形状を有している。剛性板22の周縁部は、BGAパッケージ12の周縁部よりも外側に位置している。
本変形例のように、プリント配線基板10の剛性板22が、BGAパッケージ12の平面形状よりも大きな平面形状を有するようにしてもよい。
なお、この場合において、矩形状の平面形状を有する剛性板22の端辺の長さは、これに並行しているBGAパッケージ12の端辺の長さの例えば1.1倍以内の長さであることが望ましい。
[第2実施形態]
本発明の第2実施形態によるプリント配線基板について図4及び図5を用いて説明する。図4(a)は本実施形態によるプリント配線基板の構造を示す平面図、図4(b)は図4(a)のA−A′線断面図、図5は本実施形態によるプリント配線基板における剛性板を構成する形状記憶合金の相変態を説明するグラフである。なお、第1実施形態によるプリント配線基板と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態によるプリント配線基板の基本的構成は、第1実施形態によるプリント配線基板とほぼ同様である。本実施形態によるプリント配線基板は、第1実施形態によるプリント配線基板における剛性板22が、形状記憶合金により構成されていることに主たる特徴がある。
図4に示すように、BGAパッケージ12直下の領域に、第1実施形態によるプリント配線基板と同様に剛性板22が配置されている。剛性板22は、形状記憶合金により構成されている。
図5は、剛性板22を構成する形状記憶合金の温度に対する弾性係数の変化を示すグラフである。
グラフに示すように、剛性板22を構成する形状記憶合金は、BGAパッケージ12の半田ボール28をプリント配線基板10の電極パッド22e上に溶融接合する際のリフロー温度で、マルテンサイト相からオーステナイト相に相変態する。半田ボールのリフロー温度は通常240〜250℃であり、鉛フリーの場合は260〜270℃が一般的である。したがって、リフロー温度は、例えば240〜270℃である。
このように、本実施形態によるプリント配線基板は、BGAパッケージ12の直下の領域に配置された剛性板22が、半田ボール28を電極パッド22e上に溶融接合する際のリフロー温度で、マルテンサイト相からオーステナイト相に相変態する形状記憶合金により構成されていることに主たる特徴がある。
剛性板22を構成する形状記憶合金が、半田バンプ18を電極パッド22e上に溶融接合する際のリフロー温度で相変態するため、半田バンプ28を溶融接合する際の加熱により形状記憶効果が発揮される。これにより、半田バンプ28を溶融接合する際の加熱による剛性板22の変形を防止し、また、剛性板22が既に変形していても、元の平板形状を回復することができる。したがって、BGAパッケージ12直下の領域におけるプリント配線基板10の反り等の変形を確実に抑制することができる。これにより、BGAパッケージ12に搭載されたFeRAMにプリント配線基板10から加わる応力を十分に緩和することができ、リテンション特性等のFeRAMの特性が劣化するのを確実に防止することができる。
なお、本実施形態では、半田バンプ28を溶融接合する際のリフロー温度で相変態する形状記憶合金により剛性板22を構成したが、剛性板22を構成する形状記憶合金はこのようなものに限定されるものではない。例えば、プリント配線基板10の使用環境における所定の温度以上で相変態する形状記憶合金により剛性板22を構成してもよい。
[第3実施形態]
本発明の第3実施形態によるプリント配線基板について図6を用いて説明する。図6は本実施形態によるプリント配線基板の構造を示す断面図である。なお、第1実施形態によるプリント配線基板と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態によるプリント配線基板の基本的構成は、第1実施形態によるプリント配線基板とほぼ同様である。本実施形態によるプリント配線基板は、実装されるBGAパッケージ12よりも厚い剛性板22を有することに主たる特徴がある。
図6に示すように、第1実施形態によるプリント配線基板10と同様に、下面及び上面にそれぞれ配線層20a、20bが形成された絶縁層14a上に、絶縁層14bと、配線層20cと、絶縁層14cと、配線層20dと、絶縁層14dとが順次積層されている。
絶縁層14dには、配線層20dに達する貫通孔16dが形成されている。貫通孔16dには、例えば銅よりなるビア配線18dが埋め込まれている。
ビア配線18dが埋め込まれた絶縁層14d上には、例えば銅よりなる配線層20fが形成されている。配線層20fは、ビア配線18dにより配線層20dに電気的に接続されている。
配線層20fが形成された絶縁層14d上には、例えばガラス−エポキシ樹脂複合材料よりなる絶縁層14fが形成されている。
絶縁層14fには、配線層20fに達する貫通孔16fが形成されている。貫通孔16fには、例えば銅よりなるビア配線18fが埋め込まれている。
ビア配線18fが埋め込まれた絶縁層14f上には、例えば銅よりなる配線層20gが形成されている。配線層20gは、ビア配線18fにより配線層20fに電気的に接続されている。
配線層20gが形成された絶縁層14f上には、例えばガラス−エポキシ樹脂複合材料よりなる絶縁層14gが形成されている。
絶縁層14gには、配線層20gに達する貫通孔16gが形成されている。貫通孔16gには、例えば銅よりなるビア配線18gが埋め込まれている。
ビア配線18gが埋め込まれた絶縁層14g上には、例えば銅よりなる配線層20hが形成されている。配線層20hは、ビア配線18gにより配線層20gに電気的に接続されている。
配線層20hが形成された絶縁層14g上には、例えばガラス−エポキシ樹脂複合材料よりなる絶縁層14hが形成されている。
絶縁層14d、14f、14g、14hには、平板状の剛性板22が埋め込まれている。剛性板22は、プリント配線基板10の全面には形成されておらず、実装されるBGAパッケージ12直下の領域に形成されている。また、剛性板22には、ビア配線を埋め込むための貫通孔は形成されていない。配線層20d、20f、20g、20h、及びビア配線18d、18f、18g、18hは、剛性板22の外側の領域に形成されている。
剛性板22が埋め込まれた絶縁層14h上には、例えばガラス−エポキシ樹脂複合材料よりなる絶縁層14eが形成されている。
金属よりなる剛性板22の周りには絶縁層14d、14f、14g、14h、14eが存在するため、プリント配線基板10に形成された配線と剛性板22とがショートすることはない。
絶縁層14f、14eには、配線層20hに達する貫通孔16hが形成されている。貫通孔16hには、例えば銅よりなるビア配線18hが埋め込まれている。ビア配線18hは、剛性板22の外側の領域に形成されている。
ビア配線が埋め込まれた絶縁層14e上には、例えば銅よりなる配線層(電極パッド)20eが形成されている。配線層20eと剛性板22との間は、絶縁層14eにより絶縁されている。配線層20eには、BGAパッケージ12の半田ボール28が接続される。
こうして、本実施形態によるプリント配線基板10が構成されている。
プリント配線基板10の上面には、第1実施形態によるプリント配線基板と同様に、BGAパッケージ12が、プリント配線基板10の上面に形成された電極パッド20e上に半田ボール28が溶融接合されて実装されている。
プリント配線基板10に埋め込まれた剛性板22の厚さは、BGAパッケージ12の厚さよりも厚くなっている。すなわち、剛性板22の厚さは、BGAパッケージ12のパッケージ基材24の下面からモールド樹脂層12の上面までの厚さよりも厚くなっている。
このように、本実施形態によるプリント配線基板10は、BGAパッケージ12の直下の領域に配置された剛性板22の厚さがBGAパッケージ12の厚さよりも厚くなっていることに主たる特徴がある。
剛性板22の厚さをBGAパッケージ12の厚さよりも厚くすることにより、BGAパッケージ12直下の領域におけるプリント配線基板10の反りを更に確実に抑制することができる。したがって、BGAパッケージ12に搭載されたFeRAMにプリント配線基板10から加わる応力を十分に緩和することができ、リテンション特性等のFeRAMの特性が劣化するのを更に確実に防止することができる。
なお、本実施形態によるプリント配線基板においても、第2実施形態によるプリント配線基板と同様に、剛性板22を形状記憶合金により構成してもよい。
[第4実施形態]
本発明の第4実施形態によるプリント配線基板について図7を用いて説明する。図7(a)は本実施形態によるプリント配線基板の構造を示す平面図、図7(b)は図7(a)のA−A′線断面図である。なお、第1実施形態によるプリント配線基板と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態によるプリント配線基板の基本的構成は、第1実施形態よるプリント配線基板とほぼ同様である。本実施形態によるプリント配線基板は、平板状の剛性板に代えて、波板状の剛性板22を有する点で、第1実施形態によるプリント配線基板と異なっている。
図7に示すように、本実施形態によるプリント配線基板10においては、BGAパッケージ12直下の領域に配置された剛性板22が、その長手方向に沿って多数の山部22aと谷部22bとが交互に連続して設けられた波板状になっている。
このように、本実施形態によるプリント配線基板は、BGAパッケージ12の直下の領域に配置された剛性板22が、その長手方向に多数の山部22aと谷部22bとが交互に連続して設けられた波板状になっていることに主たる特徴がある。
剛性板22をこのような波板状とすることにより剛性板22の剛性を増すことができるため、BGAパッケージ12直下の領域におけるプリント配線基板10の反りを更に確実に抑制することができる。したがって、BGAパッケージ12に搭載されたFeRAMにプリント配線基板10から加わる応力を十分に緩和することができ、リテンション特性等のFeRAMの特性が劣化するのを更に確実に防止することができる。
なお、本実施形態によるプリント配線基板においても、第2実施形態によるプリント配線基板と同様に、波板状の剛性板22を形状記憶合金により構成してもよい。
[変形実施形態]
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、剛性板22として例えば銅板のような金属板を用いる場合を例に説明したが、剛性板22の材料は、熱膨張率、熱伝導率、曲げ強度、曲げ剛性等の種々の物性を勘案して選択することができる。また、剛性板22は、導電性のものであってもよいし、絶縁性のものであってもよい。例えば、剛性板22の材料として、銅のほか、銅合金、アルミニウム、アルミニウム合金、マグネシウム合金、チタン合金等の金属、アルミナ、ムライト、窒化アルミニウム等のセラミック、ガラス、エポキシ樹脂、ポリイミド樹脂、BT樹脂等の樹脂、これらの樹脂とガラス繊維、ポリエステル繊維等のポリマー繊維、金属繊維、カーボン繊維等の繊維との複合材料、これらの樹脂とセラミック粉末との複合材料を用いることができる。樹脂と繊維との複合材料としては、具体的には、例えばガラス−エポキシ樹脂複合材料を用いることができる。
さらに、剛性板22として、板状体の片面又は両面の表層部分のみが金属よりなり、他の部分が絶縁性材料よりなるものを用いることもできる。例えば、金属板と絶縁板とが積層されてなる層状複合材を用いることができる。具体的には、ガラス−エポキシ樹脂複合材料等よりなる絶縁板の片面又は両面に、銅板等の金属板が貼り付けられた片面又は両面銅張り絶縁板を用いることができる。
また、上記実施形態では、絶縁層14a〜14hの材料として、ガラス−エポキシ樹脂複合材料を用いる場合を例に説明したが、絶縁層14a〜14hの材料は、これに限定されるものではない。絶縁層14a〜14hの材料としては、ガラス−エポキシ樹脂複合材料のほか、例えば、アルミナ、ムライト、窒化アルミニウム等のセラミック、ガラス、エポキシ樹脂、ポリイミド樹脂、BT樹脂等の樹脂、これらの樹脂とガラス繊維、ポリエステル繊維等のポリマー繊維、金属繊維、カーボン繊維との複合材料、これらの樹脂とセラミック粉末のとの複合材料を用いることができる。
また、上記実施形態では、BGAパッケージ12が矩形状の平面形状を有する場合を例に説明したが、BGAパッケージ12の平面形状はこれに限定されるものではない。BGAパッケージ12の平面形状は、正方形状を含む矩形状のほか、種々の形状とすることができる。
また、上記実施形態では、剛性板22が矩形状の平面形状を有する場合を例に説明したが、剛性板22の平面形状はこれに限定されるものではない。剛性板22の平面形状は、正方形状を含む矩形状のほか、BGAパッケージ12の平面形状等に応じて種々の形状とすることができる。
また、上記実施形態では、BGAパッケージ12にFeRAMチップ26が搭載されている場合を例に説明したが、BGAパッケージ12には、FeRAMチップのほか、種々の半導体素子が形成された半導体チップを搭載してもよい。この場合において、本発明を適用することにより、プリント配線基板から半導体素子に加わる応力を十分に緩和し、応力による半導体素子の特性劣化を防止することができる。
以上詳述したように、本発明の特徴をまとめると以下のようになる。
(付記1)
下面側に複数の半田ボールがグリット状に配列された半導体パッケージが基板面に実装されるプリント配線基板であって、
前記半導体パッケージの直下の領域に前記半導体パッケージに重なり合うように配置され、貫通孔が形成されていない剛性板と、
前記剛性板の外側の領域に形成された配線層とを有する
ことを特徴とするプリント配線基板。
(付記2)
付記1記載のプリント配線基板において、
前記剛性板は、前記半導体パッケージの平面形状と同等の大きさの平面形状を有する
ことを特徴とするプリント配線基板。
(付記3)
付記1記載のプリント配線基板において、
前記剛性板は、前記半導体パッケージの平面形状よりも大きな平面形状を有し、
前記剛性板の端辺の長さは、前記半導体パッケージの端辺の長さの1.1倍以内の長さである
ことを特徴とするプリント配線基板。
(付記4)
付記1乃至3のいずれかに記載のプリント配線基板において、
前記剛性板は、形状記憶合金よりなる
ことを特徴とするプリント配線基板。
(付記5)
付記4記載のプリント配線基板において、
前記形状記憶合金は、前記半田ボールを前記基板面上に溶融接合する際のリフロー温度で相変態する
ことを特徴とするプリント配線基板。
(付記6)
付記1乃至5のいずれかに記載のプリント配線基板において、
前記剛性板の厚さは、前記半導体パッケージの厚さよりも厚い
ことを特徴とするプリント配線基板。
(付記7)
付記1乃至6のいずれかに記載のプリント配線基板において、
前記剛性板は、複数の山部と谷部とが所定の方向に沿って交互に設けられた波板状である
ことを特徴とするプリント配線基板。
(付記8)
付記1乃至7のいずれかに記載のプリント配線基板において、
前記剛性板は、金属板であり、
前記剛性板の周りに形成され、前記剛性板と配線とを絶縁する絶縁層を更に有する
ことを特徴とするプリント配線基板。
(付記9)
付記1乃至8のいずれかに記載のプリント配線基板において、
前記剛性板は、銅、銅合金、アルミニウム、アルミニウム合金、マグネシウム合金、チタン合金、アルミナ、ムライト、窒化アルミニウム、ガラス、エポキシ樹脂、ポリイミド樹脂、BT樹脂、これらの樹脂の少なくとも一種とガラス繊維、ポリマー繊維、金属繊維、及びカーボン繊維からなる群から選ばれた少なくとも一種との複合材料、又はこれらの樹脂の少なくとも一種とセラミック粉末との複合材料よりなる
ことを特徴とするプリント配線基板。
(付記10)
付記1乃至9のいずれかに記載のプリント配線基板において、
前記半導体パッケージに搭載された半導体チップには、FeRAMが形成されている
ことを特徴とするプリント配線基板。
本発明の第1実施形態によるプリント配線基板の構造を示す概略図である。 本発明の第1実施形態によるプリント配線基板における剛性板の平面的な配置を説明する図である。 本発明の第1実施形態の変形例によるプリント配線基板の構造を示す概略図である。 本発明の第2実施形態によるプリント配線基板の構造を示す概略図である。 本発明の第2実施形態によるプリント配線基板における剛性板を構成する形状記憶合金の相変態を説明するグラフである。 本発明の第3実施形態によるプリント配線基板の構造を示す断面図である。 本発明の第4実施形態によるプリント配線基板の構造を示す概略図である。 従来の配線基板の構造を示す断面図である。 配線基板の反りによりBGAパッケージに搭載されたFeRAMチップに加わる応力を説明する図である。
符号の説明
10…プリント配線基板
12…BGAパッケージ
14a、14b、14c、14d、14e、14f、14g、14h…絶縁層
16a、16b、16c、16d、16f、16g、16h…貫通孔
18a、18b、18c、18d、18f、18g、18h…ビア配線
20a、20b、20c、20d、20e、20f、20g、20h…配線層
22…剛性板
22a…山部
22b…谷部
24…パッケージ基材
26…FeRAMチップ
28…半田ボール
30…モールド樹脂層
100…配線基板
102…コア基板
102a…コア基板の上面
102b…コア基板の下面
104…貫通孔
106a、106b…配線層
108…導電膜
110a、110b…絶縁層
112a、112b…配線層
114a、114b…絶縁層
116a、116b…配線層
118a、118b…ビア配線
120a、120b…ビア配線
122…BGAパッケージ
124…パッケージ基材
126…FeRAMチップ
128…半田ボール
130…モールド樹脂層

Claims (5)

  1. 下面側に複数の半田ボールがグリット状に配列された半導体パッケージが基板面に実装されるプリント配線基板であって、
    前記半導体パッケージの直下の領域に前記半導体パッケージに重なり合うように配置され、貫通孔が形成されていない剛性板と、
    前記剛性板の外側の領域に形成された配線層とを有する
    ことを特徴とするプリント配線基板。
  2. 請求項1記載のプリント配線基板において、
    前記剛性板は、前記半導体パッケージの平面形状と同等の大きさの平面形状を有する
    ことを特徴とするプリント配線基板。
  3. 請求項1記載のプリント配線基板において、
    前記剛性板は、前記半導体パッケージの平面形状よりも大きな平面形状を有し、
    前記剛性板の端辺の長さは、前記半導体パッケージの端辺の長さの1.1倍以内の長さである
    ことを特徴とするプリント配線基板。
  4. 請求項1乃至3のいずれか1項に記載のプリント配線基板において、
    前記剛性板は、形状記憶合金よりなる
    ことを特徴とするプリント配線基板。
  5. 請求項1乃至4のいずれか1項に記載のプリント配線基板において、
    前記剛性板は、金属板であり、
    前記剛性板の周りに形成され、前記剛性板と配線とを絶縁する絶縁層を更に有する
    ことを特徴とするプリント配線基板。
JP2005244382A 2005-08-25 2005-08-25 プリント配線基板 Pending JP2007059699A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005244382A JP2007059699A (ja) 2005-08-25 2005-08-25 プリント配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005244382A JP2007059699A (ja) 2005-08-25 2005-08-25 プリント配線基板

Publications (1)

Publication Number Publication Date
JP2007059699A true JP2007059699A (ja) 2007-03-08

Family

ID=37922911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005244382A Pending JP2007059699A (ja) 2005-08-25 2005-08-25 プリント配線基板

Country Status (1)

Country Link
JP (1) JP2007059699A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101835343A (zh) * 2009-03-09 2010-09-15 株式会社电装 印刷布线板、包含其的印刷集成电路板及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189816A (ja) * 1996-12-27 1998-07-21 Fujitsu Ltd 半導体装置
JPH11238971A (ja) * 1997-12-19 1999-08-31 Robert Bosch Gmbh 多層配線板
JP2002335057A (ja) * 2001-05-08 2002-11-22 Hitachi Metals Ltd メタルコア素材およびそれを用いているメタルコア、該メタルコアを用いているメタルコア基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189816A (ja) * 1996-12-27 1998-07-21 Fujitsu Ltd 半導体装置
JPH11238971A (ja) * 1997-12-19 1999-08-31 Robert Bosch Gmbh 多層配線板
JP2002335057A (ja) * 2001-05-08 2002-11-22 Hitachi Metals Ltd メタルコア素材およびそれを用いているメタルコア、該メタルコアを用いているメタルコア基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101835343A (zh) * 2009-03-09 2010-09-15 株式会社电装 印刷布线板、包含其的印刷集成电路板及其制造方法
JP2010212375A (ja) * 2009-03-09 2010-09-24 Denso Corp Ic搭載基板、プリント配線板、及び製造方法

Similar Documents

Publication Publication Date Title
US8546954B2 (en) Stacked semiconductor package having electrical connections or varying heights between substrates, and semiconductor device including the stacked semiconductor package
US7184276B2 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
CN100514627C (zh) 半导体器件及其安装结构
JP4993739B2 (ja) 配線基板、その製造方法及び電子部品装置
KR101767381B1 (ko) 인쇄회로기판 및 이를 포함하는 반도체 패키지
JP5265183B2 (ja) 半導体装置
US20140041907A1 (en) Core substrate and printed circuit board using the same
JP2007165888A (ja) 電子素子内蔵印刷回路基板及びその製造方法
US20140367863A1 (en) Semiconductor device
JP2009055040A (ja) 半導体メモリパッケージ
JP4945919B2 (ja) Bga型多層回路配線板
JP2000082868A (ja) フレキシブルプリント配線板およびフレキシブルプリント回路板とその製造方法
US9220168B2 (en) Wiring board with built-in electronic component
JP7206474B2 (ja) プリント回路基板
JP2009111062A (ja) 半導体装置及びその製造方法
JP2007059699A (ja) プリント配線基板
JP2013214568A (ja) 配線基板及び配線基板の製造方法
US20050023666A1 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
CN112951793A (zh) 层叠基板结构及包括该层叠基板结构的电子装置
JP3722224B2 (ja) 半導体チップ及び半導体装置並びに半導体装置の製造方法
JP4627323B2 (ja) 半導体装置
JP4904768B2 (ja) 半導体パッケージ
JP2006210473A (ja) 多層配線基板
US20090057916A1 (en) Semiconductor package and apparatus using the same
JP4514530B2 (ja) 精密機器に内蔵される回路モジュールおよび精密機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080704

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110118