JP4514530B2 - 精密機器に内蔵される回路モジュールおよび精密機器 - Google Patents

精密機器に内蔵される回路モジュールおよび精密機器 Download PDF

Info

Publication number
JP4514530B2
JP4514530B2 JP2004193292A JP2004193292A JP4514530B2 JP 4514530 B2 JP4514530 B2 JP 4514530B2 JP 2004193292 A JP2004193292 A JP 2004193292A JP 2004193292 A JP2004193292 A JP 2004193292A JP 4514530 B2 JP4514530 B2 JP 4514530B2
Authority
JP
Japan
Prior art keywords
wiring layer
fixing
fixing plate
mounting substrate
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004193292A
Other languages
English (en)
Other versions
JP2006019362A (ja
Inventor
岳史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004193292A priority Critical patent/JP4514530B2/ja
Publication of JP2006019362A publication Critical patent/JP2006019362A/ja
Application granted granted Critical
Publication of JP4514530B2 publication Critical patent/JP4514530B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)

Description

本発明は回路モジュールに関し、特に、ビス等の固定手段を用いて固定を行う回路モジュールに関する。
電子機器の小型化および高機能化に伴い、その内部に収納される実装基板においては、多層配線構造が主流になっている。図3を参照して、多層配線基板の製造方法の一例を説明する(下記特許文献1を参照)。
先ず、図3(A)を参照して、樹脂等の絶縁性の材料から成る基材100の表面および裏面に第1の導電箔101Aおよび第2の導電箔101Bを密着させる。
次に、図3(B)を参照して、第1の導電箔101Aおよび第2の導電箔101Bの選択的なエッチングを行うことにより、第1の配線層102Aおよび第2の配線層102Bを形成する。更に、絶縁層103Aを介して配線層を積層させ、図3(C)に示すような、多層の配線構造を実現する。ここで、接続部104は、各配線層同士を電気的に接続するための部位である。
図3(D)を参照して、実装基板105の接続構造について説明する。実装基板105には、段差が設けられた貫通孔106が形成されている。そして、ビス107の押圧力により、実装基板105は固定される。貫通孔106には段差が設けられ、貫通というよりも円柱状の溝として設けられているので、ビス107のヘッドは、貫通孔106に収納させる。
特開2003−324263号公報
しかしながら、電子機器の薄型化のために実装基板自体も薄型化が行われており、その薄さは、0.5mm程度に成る場合がある。このような場合に於いては、実装基板105が薄いために、従来例のような段差を有する貫通孔106を形成することが困難である問題があった。従って、ビスのヘッドが厚み方向に突出してしまう問題等が発生していた。更に、薄型の実装基板の剛性が弱いために、ビスにて固定した場合、実装基板がビスの押圧力により損傷してしまう問題があった。
本発明は上述した問題点を鑑みて成されたものであり、本発明の目的は、ビス等の固定手段にて固定を行うための好適な回路モジュールを提供することにある。
本発明の回路モジュールは、一主面に配線層が露出する実装基板と、前記配線層に電気的に接続された回路素子と、前記実装基板を厚み方向に貫通して設けられた固定孔と、前記固定孔よりも小さいビス孔が設けられ、前記ビス孔と前記固定孔とが重畳するように前記実装基板の一主面に固着された固定板とを具備することを特徴とする。
本発明の回路モジュールに依れば、基板の一主面に固着された固定板を介して、ビスを用いた基板の固定を行うことができる。本発明の固定板は、薄い金属から成るので、ビスの押圧力による損傷は無い。従って、剛性の弱い薄型の実装基板であっても、ビスを用いた固定を行うことが可能になる。また、実装基板の厚み部分にビスのヘッドを収納するので、ビスのヘッドが実装基板から突出しない構成を得ることができる。
更に、この固定板の材料としては、ニッケルを外殻に有する金属が好適である。これは、ニッケルが防錆性、コスト性、半田の濡れ性等に優れた材料であるからである。ニッケルから成る固定板を採用することで、固定板が錆びることによる導電性の粉塵の発生を防止することが可能となる。従って、本願の回路モジュールを、精密機に内蔵させることが可能となる。更にまた、金属から成る固定板を介して、基板に内蔵された配線層と外部との電気的接続を行うことができる。
図1を参照して、回路モジュール1の構成を説明する。図1(A)は回路モジュール1の平面図であり、図1(B)は固定板4が固着される箇所の実装基板2の断面図であり、図1(C)は固定板4が固着される箇所の実装基板2の拡大平面図である。
実装基板2は平面的に矩形の形状だか、本回路モジュールが内蔵される精密機器により、矩形以外の複雑な形状でも良い。その表面には半導体素子3A、3B、3C、3E等の回路素子が固着されている。実装基板2は、多層の配線構造がその内部に構成され、ここでは一例として4層の配線層から成る多層配線構造が形成されている。具体的には、下層から、第1の配線層18A、第2の配線層18B、第3の配線層18C、第4の配線層18Dから成る4層の配線層が構成されている。そしてこれらの配線層18は、第1の絶縁膜12A、第2の絶縁膜12B、第3の絶縁膜12Cを介して積層されている。更に、各配線層18は、所望の箇所にて絶縁膜12を貫通して電気的に接続されている。ここで、実装基板2に形成される配線層の数は、4層以外でも良く、例えば1層や2層等でも良い。更に、5層以上の多層配線でも良い。ここで、実装基板2の厚みは、例えば500μm程度である。
実装基板2の表面には、複数個の回路素子が実装されている。ここでは、回路素子として半導体素子3A、3E、チップ素子3B、3Cが、実装基板2の表面に電気的に接続されて固着されている。これらの回路素子は、実装基板2の表面から露出する配線層に電気的に固着されている。また、これらの回路素子を、実装基板2の裏面に固着しても良い。
半導体素子3Aは例えば、トランジスタ、ダイオード、ICチップ等であり、ここではICチップが、フェイスダウンの状態で実装基板2の表面に配置されている。フェイスダウンで実装される半導体素子3Aには、アンダーフィルが適用される。
チップ素子3Bは、例えば、チップコンデンサ、チップ抵抗、インダクタまたはセンサ等であり、半田等のロウ材を介して、実装基板2から露出する配線層に電気的に接続されている。また、比較的小型のチップ素子3Cは、複数個が密集されて実装基板2上に固着されている。
外部端子5は、部分的に露出する配線層18から成り、電気信号の入出力を行う部位である。具体的には、被覆樹脂7から露出する第1の配線層18Dまたは18Aにより、外部端子5が形成されている。また、実装基板2の表面および裏面の両面に、外部端子5を形成することも可能である。
固定板4は、中央部に円形のビス孔が設けられた円盤状の金属板であり、実装基板2に穿設された固定孔9を被覆するように、実装基板2に固着されている。ここでは、2つの固定板4が、対向した角部付近の実装基板2に設けられている。ここで、固定板4を、実装基板2の各角部付近に4つ配置しても良い。このことにより、回路モジュール1の実装をより安定して行うことができる。また固定板4の形状は、矩形等の円形以外の形状でも良い。
図1(B)の断面図を参照して、固定板4に関して説明する。固定板4は、固定孔9を覆うように実装基板2に固着されている。そして、ビス孔4Cを貫通するビス8Aが、固定板9を押圧ねじ止めすることにより、実装基板2が固定されている。
固定板4は、円盤状の金属から成り、ビス孔4Cと固定孔9とが重畳するように、半田6を介して実装基板2に固着されている。固定板4と実装基板2との固着は導電性の接着剤を介して行われる。ここで、導電性の接着剤としては、半田等のロウ材を採用することができる。具体的には、最下層の配線層である第1の配線層18Aが、固定孔9を囲むように、実装基板2の下面に露出している。そして、露出する部分の第1の配線層18Aに、固定板4が接着されることで、固定板4が実装基板2に固着される。導電性の接着剤を介して固定板4が実装基板2に固着されることから、固定板4は、電気的にも実装記板2に接続される。また、固定板4は、半導体素子3A等の他の回路素子と共に、実装基板2の表面に固着されている。従って、固定板4を含む全ての部品をリフロー工程にて、一括して実装基板2の表面に固着することが可能となる。
固定板4の材料としては薄い金属が好ましい。具体的には、固定板4の厚みは100μmから150μm程度とすることができる。このように、薄い金属から固定板4を形成することにより、ビス8Aの押圧力が固定板4に作用した場合でも、固定板4自体が変形することで応力を吸収することができる。従って、ビス8Aの押圧力による実装基板2の損傷を防止することができる。
更に、固定板4の材料としては、ニッケルを表面に有する金属が好適である。その理由は、ニッケルは錆びにくく、ろう材に対して濡れ性があるからである。具体的には、固定板4としては、Cuや鉄等の板の表面にニッケルのメッキ膜が形成された金属板、ニッケルから成る金属板が採用される。ここで、メッキ膜を形成するコストを考慮すると、固定板4としてはニッケルから成る金属板を採用することが好ましい。尚、ニッケルを固定板4の材料として採用する場合は、還元処理されたニッケルを使用することが好ましい。還元処理とは、ニッケルの表面に水素ガス等を吹き付けながら加熱する処理である。この処理を行うことにより、ニッケルの表面が錆びるのを防止することが可能となる。また、固定板4の材料として、アルミニウムを採用することも可能である。
例えば、ハードディスク等の精密機器では、酸化物等のパーティクル等がその内部で発生した場合、不具合が起きる。一方、本形態の固定板4は、防錆性に優れた材料であることから、上記した精密機器の筐体内部への適用が可能である。
ビス8Aは、ヘッド8Bの下部が固定板4を押圧することで、回路モジュール1を固定する機能を有する。また、ビスのヘッド8Bは、固定孔9の内部から固定板4に直に当接している。従って、固定板4を介して、ビス8Aと第1の配線層18Aとは電気的に接続されている。即ち、本形態の回路モジュール1では、固定板4を外部端子の一つとして用いることができる。一例として、固定板4およびビス8Aを介して、第1の配線層18Aを接地電位に接続することもできる。更に、ヘッド8Bは、実装基板2に設けた固定孔9に収納されている。従って、ヘッド8Bは、実装基板2の厚み部分に収納される。
図1(C)は、固定孔9が形成される箇所の平面拡大図である。この図を参照して、固定孔9、ビスのヘッド8Bおよびビス孔4Cは円形の平面的形状となっている。そして、これら3つの構成要素は、同心円の如き関連構成となっている。これらの大小関係は、固定孔9>ヘッド8B>ビス孔4Cの順番で大きく形成される。固定孔9がビスのヘッド8Bよりも大きく形成されることにより、ヘッド8Bを固定孔に収納させることができる。更に、ビスのヘッド8Bがビス孔4Cよりも大きく形成されることにより、ヘッド8Bにて、固定板4を押圧することができる。また、ビスのヘッド8Bには、ドライバーの先端部が嵌合するための凹部が形成されており、この凹部を介してビスを回転させることで、実装基板2の固定が行われる。
また図面では示していないが、本願の実装基板は放熱手段として有効である。例えば半導体チップの実装面として第4の配線層18Dを形成し、これが第3、第2および第1の配線層と電気的に接続されていれば、半導体チップで発生した熱が固定板4に伝わり、この固定板4が精密機器の金属部分、例えばシャーシーの内側に接続されれば、そのまま放熱させることができる。近年、小型で高密度の精密機器があるが、このように固定板4を介せば、放熱でき、その分駆動能力を向上させることができる。
次に図2の断面図を参照して、回路モジュール1の実装構成を説明する。
ここでは、回路モジュール1が基板20に固定されている。具体的には、基板20の凸部21に埋め込まれるビス8Aのねじ作用により、回路モジュール1が基板20に固定されている。
実装基板2は、ここでは、第1の配線層18Aおよび第2の配線層18Bから成る2層の配線層が形成されている。更に、実装基板2の表面および裏面の両面に、半導体素子3A等の回路素子が固着されている。このように、実装基板2の両面に回路素子を固着することにより、回路モジュール1の実装密度を向上させることができる。
回路装置10は、複数の素子が樹脂封止されたパッケージである。具体的には、半導体素子11および受動素子14が回路装置10に内蔵されている。また、複数の素子により1つのシステムが内部に構築されたSIP(System In Package)を回路装置10として採用することができる。このように、複数の素子がパッケージ化された回路装置10を実装させることにより、実装基板2への回路素子の実装を簡略化することができる。更に、全ての回路素子を、リフロー工程にて面実装を行うことができる。
上記した回路モジュール1の実装構造により、半導体素子3A等の回路素子の接続信頼性を向上させることが可能となる。具体的には、回路モジュール1が実装される基板20と、半導体素子3A等の回路素子とは熱膨張係数が大きく異なる。例えば、基板20としてアルミニウムを採用した場合は、その熱膨張係数は23×10−6/℃である。それに対して、半導体素子3Aの熱膨張係数は、2.6×10−6/℃である。従って、基板20に直に半導体素子3Aを固着した場合は、大きな熱応力が発生することから、半導体素子3Aの接続信頼性は確保できない。そこで、本形態では、柔軟性を有する実装基板2に半導体素子3A等の回路素子を固着して、この実装基板2を基板20に固定している。このことにより、実装基板2により熱応力が緩衝されるので、半導体素子3A等の回路素子の接続信頼性を確保することができる。
本発明の回路モジュールを説明する平面図(A)、断面図(B)、平面図(C)である。 本発明の回路モジュールの実装構造を説明する断面図である。 従来の実装基板の製造方法を示す断面図(A)−(D)である。
符号の説明
1 回路モジュール
2 実装基板
3A 半導体素子
3B チップ素子
3C チップ素子
4 固定板
4C ビス孔
5 外部端子
6 半田
7 被覆樹脂
8A ビス
8B ヘッド
9 固定孔
12A 第1の絶縁膜
12B 第2の絶縁膜
12C 第3の絶縁膜
18A 第1の配線層
18B 第2の配線層
18C 第3の配線層
18D 第4の配線層

Claims (3)

  1. 表面に設けられた配線層と、下面に設けられた配線層を少なくとも有する多層配線構造の実装基板と、
    前記表面に設けられた配線層に電気的に接続された半導体素子と、
    前記実装基板を厚み方向に貫通して設けられた固定孔と、
    前記下面に設けられた配線層で、前記下面から露出し、前記固定孔を囲んで設けられた固定用の配線層と、
    前記固定孔よりも小さく且つ重畳する位置のビス孔が設けられ、前記固定用の配線層と半田を介して接着され押圧固定用のビスの固定板とを具備し、
    前記固定板は、銅の表面にニッケル膜が形成されたもの、鉄の表面にニッケル膜が形成されたもの、またはニッケルからなるもので、前記ニッケル膜または前記ニッケルは、還元処理され、その厚みは、ビス止めの押圧力により変形する厚みであることを特徴とする精密機器に内蔵される回路モジュール。
  2. 前記固定板の厚みは、100μmから150μmである請求項1に記載の精密機器に内蔵される回路モジュール。
  3. 請求項1または請求項2に記載の精密機器に内蔵される回路モジュールが内蔵された精密機器。
JP2004193292A 2004-06-30 2004-06-30 精密機器に内蔵される回路モジュールおよび精密機器 Expired - Fee Related JP4514530B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004193292A JP4514530B2 (ja) 2004-06-30 2004-06-30 精密機器に内蔵される回路モジュールおよび精密機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004193292A JP4514530B2 (ja) 2004-06-30 2004-06-30 精密機器に内蔵される回路モジュールおよび精密機器

Publications (2)

Publication Number Publication Date
JP2006019362A JP2006019362A (ja) 2006-01-19
JP4514530B2 true JP4514530B2 (ja) 2010-07-28

Family

ID=35793369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004193292A Expired - Fee Related JP4514530B2 (ja) 2004-06-30 2004-06-30 精密機器に内蔵される回路モジュールおよび精密機器

Country Status (1)

Country Link
JP (1) JP4514530B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4853095B2 (ja) * 2006-04-24 2012-01-11 大日本印刷株式会社 非接触データキャリア、非接触データキャリア用配線基板
JP6332118B2 (ja) * 2015-04-10 2018-05-30 株式会社デンソー 電子装置
WO2023074130A1 (ja) * 2021-10-25 2023-05-04 ソニーグループ株式会社 電子回路及び電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01223800A (ja) * 1988-03-03 1989-09-06 Toshiba Corp 高周波回路基板ユニット
JPH0613189U (ja) * 1992-07-28 1994-02-18 京セラ株式会社 回路基板締結機構
JPH08335752A (ja) * 1995-04-04 1996-12-17 Matsushita Electric Ind Co Ltd フレキシブル配線板およびその製造方法
JP2000049424A (ja) * 1998-07-29 2000-02-18 Canon Inc プリント回路基板
JP2001036265A (ja) * 1999-06-11 2001-02-09 Samsung Electronics Co Ltd プリント基板装着器具を有する電子システム
JP2003197824A (ja) * 2001-12-25 2003-07-11 Toshiba Corp セラミックス回路基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01223800A (ja) * 1988-03-03 1989-09-06 Toshiba Corp 高周波回路基板ユニット
JPH0613189U (ja) * 1992-07-28 1994-02-18 京セラ株式会社 回路基板締結機構
JPH08335752A (ja) * 1995-04-04 1996-12-17 Matsushita Electric Ind Co Ltd フレキシブル配線板およびその製造方法
JP2000049424A (ja) * 1998-07-29 2000-02-18 Canon Inc プリント回路基板
JP2001036265A (ja) * 1999-06-11 2001-02-09 Samsung Electronics Co Ltd プリント基板装着器具を有する電子システム
JP2003197824A (ja) * 2001-12-25 2003-07-11 Toshiba Corp セラミックス回路基板

Also Published As

Publication number Publication date
JP2006019362A (ja) 2006-01-19

Similar Documents

Publication Publication Date Title
JP4058642B2 (ja) 半導体装置
US6489687B1 (en) Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment
EP1041633B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP3655242B2 (ja) 半導体パッケージ及び半導体実装装置
JP2005175423A (ja) 半導体パッケージ
KR101253401B1 (ko) 본딩용 패드의 제조 방법
JP2001308261A (ja) 半導体装置
JP2007158279A (ja) 半導体装置及びそれを用いた電子制御装置
JPH07169872A (ja) 半導体装置及びその製造方法
JP4014591B2 (ja) 半導体装置および電子機器
JP2001308260A (ja) 半導体装置
JP2006196709A (ja) 半導体装置およびその製造方法
JP2006165320A (ja) 半導体積層モジュールとその製造方法
KR100768998B1 (ko) 다층인쇄회로기판을 사용한 범프접속형 칩실장모듈
JP2000082868A (ja) フレキシブルプリント配線板およびフレキシブルプリント回路板とその製造方法
JP5169800B2 (ja) 電子装置
US20060108146A1 (en) Structure of electronic package and method for fabricating the same
JPWO2006100738A1 (ja) 半導体装置及びその製造方法
JP2001267490A (ja) 半導体モジュール
JP2001230515A (ja) 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。
JP2002009229A (ja) 半導体装置
JP4514530B2 (ja) 精密機器に内蔵される回路モジュールおよび精密機器
JPH08222855A (ja) 多層配線板
US7145227B2 (en) Stacked memory and manufacturing method thereof
JP4636827B2 (ja) 回路モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100511

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees