JP2002009229A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002009229A JP2002009229A JP2000185173A JP2000185173A JP2002009229A JP 2002009229 A JP2002009229 A JP 2002009229A JP 2000185173 A JP2000185173 A JP 2000185173A JP 2000185173 A JP2000185173 A JP 2000185173A JP 2002009229 A JP2002009229 A JP 2002009229A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- mounting
- heat radiation
- flexible circuit
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】組立て段階における放熱対策が容易で、レイア
ウト自由度の高いフレキシブル回路基板を用いた３次元
実装モジュール構成の半導体装置を提供する。 【解決手段】フレキシブル回路基板１１の実装領域１１
１，１１２，１１３にはそれぞれ主に電子部品１２１，
１２２，１２３が各対応して実装されている。フレキシ
ブル回路基板１１は、スペーサ１３を伴ってベース領域
１１０上方に各実装領域１１１〜１１３が所定順（ｆ１
〜ｆ３）で折り重ね固定されるように構成されている。
かつ、電子部品１２３の放熱路を確保するため、実装領
域１１３に繋がる放熱用リード部１１４が設けられてい
る。放熱用リード部１１４は、導体パターン１１５を有
しメイン基板の実装側にハンダなどで接続される。
ウト自由度の高いフレキシブル回路基板を用いた３次元
実装モジュール構成の半導体装置を提供する。 【解決手段】フレキシブル回路基板１１の実装領域１１
１，１１２，１１３にはそれぞれ主に電子部品１２１，
１２２，１２３が各対応して実装されている。フレキシ
ブル回路基板１１は、スペーサ１３を伴ってベース領域
１１０上方に各実装領域１１１〜１１３が所定順（ｆ１
〜ｆ３）で折り重ね固定されるように構成されている。
かつ、電子部品１２３の放熱路を確保するため、実装領
域１１３に繋がる放熱用リード部１１４が設けられてい
る。放熱用リード部１１４は、導体パターン１１５を有
しメイン基板の実装側にハンダなどで接続される。
Description
【０００１】
【発明の属する技術分野】本発明は、フレキシブル回路
基板を用いた半導体装置に係り、特に安価で小型化、薄
型化、軽量化が要求される３次元実装モジュールを構成
する半導体装置に関する。
基板を用いた半導体装置に係り、特に安価で小型化、薄
型化、軽量化が要求される３次元実装モジュールを構成
する半導体装置に関する。
【０００２】
【従来の技術】フレキシブル回路基板は、リジッド回路
基板と違って柔らかく、変形可能な利点がある。これに
より、ＩＣの高密度実装、モジュールのコンパクト化に
有利である。すなわち、フレキシブル回路基板は、ＴＣ
Ｐ（Tape Carrier Package）やＣＯＦ（Chip On Flexib
leまたはFilm）等に利用され、特に、各種メディア機器
の小型化には必要不可欠である。
基板と違って柔らかく、変形可能な利点がある。これに
より、ＩＣの高密度実装、モジュールのコンパクト化に
有利である。すなわち、フレキシブル回路基板は、ＴＣ
Ｐ（Tape Carrier Package）やＣＯＦ（Chip On Flexib
leまたはFilm）等に利用され、特に、各種メディア機器
の小型化には必要不可欠である。
【０００３】また、メディア機器の小型化、薄型化、軽
量化の実現には、システムＬＳＩの技術も重要である。
システムＬＳＩは、周辺回路のＬＳＩを取り込みながら
１チップ化への技術を着実に進歩させている。しかし、
システムＬＳＩの開発においては、長い開発期間と、異
種プロセス混合によるチップコスト上昇を招くことにな
る。これにより、メディア機器が要望する短納期、低コ
ストを満足できないのが現状である。
量化の実現には、システムＬＳＩの技術も重要である。
システムＬＳＩは、周辺回路のＬＳＩを取り込みながら
１チップ化への技術を着実に進歩させている。しかし、
システムＬＳＩの開発においては、長い開発期間と、異
種プロセス混合によるチップコスト上昇を招くことにな
る。これにより、メディア機器が要望する短納期、低コ
ストを満足できないのが現状である。
【０００４】
【発明が解決しようとする課題】上述の理由により、３
次元実装を主体とするシステム機能実装の要求が高ま
り、システムＬＳＩと実装技術の統合が重要になってき
た。メディア機器産業では、周波数（高速化）と納期
（短納期）で成長の度合いが決められる。このため、内
蔵されるＬＳＩも、実装やパッケージ技術によって可能
な限り接続長、配線長を短縮しなければならない。この
ような理由から、３次元実装モジュールは様々な工夫が
なされ実用化の段階に入ってきている。
次元実装を主体とするシステム機能実装の要求が高ま
り、システムＬＳＩと実装技術の統合が重要になってき
た。メディア機器産業では、周波数（高速化）と納期
（短納期）で成長の度合いが決められる。このため、内
蔵されるＬＳＩも、実装やパッケージ技術によって可能
な限り接続長、配線長を短縮しなければならない。この
ような理由から、３次元実装モジュールは様々な工夫が
なされ実用化の段階に入ってきている。
【０００５】例えば、３次元実装モジュールは、従来、
次のような構成が実用化、あるいは実用化段階にある。
まず、（Ａ）として、ＴＣＰ（Tape Carrier Package）
を積層し、チップ積層間の接続はＴＣＰのアウターリー
ドで達成する。また、（Ｂ）として、ＴＣＰの積層間に
配線用の枠体を配備して、チップ積層間の接続を達成す
る。その他、（Ｃ）として、チップレベルで積層し、チ
ップ積層間を導電材で接続したもの等、様々な技術があ
る。
次のような構成が実用化、あるいは実用化段階にある。
まず、（Ａ）として、ＴＣＰ（Tape Carrier Package）
を積層し、チップ積層間の接続はＴＣＰのアウターリー
ドで達成する。また、（Ｂ）として、ＴＣＰの積層間に
配線用の枠体を配備して、チップ積層間の接続を達成す
る。その他、（Ｃ）として、チップレベルで積層し、チ
ップ積層間を導電材で接続したもの等、様々な技術があ
る。
【０００６】このような従来技術によれば、チップ積層
間は、何らかのインタポーザを介して電気的に接続され
る必要がある。このようなインタポーザ間の接続構成
は、上記（Ａ）や（Ｃ）のような、外部で接続する構成
と、上記（Ｂ）のような、内部で接続する構成がある。
いずれにしても、チップ積層間は、距離が短く、チップ
どうしが接近している構成となる。
間は、何らかのインタポーザを介して電気的に接続され
る必要がある。このようなインタポーザ間の接続構成
は、上記（Ａ）や（Ｃ）のような、外部で接続する構成
と、上記（Ｂ）のような、内部で接続する構成がある。
いずれにしても、チップ積層間は、距離が短く、チップ
どうしが接近している構成となる。
【０００７】これら３次元実装モジュールの構造上、高
速動作ＩＣ、消費電力の大きなＩＣを搭載する場合、そ
の発熱によって自己のＩＣ及び他の積層ＩＣが誤動作し
てしまう恐れがある。これにより、放熱対策が重要にな
ってきており、配線設計から考慮に入れていかなければ
ならない。
速動作ＩＣ、消費電力の大きなＩＣを搭載する場合、そ
の発熱によって自己のＩＣ及び他の積層ＩＣが誤動作し
てしまう恐れがある。これにより、放熱対策が重要にな
ってきており、配線設計から考慮に入れていかなければ
ならない。
【０００８】本発明は上記のような事情を考慮してなさ
れたもので、３次元への組立て段階における放熱対策の
容易な、かつレイアウトの自由度の高いフレキシブル回
路基板を用いた３次元実装モジュール構成の半導体装置
を提供しようとするものである。
れたもので、３次元への組立て段階における放熱対策の
容易な、かつレイアウトの自由度の高いフレキシブル回
路基板を用いた３次元実装モジュール構成の半導体装置
を提供しようとするものである。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
ベース領域及びその周辺に連設された１つ以上の実装領
域を有し、ベース領域上方に各実装領域が折り重ねられ
るように形成されたフレキシブル回路基板と、前記実装
領域に対応して実装された電子部品と、前記電子部品を
保護するように設けられそれぞれ所定の外形枠を構成す
る積層支持体と、前記積層支持体とフレキシブル回路基
板が前記ベース領域上方に重なり前記電子部品を積層し
固定するための接着部材と、前記フレキシブル回路基板
に設けられた外部端子部と、前記フレキシブル回路基板
において前記実装領域に繋がるように設けられた放熱用
リード部とを具備したことを特徴とする。
ベース領域及びその周辺に連設された１つ以上の実装領
域を有し、ベース領域上方に各実装領域が折り重ねられ
るように形成されたフレキシブル回路基板と、前記実装
領域に対応して実装された電子部品と、前記電子部品を
保護するように設けられそれぞれ所定の外形枠を構成す
る積層支持体と、前記積層支持体とフレキシブル回路基
板が前記ベース領域上方に重なり前記電子部品を積層し
固定するための接着部材と、前記フレキシブル回路基板
に設けられた外部端子部と、前記フレキシブル回路基板
において前記実装領域に繋がるように設けられた放熱用
リード部とを具備したことを特徴とする。
【００１０】本発明の半導体装置によれば、フレキシブ
ル回路基板に、外部端子部とは別に放熱用リード部を設
け、電子部品近傍の熱伝導を活発にする。放熱用リード
部は外部実装用として用いたり、放熱用部材を取り付け
ることもできる。
ル回路基板に、外部端子部とは別に放熱用リード部を設
け、電子部品近傍の熱伝導を活発にする。放熱用リード
部は外部実装用として用いたり、放熱用部材を取り付け
ることもできる。
【００１１】
【発明の実施の形態】図１（ａ）〜（ｄ）は、それぞれ
本発明の第１実施形態に係る半導体装置の構成を組み立
て順に示す概観図である。図１（ａ）に示すように、フ
レキシブル回路基板１１は、ベース領域１１０とその周
辺に連設された実装領域１１１，１１２，１１３を有
し、保護膜下に所定の導電パターン（図示せず）が形成
されている。また、ベース領域１１０に連接された領域
に外部端子部１１６が設けられている。外部端子部１１
６は、ここではコネクタ端子である。
本発明の第１実施形態に係る半導体装置の構成を組み立
て順に示す概観図である。図１（ａ）に示すように、フ
レキシブル回路基板１１は、ベース領域１１０とその周
辺に連設された実装領域１１１，１１２，１１３を有
し、保護膜下に所定の導電パターン（図示せず）が形成
されている。また、ベース領域１１０に連接された領域
に外部端子部１１６が設けられている。外部端子部１１
６は、ここではコネクタ端子である。
【００１２】フレキシブル回路基板１１において、実装
領域１１１，１１２，１１３にはそれぞれ主に電子部品
１２１，１２２，１２３が各対応し、フェイスダウン実
装されている。電子部品１２１，１２２，１２３は、メ
モリチップやシステムＬＳＩチップ、コントロールユニ
ットその他様々考えられる。
領域１１１，１１２，１１３にはそれぞれ主に電子部品
１２１，１２２，１２３が各対応し、フェイスダウン実
装されている。電子部品１２１，１２２，１２３は、メ
モリチップやシステムＬＳＩチップ、コントロールユニ
ットその他様々考えられる。
【００１３】このような電子部品１２１，１２２，１２
３のフェイスダウン実装としては、例えば、上記各電子
部品のバンプ電極とフレキシブル回路基板１１の所定の
導電パターンとのハンダ付けが考えられる。また、ＡＣ
Ｆ（異方性導電フィルム）による接続も考えられる。す
なわち、上記各電子部品のバンプ電極とフレキシブル回
路基板１１の所定の導電パターンとの間にＡＣＦ（異方
性導電フィルム）を介在させ加熱圧着する。これによ
り、ＡＣＦ中の導電粒子によって各電子部品１２１，１
２２，１２３とフレキシブル回路基板１１の導電パター
ンとの必要な電気的接続が得られる。その他、ＡＣＰ
（異方性導電ペースト）接合、絶縁樹脂の収縮力によっ
て電気的接続を得るＮＣＰ接合、バンプによる金−金、
金−錫などの金属共晶接合など、様々考えられる。ま
た、場合によってはワイヤボンディング方式を用いるフ
ェイスアップ実装も適用可能である。さらに、極薄のＩ
Ｃパッケージの実装も考えられ、電子部品の実装形態は
別段限定されることはない。
３のフェイスダウン実装としては、例えば、上記各電子
部品のバンプ電極とフレキシブル回路基板１１の所定の
導電パターンとのハンダ付けが考えられる。また、ＡＣ
Ｆ（異方性導電フィルム）による接続も考えられる。す
なわち、上記各電子部品のバンプ電極とフレキシブル回
路基板１１の所定の導電パターンとの間にＡＣＦ（異方
性導電フィルム）を介在させ加熱圧着する。これによ
り、ＡＣＦ中の導電粒子によって各電子部品１２１，１
２２，１２３とフレキシブル回路基板１１の導電パター
ンとの必要な電気的接続が得られる。その他、ＡＣＰ
（異方性導電ペースト）接合、絶縁樹脂の収縮力によっ
て電気的接続を得るＮＣＰ接合、バンプによる金−金、
金−錫などの金属共晶接合など、様々考えられる。ま
た、場合によってはワイヤボンディング方式を用いるフ
ェイスアップ実装も適用可能である。さらに、極薄のＩ
Ｃパッケージの実装も考えられ、電子部品の実装形態は
別段限定されることはない。
【００１４】フレキシブル回路基板１１は、ポリイミド
のような自由に折り曲げることのできる柔らかい基材で
構成されている。フレキシブル回路基板１１は、ベース
領域１１０上方に各実装領域１１１〜１１３が放熱性を
考慮した所定の順番（ｆ１〜ｆ３）で折り重ねられるよ
うに構成されている。
のような自由に折り曲げることのできる柔らかい基材で
構成されている。フレキシブル回路基板１１は、ベース
領域１１０上方に各実装領域１１１〜１１３が放熱性を
考慮した所定の順番（ｆ１〜ｆ３）で折り重ねられるよ
うに構成されている。
【００１５】このフレキシブル回路基板１１において、
各実装領域１１１〜１１３上の電子部品１２１，１２
２，１２３のうち、発熱量の大きいものは、積層中間部
に入れないように実装されることが望ましい。すなわ
ち、図１（ｂ），（ｃ），（ｄ）の順番（ｆ１〜ｆ３）
で折り重ねられるなら、電子部品１２２は、動作する上
で最も放熱の度合いが小さいＩＣである。
各実装領域１１１〜１１３上の電子部品１２１，１２
２，１２３のうち、発熱量の大きいものは、積層中間部
に入れないように実装されることが望ましい。すなわ
ち、図１（ｂ），（ｃ），（ｄ）の順番（ｆ１〜ｆ３）
で折り重ねられるなら、電子部品１２２は、動作する上
で最も放熱の度合いが小さいＩＣである。
【００１６】また、積層最上部となる実装領域１１３に
は、放熱用リード部１１４が設けられている。放熱用リ
ード部１１４は、フレキシブル回路基板１１の導体によ
る熱伝導を期待するものである。よって、放熱用リード
部１１４は、なるべく、幅広い導体パターン１１５を有
することが好ましい。放熱用リード部１１４は、例え
ば、外部接続用途として、メイン基板の実装側にハンダ
などで接続される（図１（ｄ））。
は、放熱用リード部１１４が設けられている。放熱用リ
ード部１１４は、フレキシブル回路基板１１の導体によ
る熱伝導を期待するものである。よって、放熱用リード
部１１４は、なるべく、幅広い導体パターン１１５を有
することが好ましい。放熱用リード部１１４は、例え
ば、外部接続用途として、メイン基板の実装側にハンダ
などで接続される（図１（ｄ））。
【００１７】フレキシブル回路基板１１には、実装領域
の折り重ねの際、積層支持体、いわゆるスペーサ１３
（１３ａ，１３ｂ，１３ｃ）が固着される。スペーサ１
３は、上記電子部品１２１〜１２３の積層を保護すべ
く、それぞれ所定の厚さの外形枠を有するものである。
の折り重ねの際、積層支持体、いわゆるスペーサ１３
（１３ａ，１３ｂ，１３ｃ）が固着される。スペーサ１
３は、上記電子部品１２１〜１２３の積層を保護すべ
く、それぞれ所定の厚さの外形枠を有するものである。
【００１８】スペーサ１３に関し、ここでは、電子部品
１２１の保護のため一番始めに配されるスペーサを１３
ａとし、図１（ａ）に示している。さらに、実装領域１
１１が折り重ねられ、その上に配される、電子部品１２
２保護のためのスペーサを１３ｂとして、図１（ｂ）に
示している。さらに、実装領域１１２が折り重ねられ、
その上に配される、電子部品１２３保護のためのスペー
サを１３ｃとして、図１（ｃ）に示している。最後に図
１（ｄ）のように、実装領域１１３が折り重ねられ、電
子部品１２３はスペーサ１３ｃにより保護される。
１２１の保護のため一番始めに配されるスペーサを１３
ａとし、図１（ａ）に示している。さらに、実装領域１
１１が折り重ねられ、その上に配される、電子部品１２
２保護のためのスペーサを１３ｂとして、図１（ｂ）に
示している。さらに、実装領域１１２が折り重ねられ、
その上に配される、電子部品１２３保護のためのスペー
サを１３ｃとして、図１（ｃ）に示している。最後に図
１（ｄ）のように、実装領域１１３が折り重ねられ、電
子部品１２３はスペーサ１３ｃにより保護される。
【００１９】スペーサ１３（１３ａ，１３ｂ，１３ｃ）
は、例えば、リフロー耐熱性を考慮したポリイミド樹脂
の成形品や、両面テープを複数貼り合わせた複合加工品
等でなるコンビネーションテープで構成することが考え
られる。また、金属製部材（例えばアルミ、ステンレ
ス、銅等）も使用可能である。その場合、必要に応じて
絶縁処理を行ってもかまわない。各スペーサ１３は、図
示しない接着部材（両面テープや接着剤など）によりフ
レキシブル回路基板１１の間に固着される。
は、例えば、リフロー耐熱性を考慮したポリイミド樹脂
の成形品や、両面テープを複数貼り合わせた複合加工品
等でなるコンビネーションテープで構成することが考え
られる。また、金属製部材（例えばアルミ、ステンレ
ス、銅等）も使用可能である。その場合、必要に応じて
絶縁処理を行ってもかまわない。各スペーサ１３は、図
示しない接着部材（両面テープや接着剤など）によりフ
レキシブル回路基板１１の間に固着される。
【００２０】なお、図示しないが、上記電子部品１２
１，１２２，１２３に関係する小型の電子部品（周辺素
子）も幾つか実装されることも考えられる。例えばチッ
プコンデンサやチップ抵抗等である。さらにはクロック
生成に必要なクリスタルも実装されることがある。これ
らの周辺素子も実装する上でスペーサ１３によって保護
される。
１，１２２，１２３に関係する小型の電子部品（周辺素
子）も幾つか実装されることも考えられる。例えばチッ
プコンデンサやチップ抵抗等である。さらにはクロック
生成に必要なクリスタルも実装されることがある。これ
らの周辺素子も実装する上でスペーサ１３によって保護
される。
【００２１】上記のような３次元モジュールの構成によ
れば、図１（ｄ）に示すように、実装領域１１３から放
熱用リード部１１４が伸び、メイン基板の適当なランド
にハンダ等によって接続される。メイン基板のランドも
放熱性を考慮しなるべく広い金属パターンとする方が好
ましい。上記ハンダ接続に限らず、熱伝導性が良好な他
の接続方法に代替してもよい。
れば、図１（ｄ）に示すように、実装領域１１３から放
熱用リード部１１４が伸び、メイン基板の適当なランド
にハンダ等によって接続される。メイン基板のランドも
放熱性を考慮しなるべく広い金属パターンとする方が好
ましい。上記ハンダ接続に限らず、熱伝導性が良好な他
の接続方法に代替してもよい。
【００２２】すなわち、放熱用リード部１１４を設ける
ことによって、動作する上で発熱量の大きい電子部品１
２３は、実装メイン基板側のパターンへの放熱路が確保
できる。なお、電子部品１２１は、積層下部に配されて
おり、外部端子部１１６を介して実装メイン基板側のパ
ターンに放熱し易い。
ことによって、動作する上で発熱量の大きい電子部品１
２３は、実装メイン基板側のパターンへの放熱路が確保
できる。なお、電子部品１２１は、積層下部に配されて
おり、外部端子部１１６を介して実装メイン基板側のパ
ターンに放熱し易い。
【００２３】これにより、高速動作、大きな消費電力を
有する発熱量の大きいＩＣが、積層最上部に配置されて
も放熱性能が格段に向上する。この結果、モジュール製
品におけるＩＣの処理スピードをより高速化することが
できる。
有する発熱量の大きいＩＣが、積層最上部に配置されて
も放熱性能が格段に向上する。この結果、モジュール製
品におけるＩＣの処理スピードをより高速化することが
できる。
【００２４】なお、放熱用リード部１１４は、信号線、
例えば接地電位ＧＮＤラインとして共有することもでき
る。つまり、フレキシブル回路基板１１の配線設計に応
じて信号線を兼ねることができるのである。放熱用リー
ド部１１４のメイン実装基板との接続は、ハンダ接続が
安価でよい。
例えば接地電位ＧＮＤラインとして共有することもでき
る。つまり、フレキシブル回路基板１１の配線設計に応
じて信号線を兼ねることができるのである。放熱用リー
ド部１１４のメイン実装基板との接続は、ハンダ接続が
安価でよい。
【００２５】因みに、ＩＣチップを積み重ねるスタック
ド・パッケージを考えてみると、組み合わせるＩＣの大
きさやＩＣ端子位置、配線設計など様々な制約がある。
これに対して本発明に係る３次元実装モジュールは、Ｉ
Ｃの種類、組み合わせの自由度が広く、放熱性能にも配
慮したパターンが容易に実現できる。さらに、複数の周
辺素子まで実装できる点を考慮すれば、電気特性的にも
最適なモジュール化が可能である。
ド・パッケージを考えてみると、組み合わせるＩＣの大
きさやＩＣ端子位置、配線設計など様々な制約がある。
これに対して本発明に係る３次元実装モジュールは、Ｉ
Ｃの種類、組み合わせの自由度が広く、放熱性能にも配
慮したパターンが容易に実現できる。さらに、複数の周
辺素子まで実装できる点を考慮すれば、電気特性的にも
最適なモジュール化が可能である。
【００２６】図２（ａ）〜（ｄ）は、それぞれ本発明の
第２実施形態に係る半導体装置の構成を組み立て順に示
す概観図である。前記図１と同様の箇所には同一の符号
を付す。
第２実施形態に係る半導体装置の構成を組み立て順に示
す概観図である。前記図１と同様の箇所には同一の符号
を付す。
【００２７】この第２実施形態では、前記図１の構成の
３次元実装モジュールにおいて、放熱用リード部１１４
に放熱フィン２０１が固定されている（図２（ｄ））。
放熱用リード部１１４は、実装領域１１３に近い大きさ
で設けられている。放熱用リード部１１４を有するフレ
キシブル回路基板裏面と実装領域１１３の裏面とは互い
に対向させ、接着部材（両面テープや接着剤など）２０
２で固定している。さらに、放熱用リード部１１４の導
体パターン１１５に放熱フィン２０１が、図示しない熱
伝導性の高い物質（金属または樹脂系）を介して固定さ
れている。
３次元実装モジュールにおいて、放熱用リード部１１４
に放熱フィン２０１が固定されている（図２（ｄ））。
放熱用リード部１１４は、実装領域１１３に近い大きさ
で設けられている。放熱用リード部１１４を有するフレ
キシブル回路基板裏面と実装領域１１３の裏面とは互い
に対向させ、接着部材（両面テープや接着剤など）２０
２で固定している。さらに、放熱用リード部１１４の導
体パターン１１５に放熱フィン２０１が、図示しない熱
伝導性の高い物質（金属または樹脂系）を介して固定さ
れている。
【００２８】また、前記第１実施形態に比べて、フレキ
シブル回路基板２１を採用していることが異なってい
る。図示のように、フレキシブル回路基板２１のベース
領域１１０の裏面において、破線のような外部端子部
（例えばボール電極）２２が設けられている。すなわ
ち、前記第１実施形態（図１）で示した外部端子部１１
６を、コネクタ端子の代りにアレイタイプの電極（２
２）とした構成となっている。
シブル回路基板２１を採用していることが異なってい
る。図示のように、フレキシブル回路基板２１のベース
領域１１０の裏面において、破線のような外部端子部
（例えばボール電極）２２が設けられている。すなわ
ち、前記第１実施形態（図１）で示した外部端子部１１
６を、コネクタ端子の代りにアレイタイプの電極（２
２）とした構成となっている。
【００２９】実装領域（１１１〜１１３）を配したフレ
キシブル回路基板２１の主表面において、図示しない外
部端子に相当する導電パターンの端部は、ビアパターン
（図示せず）を介して外部端子部（ボール電極）２２に
接続されている。
キシブル回路基板２１の主表面において、図示しない外
部端子に相当する導電パターンの端部は、ビアパターン
（図示せず）を介して外部端子部（ボール電極）２２に
接続されている。
【００３０】スペーサ１３は、電子部品１２１〜１２３
に応じて設けている。これにより、フレキシブル回路基
板２１は、スペーサ１３を伴って放熱を考慮した所定の
順で折り重ねられ、各電子部品１２１〜１２３が前記第
１実施形態のときと同様に積層固定される（図４
（ｄ））。
に応じて設けている。これにより、フレキシブル回路基
板２１は、スペーサ１３を伴って放熱を考慮した所定の
順で折り重ねられ、各電子部品１２１〜１２３が前記第
１実施形態のときと同様に積層固定される（図４
（ｄ））。
【００３１】なお、電子部品１２１〜１２３は、必要に
応じて予め熱硬化タイプなどの接着手段でフレキシブル
回路基板２１に固定されるようにしてもよい。例えば、
スペーサ１３（１３ａ，１３ｂ，１３ｃ）を固着後、底
部の各フレキシブル回路基板の上に適量の樹脂材２０３
を滴下しておく。これにより、電子部品１２１〜１２３
の固定をサポートする。これは、３次元モジュールとし
て、メイン基板にリフローハンダ実装される際、例えば
ハンダ接合した電子部品の落下防止に寄与する。このよ
うな接着手段は、温度条件や電子部品の質量に依存する
ため、必ずしも必要な条件ではない。いずれにしてもス
ペーサ１３に干渉しないように所定の電子部品が接着さ
れることが望ましい。
応じて予め熱硬化タイプなどの接着手段でフレキシブル
回路基板２１に固定されるようにしてもよい。例えば、
スペーサ１３（１３ａ，１３ｂ，１３ｃ）を固着後、底
部の各フレキシブル回路基板の上に適量の樹脂材２０３
を滴下しておく。これにより、電子部品１２１〜１２３
の固定をサポートする。これは、３次元モジュールとし
て、メイン基板にリフローハンダ実装される際、例えば
ハンダ接合した電子部品の落下防止に寄与する。このよ
うな接着手段は、温度条件や電子部品の質量に依存する
ため、必ずしも必要な条件ではない。いずれにしてもス
ペーサ１３に干渉しないように所定の電子部品が接着さ
れることが望ましい。
【００３２】なお、図示しないが、上記電子部品１２
１，１２２，１２３に関係する小型の電子部品（周辺素
子）も幾つか実装されることも考えられる。例えばチッ
プコンデンサやチップ抵抗等である。さらにはクロック
生成に必要なクリスタルも実装されることがある。これ
らの周辺素子も実装する上でスペーサ１３によって保護
される。
１，１２２，１２３に関係する小型の電子部品（周辺素
子）も幾つか実装されることも考えられる。例えばチッ
プコンデンサやチップ抵抗等である。さらにはクロック
生成に必要なクリスタルも実装されることがある。これ
らの周辺素子も実装する上でスペーサ１３によって保護
される。
【００３３】また、ベース領域１１０の周辺である四辺
全てに各実装領域が設けられる構成も十分考えられる。
その場合も、適当なスペーサを伴い各電子部品が放熱の
度合いを考慮した所定の順番で積層され、前記第１実施
形態のときと同様に固定される。
全てに各実装領域が設けられる構成も十分考えられる。
その場合も、適当なスペーサを伴い各電子部品が放熱の
度合いを考慮した所定の順番で積層され、前記第１実施
形態のときと同様に固定される。
【００３４】上記のような３次元モジュールの構成によ
れば、図４（ｄ）に示すように、実装領域１１３から放
熱用リード部１１４が実装領域１１３に回って固定され
放熱フィン２０１が設けられる。これにより、動作する
上で発熱量の大きい電子部品１２３は、放熱フィン２０
１への放熱路が確保できる。この構成は、第１実施形態
に比べてメイン基板への実装面積に余裕がないときに有
用である。なお、電子部品１２１は、積層下部に配され
ており、外部端子部２２を介して実装メイン基板側のパ
ターンに放熱し易い。
れば、図４（ｄ）に示すように、実装領域１１３から放
熱用リード部１１４が実装領域１１３に回って固定され
放熱フィン２０１が設けられる。これにより、動作する
上で発熱量の大きい電子部品１２３は、放熱フィン２０
１への放熱路が確保できる。この構成は、第１実施形態
に比べてメイン基板への実装面積に余裕がないときに有
用である。なお、電子部品１２１は、積層下部に配され
ており、外部端子部２２を介して実装メイン基板側のパ
ターンに放熱し易い。
【００３５】これにより、第１実施形態と同様に、高速
動作、大きな消費電力を有する発熱量の大きいＩＣが、
積層最上部に配置されても放熱性能が格段に向上する。
この結果、モジュール製品におけるＩＣの処理スピード
をより高速化することができる。
動作、大きな消費電力を有する発熱量の大きいＩＣが、
積層最上部に配置されても放熱性能が格段に向上する。
この結果、モジュール製品におけるＩＣの処理スピード
をより高速化することができる。
【００３６】なお、図示しないが、上記第２実施形態で
示した、放熱用リード部１１４に放熱フィン２０１を設
ける構成は、前記第１実施形態による、外部端子部１１
６としてコネクタ端子を有する構成に採用することもで
きる。また、逆に、前記第１実施形態で示した、放熱用
リード部１１４をメイン基板に実装する構成は、上記第
２実施形態による、外部端子部１１６としてアレイタイ
プの電極（２２）を有する構成に採用することもでき
る。
示した、放熱用リード部１１４に放熱フィン２０１を設
ける構成は、前記第１実施形態による、外部端子部１１
６としてコネクタ端子を有する構成に採用することもで
きる。また、逆に、前記第１実施形態で示した、放熱用
リード部１１４をメイン基板に実装する構成は、上記第
２実施形態による、外部端子部１１６としてアレイタイ
プの電極（２２）を有する構成に採用することもでき
る。
【００３７】
【発明の効果】以上説明したように本発明の半導体装置
によれば、フレキシブル回路基板に外部端子部とは別に
放熱用リード部を設け、電子部品近傍の熱伝導を活発に
する。放熱用リード部は外部実装用として用いたり、放
熱用部材を取り付けることもでき、ＩＣの種類、組み合
わせの自由度、放熱性能にも配慮したパターンが容易に
実現できる。この結果、３次元への組立て段階における
放熱対策の容易な、かつレイアウトの自由度の高いフレ
キシブル回路基板を用いた３次元実装モジュール構成の
半導体装置を提供することができる。
によれば、フレキシブル回路基板に外部端子部とは別に
放熱用リード部を設け、電子部品近傍の熱伝導を活発に
する。放熱用リード部は外部実装用として用いたり、放
熱用部材を取り付けることもでき、ＩＣの種類、組み合
わせの自由度、放熱性能にも配慮したパターンが容易に
実現できる。この結果、３次元への組立て段階における
放熱対策の容易な、かつレイアウトの自由度の高いフレ
キシブル回路基板を用いた３次元実装モジュール構成の
半導体装置を提供することができる。
【図１】（ａ）〜（ｄ）は、それぞれ本発明の第１実施
形態に係る半導体装置の構成を組み立て順に示す概観図
である。
形態に係る半導体装置の構成を組み立て順に示す概観図
である。
【図２】（ａ）〜（ｄ）は、それぞれ本発明の第２実施
形態に係る半導体装置の構成を組み立て順に示す概観図
である。
形態に係る半導体装置の構成を組み立て順に示す概観図
である。
１１，２１…フレキシブル回路基板 １１０…ベース領域 １１１，１１２，１１３…実装領域 １１４…放熱用リード部 １１５…導体パターン １１６，２２…外部端子部 １２１，１２２，１２３…電子部品 １３…スペーサ ２０１…放熱フィン ２０２…接着部材 ２０３…樹脂材
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/50 Ｈ０１Ｌ 23/12 Ｊ Ｈ０５Ｋ 1/02 23/36 Ｄ 1/14 Ｆターム(参考） 5E338 AA12 AA15 BB51 BB65 BB71 BB72 BB75 CC01 CC08 EE02 EE22 EE32 5E344 AA02 AA26 BB02 BB04 BB13 CC17 DD02 EE02 5F036 AA01 BB01 BB21 BE09 5F067 AA02 CA01
Claims (4)
- 【請求項１】 ベース領域及びその周辺に連設された１
つ以上の実装領域を有し、ベース領域上方に各実装領域
が折り重ねられるように形成されたフレキシブル回路基
板と、 前記実装領域に対応して実装された電子部品と、 前記電子部品を保護するように設けられそれぞれ所定の
外形枠を構成する積層支持体と、 前記積層支持体とフレキシブル回路基板が前記ベース領
域上方に重なり前記電子部品を積層し固定するための接
着部材と、 前記フレキシブル回路基板に設けられた外部端子部と、 前記フレキシブル回路基板において前記実装領域に繋が
るように設けられた放熱用リード部と、を具備したこと
を特徴とする半導体装置。 - 【請求項２】 前記放熱用リード部は、外部実装用とし
て設けられていることを特徴とする請求項１記載の半導
体装置。 - 【請求項３】 前記放熱用リード部は、外部実装用とし
て設けられ、信号線と共有されることを特徴とする請求
項１記載の半導体装置。 - 【請求項４】 前記放熱用リード部に接続される放熱用
部材をさらに具備することを特徴とする請求項１記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185173A JP2002009229A (ja) | 2000-06-20 | 2000-06-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185173A JP2002009229A (ja) | 2000-06-20 | 2000-06-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002009229A true JP2002009229A (ja) | 2002-01-11 |
Family
ID=18685526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000185173A Withdrawn JP2002009229A (ja) | 2000-06-20 | 2000-06-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002009229A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006155757A (ja) * | 2004-11-30 | 2006-06-15 | Hitachi Media Electoronics Co Ltd | 光ピックアップ |
| JP2006269729A (ja) * | 2005-03-24 | 2006-10-05 | Nitto Denko Corp | 配線回路基板および磁気ヘッド支持装置 |
| KR100689518B1 (ko) | 2004-11-10 | 2007-03-02 | 삼성전자주식회사 | 속이 빈 입체 구조의 인쇄회로기판을 갖는 집적 모듈 및그 제작 방법 |
| JP2007157878A (ja) * | 2005-12-02 | 2007-06-21 | Sony Corp | 半導体モジュール及び半導体モジュールの製造方法 |
| JP2007521636A (ja) * | 2003-09-30 | 2007-08-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 可撓性の重ねられたチップ・アセンブリとその形成方法 |
| JP2009537072A (ja) * | 2006-06-16 | 2009-10-22 | インテル・コーポレーション | 外側に高電力のチップを有するチップスタック |
| WO2011043493A1 (ja) * | 2009-10-08 | 2011-04-14 | 日本電気株式会社 | 半導体装置 |
| JPWO2011065544A1 (ja) * | 2009-11-27 | 2013-04-18 | 日本電気株式会社 | 半導体装置、３次元実装型半導体装置、半導体モジュール、電子機器、及びその製造方法 |
| KR20170094963A (ko) * | 2016-02-12 | 2017-08-22 | 엘지이노텍 주식회사 | 입체 형상을 갖는 기판 모듈 및 이를 갖는 카메라 모듈 |
| KR20190103483A (ko) * | 2017-02-24 | 2019-09-04 | 마이크론 테크놀로지, 인크 | 전기 기능 열 전달 구조를 갖는 반도체 디바이스 조립체 |
| US10950580B2 (en) | 2017-06-13 | 2021-03-16 | Micron Technology, Inc. | Semiconductor device assemblies with lids including circuit elements |
| US11257792B2 (en) | 2017-06-13 | 2022-02-22 | Micron Technology, Inc. | Semiconductor device assemblies with annular interposers |
-
2000
- 2000-06-20 JP JP2000185173A patent/JP2002009229A/ja not_active Withdrawn
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007521636A (ja) * | 2003-09-30 | 2007-08-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 可撓性の重ねられたチップ・アセンブリとその形成方法 |
| KR100689518B1 (ko) | 2004-11-10 | 2007-03-02 | 삼성전자주식회사 | 속이 빈 입체 구조의 인쇄회로기판을 갖는 집적 모듈 및그 제작 방법 |
| JP2006155757A (ja) * | 2004-11-30 | 2006-06-15 | Hitachi Media Electoronics Co Ltd | 光ピックアップ |
| US8589964B2 (en) | 2004-11-30 | 2013-11-19 | Hitachi Media Electronics Co., Ltd. | Cooling arrangement for an optical pick-up |
| JP2006269729A (ja) * | 2005-03-24 | 2006-10-05 | Nitto Denko Corp | 配線回路基板および磁気ヘッド支持装置 |
| JP4579023B2 (ja) * | 2005-03-24 | 2010-11-10 | 日東電工株式会社 | 配線回路基板および磁気ヘッド支持装置 |
| JP2007157878A (ja) * | 2005-12-02 | 2007-06-21 | Sony Corp | 半導体モジュール及び半導体モジュールの製造方法 |
| JP4692254B2 (ja) * | 2005-12-02 | 2011-06-01 | ソニー株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
| JP2009537072A (ja) * | 2006-06-16 | 2009-10-22 | インテル・コーポレーション | 外側に高電力のチップを有するチップスタック |
| JP5757573B2 (ja) * | 2009-10-08 | 2015-07-29 | 日本電気株式会社 | 半導体装置 |
| WO2011043493A1 (ja) * | 2009-10-08 | 2011-04-14 | 日本電気株式会社 | 半導体装置 |
| JPWO2011043493A1 (ja) * | 2009-10-08 | 2013-03-04 | 日本電気株式会社 | 半導体装置 |
| JPWO2011065544A1 (ja) * | 2009-11-27 | 2013-04-18 | 日本電気株式会社 | 半導体装置、３次元実装型半導体装置、半導体モジュール、電子機器、及びその製造方法 |
| JP5709218B2 (ja) * | 2009-11-27 | 2015-04-30 | 日本電気株式会社 | 半導体装置、３次元実装型半導体装置、半導体モジュール、電子機器、及びその製造方法 |
| KR20170094963A (ko) * | 2016-02-12 | 2017-08-22 | 엘지이노텍 주식회사 | 입체 형상을 갖는 기판 모듈 및 이를 갖는 카메라 모듈 |
| KR102558558B1 (ko) | 2016-02-12 | 2023-07-24 | 엘지이노텍 주식회사 | 입체 형상을 갖는 기판 모듈 및 이를 갖는 카메라 모듈 |
| KR20190103483A (ko) * | 2017-02-24 | 2019-09-04 | 마이크론 테크놀로지, 인크 | 전기 기능 열 전달 구조를 갖는 반도체 디바이스 조립체 |
| US11063018B2 (en) | 2017-02-24 | 2021-07-13 | Micron Technology, Inc. | Semiconductor device assemblies with electrically functional heat transfer structures |
| KR102342689B1 (ko) | 2017-02-24 | 2021-12-24 | 마이크론 테크놀로지, 인크 | 전기 기능 열 전달 구조를 갖는 반도체 디바이스 조립체 |
| US11715725B2 (en) | 2017-02-24 | 2023-08-01 | Micron Technology, Inc. | Semiconductor device assemblies with electrically functional heat transfer structures |
| US10950580B2 (en) | 2017-06-13 | 2021-03-16 | Micron Technology, Inc. | Semiconductor device assemblies with lids including circuit elements |
| US11257792B2 (en) | 2017-06-13 | 2022-02-22 | Micron Technology, Inc. | Semiconductor device assemblies with annular interposers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10555417B2 (en) | Mainboard assembly including a package overlying a die directly attached to the mainboard | |
| JP3855594B2 (ja) | 半導体装置 | |
| TW563213B (en) | Semiconductor device and its manufacturing method, circuit board and electronic machine | |
| JP2001308260A (ja) | 半導体装置 | |
| JP5413971B2 (ja) | 電子部品実装装置及びその製造方法 | |
| KR20140057979A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| US20100140777A1 (en) | Stacked ball grid array package module utilizing one or more interposer layers | |
| JPH09283695A (ja) | 半導体実装構造 | |
| US20070103877A1 (en) | Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area | |
| JP2002009229A (ja) | 半導体装置 | |
| JP2004134669A (ja) | Ｉｃチップ内蔵多層基板及びその製造方法 | |
| JP2002009228A (ja) | 半導体装置 | |
| JP5169800B2 (ja) | 電子装置 | |
| US7432131B2 (en) | Stacked memory and manufacturing method thereof | |
| JP3888037B2 (ja) | 半導体装置 | |
| US20040264148A1 (en) | Method and system for fan fold packaging | |
| JP4919689B2 (ja) | モジュール基板 | |
| JP2003347503A (ja) | 半導体装置及びその製造方法並びに半導体実装方法 | |
| JP2002009230A (ja) | 半導体装置 | |
| JP2004186362A (ja) | 回路装置 | |
| JP7200460B2 (ja) | パッケージ構造物 | |
| JP4016587B2 (ja) | 電子部品及びその製造方法 | |
| JP2004214286A (ja) | 部品内蔵モジュール | |
| JP2013065887A (ja) | 電子装置 | |
| JP3882471B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |