JP5413971B2 - 電子部品実装装置及びその製造方法 - Google Patents

電子部品実装装置及びその製造方法 Download PDF

Info

Publication number
JP5413971B2
JP5413971B2 JP2009523681A JP2009523681A JP5413971B2 JP 5413971 B2 JP5413971 B2 JP 5413971B2 JP 2009523681 A JP2009523681 A JP 2009523681A JP 2009523681 A JP2009523681 A JP 2009523681A JP 5413971 B2 JP5413971 B2 JP 5413971B2
Authority
JP
Japan
Prior art keywords
electronic component
spacer
circuit board
flexible circuit
mounting apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009523681A
Other languages
English (en)
Other versions
JPWO2009011419A1 (ja
Inventor
隆雄 山崎
真司 渡邉
朝夫 村上
雄己 藤村
良二 大須
克彦 鈴木
靜昭 増田
伸之 佐藤
喜久男 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC AccessTechnica Ltd
Original Assignee
NEC Corp
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC AccessTechnica Ltd filed Critical NEC Corp
Priority to JP2009523681A priority Critical patent/JP5413971B2/ja
Publication of JPWO2009011419A1 publication Critical patent/JPWO2009011419A1/ja
Application granted granted Critical
Publication of JP5413971B2 publication Critical patent/JP5413971B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/056—Folded around rigid support or component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Description

［関連出願の記載］
本発明は、日本国特許出願：特願２００７−１８８２８７号（２００７年７月１９日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、電子部品実装装置に関し、特に複数の電子部品を３次元的に実装した電子部品実装装置及びその製造方法に関する。
電子機器の小型化かつ多機能化に伴い、電子部品の高密度実装の必要性から、半導体デバイス等の電子部品を積層方向に実装する３次元実装技術が開発されている。
図２１に、特許文献１に係る３次元実装型半導体装置の概略断面図を示す。例えば、特許文献１に記載の３次元実装型半導体装置１１１においては、第１半導体デバイス１１２上に第２半導体デバイス１１４が積層されている。第１半導体デバイス１１２の第１面に形成されたはんだボール１１８と第１可撓性回路基板１１３ａ及び第２可撓性回路基板１１３ｂとが電気的に接続され、第１可撓性回路基板１１３ａと第２可撓性回路基板１１３ｂは、第１半導体デバイス１１２に沿って折り曲げられ、第１半導体デバイス１１２の第２面に接着される。第２半導体デバイス１１４は、第１面のはんだボール１１９を介して第１半導体デバイス１１２の第２面上の第１可撓性回路基板１１３ａと第２可撓性回路基板１１３ｂと電気的に接続される。
図２２に、特許文献２に係る３次元半導体装置の概略断面図を示す。特許文献２に記載の３次元半導体装置１３１においては、複数の半導体パッケージ素子１３２が積層されて、多段接続されている。各半導体パッケージ素子１３２は、半導体デバイス１３３と、半導体デバイス１３３に接続され、半導体デバイス１３３の上方から側方に直角に折曲形成された金属箔からなるリードフレーム１３５と、半導体デバイス１３３とリードフレーム１３５とを接続するバンプ１３７及びパッド１３８と、リードフレーム１３５の内側と半導体デバイス１３３との間に設けられた内側熱可塑性樹脂１３４と、リードフレーム１３５の外側に設けられた外側熱可塑性樹脂１３６とで概略構成され、外側熱可塑性樹脂１３６の上面の両端部に多段接続用の開口部１３９を形成してリードフレーム１３５を露出させている。積層構造においては、開口部１３９に塗布された電気的接続材１４０を用いて、上側の半導体パッケージ素子１３２のリードフレーム１３５の端面と、下部の半導体パッケージ素子１３２のリードフレーム１３５の露出部分とが接続されている。
米国特許第６５７６９９２号明細書 特開２００１−１９６５０４号公報
以上の特許文献１〜２の開示事項は、本書に引用をもって繰り込み記載されているものとする。以下に本発明による関連技術の分析を与える。
以下の分析は本発明の観点から与えられる。
半導体デバイスが高速で動作するＣＰＵ（中央演算処理装置）のような発熱量の大きい高温デバイスである場合には、通常、半導体パッケージの上部にヒートスプレッダが設けられており、ヒートスプレッダの表面及びその周囲の温度は一般的に８０℃以上の高温となっている。したがって、特許文献１及び特許文献２に示すような３次元実装型半導体装置において、下段の半導体デバイスとして高温デバイスが使用されている場合、高温デバイス上に可撓性回路基板を介して実装される半導体デバイスは、ヒートスプレッダ上又はヒートスプレッダ近傍に配置されることになる。そのため、上段の半導体デバイスは、当然に高温に加熱された状態となる。上段の半導体デバイスが例えばメモリのような半導体デバイスである場合、一般的にメモリの動作保証温度は８０℃以下であるので、高温環境によって動作不良を起こすおそれがある。
本発明の目的は、発熱量の大きい電子部品と熱的保護の必要性の高い電子部品とを積層することが可能な電子部品実装装置及びその製造方法を提供することである。
本発明の第１視点によれば、第１面に外部端子を有すると共に第２面にヒートスプレッダを有する第１電子部品と、第１電子部品の第２面方向に配置される少なくとも１つの第２電子部品と、第１電子部品の外部端子及び少なくとも１つの第２電子部品と電気的に接続されると共に、少なくとも１つの第２電子部品が接続された少なくとも一部が第１電子部品の第２面側に配される可撓性回路基板と、可撓性回路基板の少なくとも一部と第１電子部品の第２面との間の直接的熱伝導を防止するスペーサと、を備え、スペーサは、第１電子部品の第２面においてヒートスプレッダ面以外の部分に固定されている電子部品実装装置を提供する。
本発明の第２視点によれば、第１面に外部端子を有すると共に第２面にヒートスプレッダを有する第１電子部品の第２面上において、ヒートスプレッダ面以外の部分に、第２面上方に配される可撓性回路基板の少なくとも一部と第２面との間の直接的熱伝導を防止するスペーサを配設する工程と、外部端子と可撓性回路基板とを電気的に接続すると共に、可撓性回路基板を折り曲げて可撓性回路基板の一部をスペーサ上に配する工程と、スペーサ上にある可撓性回路基板部分に第２電子部品を電気的に接続する工程と、を含む電子部品実装装置の製造方法を提供する。
本発明の第３視点によれば、第１面に外部端子を有すると共に第２面にヒートスプレッダを有する第１電子部品の第２面上において、ヒートスプレッダ面以外の部分に、第２面上方に配される可撓性回路基板の少なくとも一部と第２面との間の直接的熱伝導を防止するスペーサを配設する工程と、外部端子と可撓性回路基板とを電気的に接続すると共に、第２電子部品と可撓性回路基板とを電気的に接続する工程と、可撓性回路基板を折り曲げて第２電子部品をスペーサ上に配する工程と、を含む電子部品実装装置の製造方法を提供する。
本発明において、「直接的熱伝導」とは、直接接触による熱伝導及び導体を介する熱伝導を意味するものとする。
本発明においては、第１電子部品と、第１電子部品上に搭載する第２電子部品との間にスペーサを介在させている。これにより、第１電子部品が発熱量の大きい部品であったとしても、第１電子部品の熱を第２電子部品に直接的に伝導することを防止することができるので、第２電子部品を熱的に保護することができる。
本発明の第１実施形態に係る電子部品実装装置の概略上面図。 図１に示すII−II線における電子部品実装装置の概略断面図。 図１に示すIII−III線における電子部品実装装置の概略断面図。 スペーサの形状の一例を示す電子部品実装装置の概略上面図。 スペーサの形状の一例を示す電子部品実装装置の概略上面図。 本発明の第１実施形態に係る電子部品実装装置の製造方法を説明するための概略工程図。 本発明の第２実施形態に係る電子部品実装装置の概略断面図。 本発明の第２実施形態に係る電子部品実装装置の製造方法を説明するための概略工程図。 本発明の第３実施形態に係る電子部品実装装置の概略上面図。 図９に示すＸ−Ｘ線における電子部品実装装置の概略断面図。 第３実施形態に係る電子部品実装装置の一例を示す概略上面図。 第３実施形態に係る電子部品実装装置の一例を示す概略上面図。 第３実施形態に係る電子部品実装装置の一例を示す概略上面図。 本発明の第４実施形態に係る電子部品実装装置の概略断面図。 本発明の第５実施形態に係る電子部品実装装置の概略断面図。 本発明の第６実施形態に係る電子部品実装装置の概略断面図。 本発明の第６実施形態に係る電子部品実装装置の概略断面図。 本発明の第７実施形態に係る電子部品実装装置の概略断面図。 実施例２に係る電子部品実装装置の概略断面図。 実施例１及び実施例２における比較例に係る電子部品実装装置の概略断面図。 特許文献１に係る３次元実装型半導体装置の概略断面図。 特許文献２に係る３次元半導体装置の概略断面図。
符号の説明
１，２１，３１，４１，５１，６１，７１，８１，９１ 電子部品実装装置
２ 第１電子部品
２ａ 第１面
２ｂ 第２面
２ｃ （第１）側面
２ｄ 第２側面
３ 可撓性回路基板
４、４ａ〜４ｈ 第２電子部品
５ スペーサ
５ａ 開口
６ ヒートスプレッダ
７ ヒートシンク
８ はんだボール
９ はんだボール
１０ はんだボール
１１ 接着剤
１２ 空隙
１３ アンダーフィル樹脂
１４ 開口
２５ スペーサ
２５ａ 凹部ないし溝部
４５ スペーサ
１０１ 電子部品実装装置
１０２ 第１電子部品
１０２ａ 第１面
１０２ｂ 第２面
１０２ｃ 側面
１０３ 可撓性回路基板
１０４ 第２電子部品
１０６ ヒートスプレッダ
１０７ ヒートシンク
１０８ はんだボール
１０９ はんだボール
１１０ はんだボール
１１１ 接着剤
１１３ アンダーフィル樹脂
１１１ ３次元実装型半導体装置
１１２ 第１半導体デバイス
１１３ａ 第１可撓性回路基板
１１３ｂ 第２可撓性回路基板
１１４ 第２半導体デバイス
１１８ はんだボール
１１９ はんだボール
１２０ はんだボール
１３１ ３次元半導体装置
１３２ 半導体パッケージ素子
１３３ 半導体デバイス
１３４ 内側熱可塑性樹脂
１３５ リードフレーム
１３６ 外側熱可塑性樹脂
１３７ バンプ
１３８ パッド
１３９ 開口部
１４０ 電気的接続材
上記第１視点の好ましい形態によれば、スペーサは、可撓性回路基板の少なくとも一部と第１電子部品の第２面との間に所定の空隙を与える。
上記第１視点の好ましい形態によれば、スペーサのうち少なくとも１つの第２電子部品を搭載する部分は、ヒートスプレッダと接触しないようにヒートスプレッダとの間に所定の空隙を介して延在している。
上記第１視点の好ましい形態によれば、スペーサは、ヒートスプレッダにヒートシンクを実装する領域以外は、第１電子部品の第２面を覆うような形状を有すると共に、第１電子部品との間で空隙の空気を流通させるための開口を形成する。
上記第１視点の好ましい形態によれば、スペーサは、ガラス、樹脂及びセラミックのうちの少なくとも１つから形成される。
上記第１視点の好ましい形態によれば、スペーサの熱伝導率は、１Ｗ／ｍＫ以下である。
上記第１視点の好ましい形態によれば、第１電子部品と第２電子部品とは、可撓性回路基板の異なる面に接続されている。
上記第１視点の好ましい形態によれば、スペーサは凹部又は溝部を有し、少なくとも１つの第２電子部品は、凹部又は溝部に収容されている。
上記第１視点の好ましい形態によれば、少なくとも１つの第２電子部品は、スペーサと接触していない。
上記第１視点の好ましい形態によれば、第１電子部品と第２電子部品とは、可撓性回路基板の同一面に接続されている。
上記第１視点の好ましい形態によれば、第１電子部品は、半導体素子を含む電子部品であり、少なくとも１つの第２電子部品は、半導体素子を含む電子部品又は受動部品である。
上記第１視点の好ましい形態によれば、可撓性回路基板は、第１電子部品とスペーサのうち少なくとも一方と接着剤によって接着されており、接着剤は、熱可塑性樹脂又は硬化前の状態の熱硬化性樹脂である。
本発明によれば、スペーサと第１電子部品のヒートスプレッダ間に空隙をさらに介在させることにより、第１電子部品及び第２電子部品の双方を空冷作用により冷却することができる。
また、本発明の電子部品実装装置をマザーボード（回路基板）又はモジュール基板に搭載すれば、電子部品の実装面積の削減及び部品間の接続距離を短縮することができ、これらの基板を搭載する電子機器の小型化及び高性能化を実現することができる。したがって、本発明によれば、小型かつ高性能な電子部品実装装置を実現することができる。
本発明の第１実施形態に係る電子部品実装装置について説明する。図１に、本発明の第１実施形態に係る電子部品実装装置の概略平面図を示し（但し、ヒートシンク及びスペーサの図示は省略）、図２に、図１に示すII−II線における本発明の電子部品実装装置の概略断面図を示し、図３に、図１に示すIII−III線における本発明の電子部品実装装置の概略断面図を示す。電子部品実装装置１は、第１電子部品２、可撓性回路基板３、第２電子部品４、ヒートシンク７、及びスペーサ５を備える。第１電子部品２は、第１面（能動面；例えば、はんだボール搭載面、回路形成面等の電気的接続面）２ａに、外部端子（不図示）を有し、第１面２ａの反対側の第２面２ｂに、ヒートスプレッダ（放熱板）６を有する。なお、図２及び図３においては、ヒートスプレッダ６は第１電子部品２の第２面２ｂと平面を形成するように第１電子部品に埋め込まれているが、ヒートスプレッダ６により第１電子部品２の第２面２ｂに凹凸が生じていても構わない。また、ヒートスプレッダ６は、第１電子部品２の発熱源と熱的に接続されていると好ましい。例えば、第１電子部品２がＣＰＵ等の半導体デバイスの場合、ヒートスプレッダ６は、第１電子部品２内部の半導体素子と熱的に接続されていると好ましい。
可撓性回路基板３は、外部端子（不図示）において第１電子部品２の第１面２ａの外部端子（不図示）とはんだボール８を介して電気的に接続されている。また、可撓性回路基板３は、外部端子（不図示）において第２電子部品４ａ〜４ｄの外部端子（不図示）とはんだボール９を介して電気的に接続されている。可撓性回路基板３において第２電子部品４ａ〜４ｄが接続された部分が第１電子部品２の第２面２ｂ側に配されるように、可撓性回路基板３は第１電子部品２の側面２ｃから第２面２ｂ方向へ折り曲げられている。なお、図１においては、４つの第２電子部品４ａ〜４ｄを図示しているが、第２電子部品の個数は４つに限定されることなく、必要に応じて又は実装面積に応じて、適宜設定することができる。
第１電子部品２の第２面２ｂ上にはスペーサ５が設けられ、可撓性回路基板３は、スペーサ５に沿って折り曲げられている。スペーサ５は、可撓性回路基板３がヒートスプレッダ６と直接的に接触しないように、第１電子部品２の第２面２ｂと可撓性回路基板３との間に介在している。第２電子部品４ａ〜４ｄは、可撓性回路基板３を介してスペーサ５上に配置されるように、スペーサに支持されている。
第１電子部品２と第２電子部品４ａ〜４ｄとは、可撓性回路基板３の異なる面に実装されており、可撓性回路基板３を折り曲げて第２電子部品４ａ〜４ｄを第１電子部品２の第２面２ｂ上に配することにより、第１電子部品２と第２電子部品４ａ〜４ｄは、外部端子面（はんだボール形成面）が同じ方向を向くように実装される。
スペーサ５は、第１電子部品２の熱が第２電子部品４ａ〜４ｄへ伝導しないように、ヒートスプレッダ６及びヒートシンク７と接触しないように配置されると好ましい。したがって、スペーサ５は、第１電子部品２の第２面２ｂにおいてヒートスプレッダ６面以外の部分に固定されると好ましい。また、スペーサ５は図１に示すように断面Ｌ字上に形成して、第２電子部品４ａ〜４ｄを支持する部分が、ヒートスプレッダ６と接触しないように、ヒートスプレッダ６との間に所定の空隙１２を介在させて延在すると好ましい。これにより、ヒートスプレッダ６と可撓性回路基板３との間には、空隙１２とスペーサ５が介在することになり、第１電子部品２の熱がスペーサ５を介して第２電子部品４ａ〜４ｄへ伝導することを抑制することができると共に、空隙１２における空冷作用により第１電子部品２及び第２電子部品４ａ〜４ｄの冷却効率を高めることもできる。したがって、スペーサ５の厚さは、厚いほうがより熱が伝導しにくくなるので、電子部品実装装置１の全体的な大きさが問題とならない範囲で厚くすると好ましい。また、スペーサ５とヒートスプレッダ６間の空隙１２の大きさも、大きいほうがより熱伝導がしにくくなると共に空冷作用も高まるので、電子部品実装装置１の全体的な大きさが問題とならない範囲で大きくすると好ましい。
スペーサ５は、金属以外の材料で形成すると好ましく、断熱材料で形成するとより好ましい。特に、スペーサ５としては、熱伝導率が低いと共に、製造プロセスにおけるリフロー工程の条件（例えば、最大２２０℃〜２６０℃、６０秒）下においても変質しない材料が好ましい。スペーサ５の材料としては、例えば、樹脂、ガラス、セラミックス等を使用することができる。スペーサ５の熱伝導率は、例えば１Ｗ／ｍＫ以下であるとより好ましい。また、スペーサ５は、第２電子部品４ａ〜４ｄを支持可能な程度の強度を有する。
本発明において、スペーサ５の熱伝導率は、レーザフラッシュ法によって測定する。その測定方法は、ＪＩＳ規格に準拠する。例えば、スペーサ５の材質がファインセラミックスであれば、熱伝導率は、ＪＩＳＲ１６１１に準拠して測定する。
スペーサ５の形状は、第１電子部品２上に第２電子部品の実装場所を確保できるような形状であればよく、実装する第２電子部品の大きさ及び数等に応じて適宜種々の形態に設定することができる。図４及び図５に、スペーサの形状の一例を示す電子部品実装装置の概略上面図を示す（但し、可撓性回路基板、第２電子部品及びヒートシンクの図示は省略してある）。
図４に示す例においては、スペーサ５は、第１電子部品２の第２面２ｂのうちヒートシンク７が配置される領域以外の領域を覆うように形成されている。すなわち、第２電子部品４ａ〜４ｄを実装する面には、ヒートシンク７を実装するための開口５ａが形成され、図４に示すような上面図においてはヒートスプレッダ６の一部が露出されている。このとき、スペーサ５は、第１電子部品２の第２面２ｂのヒートスプレッダ６以外の部分に固定されると好ましい。また、図４に示すような上面形状を有するスペーサ５は、空隙１２内の空気が流通するような形状であると好ましい。例えば、図２及び図３に示すように、第１電子部品２との間で対向する側面に開口１４を形成するような逆溝状（断面がコの字状）のスペーサ５にすることができる。このような形状によれば、側面の開口１４を通じて空隙１２内の空気を流動させて（例えば、図３の断面図においては、空隙１２の空気を左右方向に流通させて）、冷却効率を高めることができる。
また、図５に示す例においては、スペーサ５は、複数の要素から形成されており、例えば、可撓性回路基板３を第１電子部品２の第２面２ｂ上に折り返す部分にのみ、又は第１電子部品２の第２面２ｂ上に第２電子部品４ａ〜４ｄを積層する部分にのみ等、必要な領域のみに配置されるようにしてもよい。図５に示す例においても、スペーサ５は、ヒートスプレッダ６以外の第１電子部品２の第２面２ｂ領域に固定されると好ましい。好ましくは、スペーサ５の形状は、図４又は図５に示すような上面投影において、面積ができるだけ大きくなるように設定する。
スペーサ５は、第１電子部品２の第２面２ｂには接着剤（不図示）によって固定されると好ましい。また、可撓性回路基板３は、第１電子部品２及びスペーサ５には接着剤１１によって固定されると好ましい。いずれの接着剤も、熱伝導率が低くかつ耐熱性の絶縁性接着剤が好ましい。接着剤１１としては、例えば、液状接着剤又はシート状接着剤を使用することができる。接着剤１１として、熱硬化前の状態の熱硬化性樹脂シート（例えばエポキシ系樹脂）を使用すると、液状接着剤を使用する場合に比べて、厚さのむら（ばらつき）を低減することができ、第２電子部品４ａ〜４ｄを搭載する可撓性回路基板３面をより平坦にすることができる。また、接着剤１１として、熱可塑性樹脂シート（例えば、変性ポリイミドとエポキシ樹脂との複合材料）を使用すると、接着剤１１の厚さむらを改善できるだけではなく、接着剤１１の熱硬化プロセス（キュア）が不要となるので、製造工程において接着時間を短縮でき（例えば、６０分間程度必要であったのが１０秒以下に短縮）、プロセスコストの削減及び第１電子部品２に加わる熱履歴の時間も短縮することができる。
第１電子部品２の第１面２ａと可撓性回路基板３との間には、アンダーフィル樹脂１３が充填されている。アンダーフィル樹脂１３には、熱伝導率を高めるために、熱伝導率の高いフィラーを含有させると好ましい。例えば、アンダーフィル樹脂１３の熱伝導率を３Ｗ／ｍＫ以上にすると好ましい。アンダーフィル樹脂１３の熱伝導率を高めると、第１電子部品２の熱を第２面２ｂ（ヒートスプレッダ６）側のみから放熱するのではなく、第１面２ａ側から外部端子を通じても放熱することができるようになる。これにより、第２電子部品４ａ〜４ｄの環境温度をより低下させることができる。
アンダーフィル樹脂１３に含有させるフィラーとしては、セラミックスが好ましく、例えば、シリカ、アルミナ、窒化ホウ素、マグネシア、窒化アルミニウム、窒化ケイ素などが挙げられる。フィラー含有アンダーフィル樹脂１３のフィラー含有率は、好ましくは、４０質量％〜９０質量％であり、その熱伝導率は、０．５Ｗ／ｍｋ〜３Ｗ／ｍｋが好ましい。フィラーの形状及び寸法は特に限定されるものではないが、例えば、球状で、直径１０μｍ〜１００μｍのフィラーを使用することができる。
ヒートスプレッダ６の露出面には、ヒートシンク７が、例えば導電性接着剤（不図示）によって接着されている。
可撓性回路基板３を構成する絶縁材料のうち、少なくとも１つは熱可塑性樹脂であると好ましい。熱可塑性樹脂を用いることにより、例えば第１電子部品２の熱によって弾性率が著しく低くなり（例えば数ＭＰａ〜数十ＭＰａ程度）、折り曲げやすくなるからである。例えば、第１電子部品２としてＣＰＵのように外部端子数が多い（例えば５００ピン以上）電子部品を使用し、第２電子部品として他の電子部品を使用した３次元実装型電子部品実装装置の場合、可撓性回路基板３は、配線層数が少なくとも２層以上の多層回路基板を使用する必要があるが、配線層数が増えると厚さが増すので、可撓性回路基板３は折り曲げが困難となる。したがって、多層回路基板の折り曲げを容易にするために、熱可塑性樹脂を使用すると好ましい。
また、可撓性回路基板３を構成する絶縁材料のうち、少なくとも１つは硬化前状態の熱硬化性樹脂であってもよい。熱硬化前の状態（Ｂステージ状態）の熱硬化性樹脂も熱可塑性樹脂と同様に弾性率が低い（１００ＭＰａ以下）ので、可撓性回路基板を曲げやすくすることができる。
次に、本発明の第１実施形態に係る電子部品実装装置の製造方法について説明する。図６に、本発明の電子部品実装装置の製造方法を説明するための概略工程図を示す。
まず、第１電子部品２のヒートスプレッダ６側の面に、熱伝導率が低くかつ耐熱性の絶縁性接着剤（不図示）を用いてスペーサ５を接着する（図６（ａ））。次に、配線が形成されている可撓性回路基板３の外部端子（不図示）と、第１電子部品２に形成されているはんだボール８とを例えばリフロー法を用いて電気的に接続する（図６（ｂ））。次に、可撓性回路基板３上に、可撓性回路基板３を第１電子部品２及びスペーサ５に接着するための接着剤１１を付ける（図６（ｃ））。次に、第１電子部品２の側面及びスペーサ５表面に沿って可撓性回路基板３を折り曲げて、可撓性回路基板３を第１電子部品２及びスペーサ５に貼り付ける（図６（ｄ））。次に、第１電子部品２のはんだボール８形成面と可撓性回路基板３との間に、アンダーフィル樹脂１３を充填し、熱硬化させる（図６（ｅ））。次に、可撓性回路基板３上に、はんだボール１０をリフローで形成する（図６（ｆ））。次に、第２電子部品４をスペーサ５上の可撓性回路基板３面に配置し、リフローではんだ融着させる（図６（ｇ））。最後に、ヒートシンク７をヒートスプレッダ６上に導電性接着剤（不図示）を用いて接着させて、電子部品実装装置を完成させる（図６（ｈ））。
次に、本発明の第２実施形態に係る電子部品実装装置について説明する。図７に、本発明の第２実施形態に係る電子部品実装装置の概略平面図を示す。なお、図７においては、図１〜図３に示す要素と同じ要素には同じ符号を付してある。第１実施形態においては、第１電子部品２と第２電子部品４とは、可撓性回路基板３のそれぞれ異なる面に実装されていたが、第２実施形態においては、第１電子部品２と第２電子部品４は、可撓性回路基板３の同一面に実装されている。
このため、第２実施形態に係るスペーサ２５の形態は、第１実施形態に係るスペーサの形態と異なっている。スペーサ２５は、第２電子部品４を収容可能にすると共に、可撓性回路基板３を支持できるような、凹部ないし溝部２５ａを有する。スペーサ２５は、全体が溝状（コの字又は凹の字）上となっていてもよいし、第２電子部品４を収容する部分にのみ凹部が形成されていてもよい。スペーサ２５の凹部ないし溝部２５ａは、可撓性回路基板３で覆われたとしても閉ざされた空間にはならず、外部との空気の流通があるように構成すると好ましい。これにより、冷却効率を高めることができる。
可撓性回路基板３は、第１電子部品２の第１面２ａから、第１電子部品２及びスペーサ２５に沿って、第１電子部品２の第２面２ｂの方に折り曲げられる。可撓性回路基板３は、スペーサ２５の凹部ないし溝部２５ａ以外の部分によって支持され、可撓性回路基板３とスペーサ２５によって第２電子部品４を収容する空間が形成される。第２電子部品４は、スペーサ２５の凹部ないし溝部２５ａ内に収容され、スペーサ２５及び可撓性回路基板３によって囲まれる。第２電子部品４は、はんだボール９の形成面が第１電子部品２とは反対側を向くように配置される。第２電子部品４とスペーサ２５との間には、第２電子部品４とスペーサ２５が接触しないように、空隙１２が設けられている。これにより、第１電子部品２の熱がスペーサ２５を介して伝達されることを防止すると共に、放熱効果を高めることができる。
次に、本発明の第２実施形態に係る電子部品実装装置の製造方法について説明する。図８に、本発明の第２実施形態に係る電子部品実装装置の製造方法を説明するための概略工程図を示す。
まず、第１電子部品２に、凹部ないし溝部２５ａが形成されたスペーサ２５を接着する（図８（ａ））。次に、可撓性回路基板３上に、所定の箇所、すなわち第１電子部品２及びスペーサ２５と接着させる箇所に予めシート状の接着剤１１（例えば熱可塑性樹脂）を貼り付ける（図８（ｂ））。次に、可撓性回路基板３の同一面上に、第１電子部品２及び第２電子部品４をリフローで実装する（図８（ｃ））。次に、第２電子部品４を接続した部分を第１電子部品２のヒートスプレッダ６側に配置するように、可撓性回路基板３を第１電子部品２及びスペーサ２５に沿って折り曲げ、各表面に接着させる（図８（ｄ））。このとき、第２電子部品４は、スペーサ２５の凹部に収容されるが、スペーサ２５とは接触しないようにする。次に、第１電子部品２のはんだボール８形成面と可撓性回路基板３との間にアンダーフィル樹脂１３を充填し、熱硬化させる（図８（ｅ））。次に、可撓性回路基板３において第１電子部品２を実装した面とは反対側の面に、はんだボール１０をリフローで形成する（図８（ｆ））。最後に、ヒートシンク７をヒートスプレッダ６に導電性接着剤（不図示）で接着し、電子部品実装装置２１を完成させる（図８（ｇ））。
第２実施形態に係る電子部品実装装置の製造方法においては、第１実施形態に係る製造方法に比べて、リフロー履歴を１回削減することができる。通常、例えばＣＰＵ等の半導体デバイスは、リフローの温度履歴によって特性が劣化する傾向がある。したがって、第２実施形態によれば、電子部品の信頼性を向上させることができる。
次に、本発明の第３実施形態に係る電子部品実装装置の製造方法について説明する。図９に、本発明の第３実施形態に係る電子部品実装装置の概略平面図を示し（但し、ヒートシンク及びスペーサの図示は省略）、図１０に、図９に示すＸ−Ｘ線における本発明の電子部品実装装置の概略断面図を示す。なお、図９及び図１０においては、図１〜図３に示す要素と同じ要素には同じ符号を付してある。第１実施形態においては、図２に示す断面において可撓性回路基板３は第１電子部品２の一方の側面２ｃのみに沿って折り曲げられているが、図９及び図１０に示す第３実施形態においては、一方の第１側面２ｃのみからだけではなく、反対側の第２側面２ｄからも折り曲げてある。このとき、スペーサ５の形状は、例えば図４及び図５に示す形態のように、第１電子部品２の第２面２ｂ上に折り曲げられた可撓性回路基板３を支持可能なものであればいずれの形態であってもよい。第２電子部品４ａ〜４ｈは、第１電子部品２の第２面２ｂ上に折り曲げられた可撓性回路基板３部分に実装される。
第３実施形態によれば、第１電子部品上に第２電子部品を積層可能なスペースを広くすることができ、より多くの第２電子部品を積層することができる。
本発明の各実施形態において、可撓性回路基板の折り曲げ形態は、図９の形態に限定されることなく、ヒートシンク７の存在を考慮して種々の形態が可能である。例えば、可撓性回路基板の他の折り曲げ形態としては、図１１〜図１３に示すような折り曲げ形態が可能である。なお、図１１〜１３においては、ヒートシンク及びスペーサの図示は省略してある。図１１に示す形態においては、隣接する２つの側面から第１電子部品２の第１面２ａ上に可撓性回路基板３は折り曲げられており、図１２に示す形態においては、３つの側面から第１電子部品２の第１面２ａ上に可撓性回路基板３は折り曲げられており、図１３に示す形態においては、すべての側面（４つの側面）から第１電子部品２の第１面２ａ上に可撓性回路基板３は折り曲げられている。このように、第１電子部品２上に積層する第２電子部品４の数、位置、大きさ等の条件に応じて、可撓性回路基板３の寸法、形状及び折り曲げ形態を適宜決定することができる。
なお、第３実施形態は、第１実施形態を基に説明したが、第２実施形態に第３実施形態を適用できることは言うまでもない。
次に、本発明の第４実施形態に係る電子部品実装装置について説明する。図１４に、本発明の第４実施形態に係る電子部品実装装置の概略断面図を示す。第１実施形態においては、スペーサはヒートスプレッダ６と接触しないように、その断面はＬ字状になっており、スペーサとヒートスプレッダ６間には空隙１２が存在していたが、第４実施形態に係る電子部品実装装置４１においては、スペーサ４５は、ヒートスプレッダ６面を含む第１電子部品２の第２面２ｂに固定されている。
第４実施形態によれば、スペーサ４５は、ヒートスプレッダ６と接触しているが、この形態によっても第１電子部品２から第２電子部品４への直接的な熱伝導を防止することができる。また、第１実施形態に係るスペーサよりは体積が大きくなるのでスペーサ４５の熱容量を大きくすることができると共に、第１電子部品２との接触面積が増大するので支持としての安定性を増大させることができる。
次に、本発明の第５実施形態に係る電子部品実装装置について説明する。図１５に、本発明の第５実施形態に係る電子部品実装装置の概略断面図を示す。第１実施形態〜第４実施形態においては、第１電子部品の第２面に沿って（二次元方向に）複数の第２電子部品を実装する形態を示したが、第５実施形態として図１５に示すように、複数の第２電子部品４ａ，４ｂは、（三次元方向に）積層して実装することもできる。本実施形態によれば、三次元方向の空間をより効率的に利用することができる。なお、第５実施形態は、第１実施形態を基に説明したが、第２〜４実施形態に第５実施形態を適用できることは言うまでもない。
次に、本発明の第６実施形態に係る電子部品実装装置について説明する。図１６及び１７に、本発明の第６実施形態に係る電子部品実装装置の概略断面図を示す。第１実施形態〜第５実施形態においては、第１電子部品上に複数の同種の第２電子部品を実装する形態を示したが、第６実施形態として図１６及び図１７に示すように異なる種の第２電子部品を第１電子部品上に実装してもよい。例えば、図１６に示す形態のように、第２電子部品として、半導体デバイス４ａ，４ｂと受動部品４ｃ〜４ｆとを第１電子部品２上に実装することができる。
第１電子部品２が例えばＣＰＵの場合、瞬時の電圧低下等のスイッチングノイズを低減させるために、ＣＰＵの周囲にはデカップリングコンデンサを実装する必要がある。第６実施形態によれば、図１６に示す第２電子部品４ｃ〜４ｆのようにデカップリングコンデンサを実装すれば、デカップリングコンデンサの実装面積を減少させることができると共に、第１電子部品２としてのＣＰＵのより近傍にデカップリングコンデンサを実装できるので効果的にノイズを低減させることができる。
また、第６実施形態は、図１７に示すように、第２実施形態に係る電子部品実装装置にも適用することができる。なお、第６実施形態は、第１実施形態〜第３実施形態及び第５実施形態を基に説明したが、第４実施形態にも第６実施形態を適用できることは言うまでもない。
次に、本発明の第７実施形態に係る電子部品実装装置について説明する。図１８に、本発明の第７実施形態に係る電子部品実装装置の概略断面図を示す。第１実施形態〜第６実施形態では、第１電子部品２と可撓性回路基板３との間にアンダーフィル樹脂１３が充填された形態を図示したが、第７実施形態として図１８に示すように、電子部品実装装置８１はアンダーフィル樹脂を使用しない形態にすることも可能である。なお、第７実施形態は、第１実施形態を基に説明したが、第２実施形態〜第６実施形態にも第７実施形態を適用できることは言うまでもない。
上面が図１１に示すような形態であり、中央付近の断面が図２に示すような形態を有する第１実施形態に係る電子部品実装装置を製造した。
本実施例においては、第１電子部品として、画像処理プロセッサチップを搭載したＢＧＡ（Ball Grid Array）タイプのパッケージ（外形寸法：３８ｍｍ×３８ｍｍ、消費電力７Ｗ、入出力端子数：約８００ピン）を１つ使用した。また、第２電子部品としては、ＤＤＲ−ＤＲＡＭパッケージ（外形寸法：１０ｍｍ×１０ｍｍ、入出力端子数：約６０ピン）を４つ使用した。
本実施例において使用したスペーサは、熱伝導率約０．３６Ｗ／ｍｋのガラスエポキシ樹脂（ＦＲ４）である。スペーサの形状は、図２に示すような逆溝状であり、また平面形状は図４に示すような形態であり、画像処理プロセッサパッケージに搭載したときに、ヒートスプレッダと接触しない形状となっている。また、スペーサと画像処理プロセッサパッケージ面間に形成する空隙の間隔は１ｍｍとした。
本実施例において使用した可撓性回路基板は、厚さ２５μｍのポリイミド絶縁層の両面に厚さ１２μｍの銅箔パターンが形成されたフレキシブル基板である。この両面の銅箔パターン間はビアで接続されている。可撓性回路基板の両面には、ＢＧＡはんだボール搭載用外部端子を形成する箇所のみが開口された厚さ１０μｍのソルダーレジストが形成されており、ＢＧＡはんだボール搭載用外部端子箇所の表面には、厚さ３μｍのＮｉ膜とその上に厚さ０．５μｍのＡｕ膜がメッキ法で形成されている。また、画像処理プロセッサパッケージが実装される面の所定の一部（後に、画像処理プロセッサパッケージの側面及びスペーサの一部と接着させる部分）には、厚さ２５μｍの熱可塑性ポリイミド樹脂シートを貼り付けた。なお、図６に示す製造方法の説明においては、第１電子部品と可撓性回路基板とを接続した後に接着剤を貼付したが（図６（ｃ）参照）、本実施例においては可撓性回路基板に予め接着剤シートを貼付した。
本実施例の製造方法について図６を参照しながら説明する。まず、画像処理プロセッサパッケージの第１面（ヒートスプレッダ設置面）に、スペーサを絶縁性接着剤で接着させた（図６（ａ）参照）。この絶縁性接着剤としては、ガラス転移温度が１４０℃と高く、リフロー工程の熱でも接着強度が劣化しないような耐熱性の高いエポキシ系接着材料を用いた。
次に、画像処理プロセッサパッケージとフレキシブル基板とをフリップチップ実装マウンタを用いて仮接続（フラックスによる接着）した。仮接続は、まず、フレキシブル基板をフリップチップ実装マウンタのステージ上に真空吸着で固定し、次に、フレキシブル基板の外部端子上にフラックスを塗布した後、画像処理プロセッサパッケージのＢＧＡはんだボールとフレキシブル基板の外部端子とを実装マウンタに常備されているカメラによって位置あわせし、１００ｇ程度の低荷重をかけて実施した。なお、仮接続の際には加熱は実施していない。その後、フリップチップ実装マウンタから製品を取り出し、リフロー炉に投入することで画像処理プロセッサパッケージとフレキシブル基板とを接続した。次に、有機溶剤を用いてフラックス洗浄を行い、乾燥させた（図６（ｃ）参照）。
次に、製品をヒーターステージに載せて約１８０℃に加熱しながら、フレキシブル基板を画像処理プロセッサパッケージの側面及びスペーサに沿って折り曲げて、加増処理プロセッサパッケージ及びスペーサに接着させた。次に、加熱と同時に約１Ｍｐａ程度の圧力を加えることにより、フレキシブル基板を画像処理プロセッサパッケージ及びスペーサに固定させた（図６（ｄ）参照）。フレキシブル基板を、図１１に示す形態になるように、画像処理プロセッサパッケージの隣接する２つの側面に沿って画像処理プロセッサパッケージの第１面側に折り曲げ、画像処理プロセッサパッケージの第１面上に張り出すような形態とした。
その後、エポキシ系樹脂を主成分としたアンダーフィル樹脂（熱伝導フィラー含有なし）を画像処理プロセッサパッケージとフレキシブル基板との間隙（ＢＧＡはんだボールの周囲）に充填し、アンダーフィル樹脂を熱硬化させた（図６（ｅ）参照）。次に、アンダーフィル樹脂に面している面とは反対側のフレキシブル基板面上の外部端子上にはんだボールをボール転写法とリフロー工程によって形成した（図６（ｆ）参照）。
次に、画像処理プロセッサパッケージ上に折り曲げた、スペーサ上のフレキシブル基板の外部端子上にフラックスを塗布し、画像処理プロセッサパッケージと同様にして、フリップチップ実装マウンタを用いて４つのＤＲＡＭパッケージをフレキシブル基板に仮接続した。その後、フリップチップ実装マウンタから製品を取り出し、リフロー炉に投入することでＤＲＡＭパッケージとフレキシブル基板とを接続し、有機溶剤を用いてフラックス洗浄を行い、乾燥させた（図６（ｇ）参照）。最後に、画像処理プロセッサパッケージのヒートスプレッダ表面にＡｇフィラー入りの導電性接着剤を用いてヒートシンクを接着させ、３次元実装型半導体装置を完成させた（図６（ｈ）参照）。
このようにして製造した３次元型電子部品実装装置において、画像処理プロセッサパッケージを動作させると、スペーサ上のフレキシブル基板に実装されているＤＲＡＭパッケージの表面温度が６０℃〜７０℃であり、環境温度をＤＲＡＭパッケージの動作保証温度（８０℃）以下にすることができた。さらに、外部からファンを用いて空冷すれば、ＤＲＡＭパッケージの表面温度を５０℃〜６０℃まで下げられることも確認できた。その結果、画像処理プロセッサパッケージの上に４つのＤＲＡＭパッケージを積層した画像処理モジュールとしての動作も確認できた。
図２０に、本実施例の比較例に係る電子部品実装装置の概略断面図を示す。比較例に係る電子部品実装装置は、スペーサを用いずに、フレキシブル基板１０３を画像処理プロセッサパッケージ１０２の第２面１０２ｂに直接貼り付けていること以外は、本実施例に係る電子部品実装装置と同様である。なお、比較例においては、フレキシブル基板１０３は、画像処理プロセッサパッケージ１０２の第２面１０２ｂと接触する領域の約７０％（面積）でヒートスプレッダ１０６と接触している。比較例に係る電子部品実装装置において、画像処理プロセッサパッケージ１０２を動作させると、ＤＲＡＭパッケージの表面温度は８５℃〜１００℃であった。
これより、スペーサによる温度上昇抑制効果を確認することができた。
また４つのＤＲＡＭパッケージ（４つのＤＲＡＭパッケージの総面積：４００ｍｍ２）を画像処理プロセッサパッケージの上に３次元実装することにより、従来の平面実装タイプのモジュール構造よりも、パッケージ間の間隔となる実装領域約５０ｍｍ２も含めて実装面積を約４５０ｍｍ２削減することができた。
中央付近の断面が図１９に示すような形態を有する第２実施形態に係る電子部品実装装置を製造した。
本実施例においては、第１電子部品として、実施例１と同様の画像処理プロセッサパッケージを１つ使用した。第２電子部品としては、実施例１と同様のＤＲＡＭパッケージ８つの他に、容量１００ｐＦのチップコンデンサ（いわゆる１００５タイプ：１．０ｍｍ×０．５ｍｍ）を１６個使用した。ＤＲＡＭパッケージは、図１９に示すように２つずつ積層させるので、ＤＲＡＭパッケージは４セット形成されることになる。可撓性回路基板としては、実施例１と同様のフレキシブル基板を使用した。
本実施例において使用したスペーサは、熱伝導率約０．３６Ｗ／ｍｋのガラスエポキシ樹脂（ＦＲ４）であり、機械加工によって予め形成された、第２電子部品を収容するための溝部を有する。また、スペーサと画像処理プロセッサパッケージ面間に形成する空隙の間隔は１ｍｍとした。
本実施例の製造方法について図８を参照しながら説明する。まず、スペーサを画像処理プロセッサパッケージのヒートスプレッダ設置面に接着させた（図８（ａ）参照）。本実施例においては、実施例１とは異なり、スペーサは、ヒートスプレッダの露出面と非露出面の両方に接触している。使用した接着剤は、実施例１と同様である。
次に、画像処理プロセッサパッケージ、及びあらかじめリフロー法で２つのＤＲＡＭパッケージを３次元積層しておいたＤＲＡＭ積層パッケージ（４セット）と、フレキシブル基板とを、実施例１と同様にしてフリップチップ実装マウンタを用いて仮接続した。次に、チップ実装マウンタを用いて、１６個のチップコンデンサをフレキシブル基板にはんだペーストによって仮接続した。
次に、実装マウンタから製品を取り出し、リフロー炉に投入することで画像処理プロセッサパッケージ、ＤＲＡＭ積層パッケージ、及びチップコンデンサとＦＰＣとを接続し、その後、有機溶剤を用いてフラックス洗浄を行い、乾燥させた（図８（ｃ）参照）。
次に、実施例１と同様にサンプルをヒーターステージに載せ、約１８０℃に加熱しながら、フレキシブル基板を、画像処理プロセッサパッケージの対向する２つの側面及びスペーサに沿って画像処理プロセッサパッケージの第１面側に折り曲げ、画像処理プロセッサパッケージの第１面上に張り出すようにした。このとき、ＤＲＡＭ積層パッケージ及びチップコンデンサがスペーサの溝部に収まるようにして、フレキシブル基板とスペーサとを接着させた（図８（ｄ）参照）。実施例２においては、フレキシブル基板は、図９に示すように、画像処理プロセッサパッケージの対向する側面から折り曲げた。
次に、実施例１と同様にして、アンダーフィル樹脂の充填及び熱硬化、はんだボールの形成、及びヒートシンクの接着を実施し、３次元型電子部品実装装置を完成させた（図８（ｅ）〜（ｇ）参照）。
このようにして製造した３次元実装型電子部品実装装置において、画像処理プロセッサパッケージを動作させると、ＤＲＡＭパッケージの表面温度は、６５℃〜７５℃であり、ＤＲＡＭパッケージの動作保証温度（８０℃）以下にすることができた。さらに、外部からファンを用いて空冷すれば、ＤＲＡＭパッケージの表面温度を５５℃〜６５℃まで下げられることも確認できた。
実施例１において説明したように、スペーサの無い構造では、ＤＲＡＭパッケージの表面温度は８５℃〜１００℃であるので、スペーサによる温度上昇抑制効果を確認することができた。
さらに本実施例により、画像処理プロセッサパッケージの上に合計８つのＤＲＡＭパッケージを積層した画像処理モジュールとしての動作も確認できた。また、実施例１の３次元実装型電子部品実装装置と比べてメモリ容量を２倍に増やすことができた。さらに、８つのＤＲＡＭパッケージ（ＤＲＡＭパッケージの総面積：８００ｍｍ２）を画像処理プロセッサパッケージの上に３次元実装することにより、従来の単体ＤＲＡＭパッケージを平面実装したタイプのモジュール構造よりも、パッケージ間の間隔となる実装領域約１００ｍｍ２を含めて実装面積を約９００ｍｍ２削減することができた。また、ＤＲＡＭパッケージの近傍にコンデンサを実装することにより、実施例１の３次元実装型電子部品実装装置よりもスイッチングノイズを低減することができた。
製造方法については、実施例１によれば、一般的に熱に弱い画像処理プロセッサパッケージのリフロー工程が３回必要であったのに対し、実施例２によれば２回で済むので、実施例１の構造と比べてより高い実装歩留まりを実現することができた。
本発明の半導体装置は、上記実施形態及び実施例に基づいて説明されているが、上記実施形態に限定されることなく、本発明の範囲内において、かつ本発明の基本的技術思想に基づいて、上記実施形態ないし実施例に対し種々の変形、変更及び改良を含むことができることはいうまでもない。また、本発明の請求の範囲の枠内において、種々の開示要素の多様な組み合わせ・置換ないし選択が可能である。
本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。
本発明において、電子部品としては種々のものを使用することができ、例えば、ＣＰＵ、アプリケーションプロセッサ、メモリ（ＤＲＡＭ、フラッシュメモリ、ＳＲＡＭ等）等の半導体デバイス（半導体素子、半導体パッケージ）やコンデンサ、抵抗、インダクタ等の受動部品を使用することができる。特に、本発明は、第１電子部品２として、ＣＰＵやアプリケーションプロセッサのような発熱量の大きい半導体デバイスを使用する形態に適している。
本発明の電子部品実装装置は、例えばマザーボード（回路基板）やモジュール基板に実装することができる。これにより、例えば、携帯電話機等のモバイル機器、パーソナルコンピュータ、カーナビゲーション、車載モジュール、ゲーム機等の種々の電子機器に適用して、電子機器の小型化、低コスト化、及び高性能化を実現することができる。

Claims (14)

  1. 第１面に外部端子を有すると共に第２面にヒートスプレッダを有する第１電子部品と、
    前記第１電子部品の前記第２面方向に配置される少なくとも１つの第２電子部品と、
    前記第１電子部品の前記外部端子及び前記少なくとも１つの第２電子部品と電気的に接続されると共に、前記少なくとも１つの第２電子部品が接続された少なくとも一部が前記第１電子部品の前記第２面側に配される可撓性回路基板と、
    前記可撓性回路基板の前記少なくとも一部と前記第１電子部品の前記第２面との間の直接的熱伝導を防止するスペーサと、を備え、
    前記スペーサは、前記第１電子部品の前記第２面において前記ヒートスプレッダ面以外の部分に固定されていることを特徴とする電子部品実装装置。
  2. 前記スペーサは、前記可撓性回路基板の前記少なくとも一部と前記第１電子部品の前記第２面との間に所定の空隙を与えることを特徴とする請求項１に記載の電子部品実装装置。
  3. 前記スペーサのうち前記少なくとも１つの第２電子部品を搭載する部分は、前記ヒートスプレッダと接触しないように前記ヒートスプレッダとの間に所定の空隙を介して延在していることを特徴とする請求項１又は２に記載の電子部品実装装置。
  4. 前記スペーサは、前記ヒートスプレッダにヒートシンクを実装する領域以外は、前記第１電子部品の前記第２面を覆うような形状を有すると共に、前記第１電子部品との間で前記空隙の空気を流通させるための開口を形成することを特徴とする請求項３に記載の電子部品実装装置。
  5. 前記スペーサは、ガラス、樹脂及びセラミックのうちの少なくとも１つから形成されることを特徴とする請求項１〜４のいずれか一項に記載の電子部品実装装置。
  6. 前記スペーサの熱伝導率は、１Ｗ／ｍＫ以下であることを特徴とする請求項１〜５のいずれか一項に記載の電子部品実装装置。
  7. 前記第１電子部品と前記第２電子部品とは、前記可撓性回路基板の異なる面に接続されていることを特徴とする請求項１〜６のいずれか一項に記載の電子部品実装装置。
  8. 前記スペーサは凹部又は溝部を有し、
    前記少なくとも１つの第２電子部品は、前記凹部又は溝部に収容されていることを特徴とする請求項１〜６のいずれか一項に記載の電子部品実装装置。
  9. 前記少なくとも１つの第２電子部品は、前記スペーサと接触していないことを特徴とする請求項８に記載の電子部品実装装置。
  10. 前記第１電子部品と前記第２電子部品とは、前記可撓性回路基板の同一面に接続されていることを特徴とする請求項８又は９に記載の電子部品実装装置。
  11. 前記第１電子部品は、半導体素子を含む電子部品であり、
    前記少なくとも１つの第２電子部品は、半導体素子を含む電子部品又は受動部品であることを特徴とする請求項１〜１０のいずれか一項に記載の電子部品実装装置。
  12. 前記可撓性回路基板は、前記第１電子部品と前記スペーサのうち少なくとも一方と接着剤によって接着されており、
    前記接着剤は、熱可塑性樹脂又は硬化前の状態の熱硬化性樹脂であることを特徴とする請求項１〜１１のいずれか一項に記載の電子部品実装装置。
  13. 第１面に外部端子を有すると共に第２面にヒートスプレッダを有する第１電子部品の前記第２面上において、前記ヒートスプレッダ面以外の部分に、前記第２面上方に配される可撓性回路基板の少なくとも一部と前記第２面との間の直接的熱伝導を防止するスペーサを配設する工程と、
    前記外部端子と前記可撓性回路基板とを電気的に接続すると共に、前記可撓性回路基板を折り曲げて前記可撓性回路基板の一部を前記スペーサ上に配する工程と、
    前記スペーサ上にある前記可撓性回路基板部分に第２電子部品を電気的に接続する工程と、を含むことを特徴とする電子部品実装装置の製造方法。
  14. 第１面に外部端子を有すると共に第２面にヒートスプレッダを有する第１電子部品の前記第２面上において、前記ヒートスプレッダ面以外の部分に、前記第２面上方に配される可撓性回路基板の少なくとも一部と前記第２面との間の直接的熱伝導を防止するスペーサを配設する工程と、
    前記外部端子と前記可撓性回路基板とを電気的に接続すると共に、第２電子部品と前記可撓性回路基板とを電気的に接続する工程と、
    前記可撓性回路基板を折り曲げて前記第２電子部品を前記スペーサ上に配する工程と、を含むことを特徴とする電子部品実装装置の製造方法。
JP2009523681A 2007-07-19 2008-07-18 電子部品実装装置及びその製造方法 Active JP5413971B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009523681A JP5413971B2 (ja) 2007-07-19 2008-07-18 電子部品実装装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007188287 2007-07-19
JP2007188287 2007-07-19
PCT/JP2008/063007 WO2009011419A1 (ja) 2007-07-19 2008-07-18 電子部品実装装置及びその製造方法
JP2009523681A JP5413971B2 (ja) 2007-07-19 2008-07-18 電子部品実装装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2009011419A1 JPWO2009011419A1 (ja) 2010-09-24
JP5413971B2 true JP5413971B2 (ja) 2014-02-12

Family

ID=40259745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009523681A Active JP5413971B2 (ja) 2007-07-19 2008-07-18 電子部品実装装置及びその製造方法

Country Status (5)

Country Link
US (1) US8120921B2 (ja)
JP (1) JP5413971B2 (ja)
KR (1) KR101065935B1 (ja)
CN (1) CN101755335B (ja)
WO (1) WO2009011419A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5433465B2 (ja) * 2010-03-16 2014-03-05 株式会社ジャパンディスプレイ 表示装置
JP5626892B2 (ja) * 2011-01-17 2014-11-19 日本電気株式会社 ３次元実装型半導体装置、および電子機器
DE102011107316A1 (de) * 2011-07-06 2013-06-06 Abb Ag Anordnung zum Kühlen von Baugruppen eines Automatisierungs- oder Steuerungssystems
GB2503407B (en) * 2011-10-10 2015-12-09 Control Tech Ltd Barrier device
US20160002439A1 (en) * 2013-03-07 2016-01-07 Sumitomo Bakelite Co., Ltd. Apparatus, composition for adhesive, and adhesive sheet
KR102127772B1 (ko) * 2013-05-16 2020-06-29 삼성전자주식회사 방열 판을 갖는 반도체 패키지 및 그 형성 방법
TWM519879U (zh) * 2015-08-03 2016-04-01 Dowton Electronic Materials Co Ltd 電子裝置之改良散熱結構
US10083989B2 (en) 2015-12-10 2018-09-25 Industrial Technology Research Institute Semiconductor device
TWI578505B (zh) * 2015-12-10 2017-04-11 財團法人工業技術研究院 半導體元件
JP6956475B2 (ja) * 2016-09-28 2021-11-02 エルジー ディスプレイ カンパニー リミテッド 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム
JP6726070B2 (ja) 2016-09-28 2020-07-22 エルジー ディスプレイ カンパニー リミテッド 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム
JP7243449B2 (ja) * 2019-05-24 2023-03-22 富士通オプティカルコンポーネンツ株式会社 光モジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000088921A (ja) * 1998-09-08 2000-03-31 Sony Corp 半導体装置
JP2005203486A (ja) * 2004-01-14 2005-07-28 Denso Corp 半導体パッケージおよびその実装構造
JP2007005607A (ja) * 2005-06-24 2007-01-11 Fujitsu Ltd 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4135284B2 (ja) * 1999-12-07 2008-08-20 ソニー株式会社 半導体モジュールおよび電子回路装置
JP3360669B2 (ja) 2000-01-07 2002-12-24 日本電気株式会社 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法
JP3886091B2 (ja) * 2000-03-21 2007-02-28 パイオニア株式会社 フラットパネル型表示装置及びその製造方法
JP2002009228A (ja) * 2000-06-20 2002-01-11 Seiko Epson Corp 半導体装置
JP4650822B2 (ja) * 2001-05-24 2011-03-16 パナソニック株式会社 フラットパネル型表示装置
JP3983120B2 (ja) * 2001-07-30 2007-09-26 富士通日立プラズマディスプレイ株式会社 Ｉｃチップの実装構造及びディスプレイ装置
US6576992B1 (en) 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
KR100620202B1 (ko) * 2002-12-30 2006-09-01 동부일렉트로닉스 주식회사 반도체의 멀티 스택 씨에스피 방법
KR20060098689A (ko) * 2005-03-03 2006-09-19 엘지전자 주식회사 티씨피 모듈의 그라운드 강화 설계 구조
KR100661297B1 (ko) 2005-09-14 2006-12-26 삼성전기주식회사 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
KR101342652B1 (ko) * 2006-11-15 2013-12-16 삼성디스플레이 주식회사 액정 표시 장치
KR20080069484A (ko) * 2007-01-23 2008-07-28 삼성전자주식회사 플렉시블 기판을 이용한 적층형 반도체 패키지
JP4109707B1 (ja) * 2007-05-30 2008-07-02 新藤電子工業株式会社 半導体装置およびその製造方法、ならびにディスプレイ装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000088921A (ja) * 1998-09-08 2000-03-31 Sony Corp 半導体装置
JP2005203486A (ja) * 2004-01-14 2005-07-28 Denso Corp 半導体パッケージおよびその実装構造
JP2007005607A (ja) * 2005-06-24 2007-01-11 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
KR20100032452A (ko) 2010-03-25
WO2009011419A1 (ja) 2009-01-22
CN101755335B (zh) 2012-07-11
JPWO2009011419A1 (ja) 2010-09-24
US8120921B2 (en) 2012-02-21
KR101065935B1 (ko) 2011-09-19
US20100188821A1 (en) 2010-07-29
CN101755335A (zh) 2010-06-23

Similar Documents

Publication Publication Date Title
JP5413971B2 (ja) 電子部品実装装置及びその製造方法
US10685854B2 (en) 3DIC package comprising perforated foil sheet
TWI423418B (zh) 半導體裝置及其製造方法、與印刷電路基板及電子設備
JP3655242B2 (ja) 半導体パッケージ及び半導体実装装置
US7786571B2 (en) Heat-conductive package structure
KR20010086344A (ko) 적층형 반도체 장치
JP2009016626A (ja) 半導体モジュール装置および半導体モジュール装置の製造方法ならびにフラットパネル型表示装置，プラズマディスプレイパネル
JP2012138473A (ja) 半導体デバイス・電子部品の実装構造
JP5129472B2 (ja) 電力回路パッケージ及びその製作方法
JP2006165320A (ja) 半導体積層モジュールとその製造方法
JP5709218B2 (ja) 半導体装置、３次元実装型半導体装置、半導体モジュール、電子機器、及びその製造方法
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
TWI391084B (zh) 具有散熱件之電路板結構
JP2012015225A (ja) 半導体装置
US8159066B2 (en) Semiconductor package having a heat dissipation member
JP2007281201A (ja) 半導体装置
JP2012169330A (ja) 電子装置
JP2002176135A (ja) 積層型の半導体装置とその製造方法
JP5626892B2 (ja) ３次元実装型半導体装置、および電子機器
JP2007251225A (ja) 半導体パッケージ及び積層型半導体パッケージ
JP2004335624A (ja) 半導体モジュール
JP4627323B2 (ja) 半導体装置
JP7200460B2 (ja) パッケージ構造物
JP3879803B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005167159A (ja) 積層型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131107

R150 Certificate of patent or registration of utility model

Ref document number: 5413971

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350