JP2000088921A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】半導体装置のマルチチップモジュール（ＭＣ
Ｍ）化を図りつつ、装置全体としての小型化、又、実装
基板に対する半導体装置の互換性を確保する。 【解決手段】１つのフレキシブル基板１１に対して、そ
の一方の面１１ａに集積回路パッケージ１２を設け、他
方の面１１ｂに集積回路チップ１３を設け、この集積回
路パッケージ１２と集積回路チップ１３とを、第１の導
体パターン１４ａ、第２の導体パターン１４ｂ、スルー
ホール１１ｎにより電気的に接続し、さらに、フレキシ
ブル基板１１に他方の面１１ｂから突出するように外部
接続端子１５を設け、集積回路パッケージ１２と集積回
路チップ１３とが積層方向に配列されるように、フレキ
シブル基板１１を約１８０°折り返して、集積回路パッ
ケージ１２と同等の幅寸法をもつ半導体装置１０を形成
した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に関
し、特に、ＬＳＩ等の集積回路チップをパッケージング
した集積回路パッケージ、ベアチップ等のパッケージン
グを施していない集積回路チップ等（以下、これらを総
称して半導体ユニットという）の複数の半導体ユニット
を、同一の基板に搭載してマルチチップモジュール（Ｍ
ＣＭ）化を図った半導体装置に関する。

【０００２】

【従来の技術】ＬＳＩ等の半導体ユニット（ＩＣデバイ
ス）の回路試験（動作試験）及びこれら半導体ユニット
を搭載した基板の回路試験は、実装された状態で行なう
必要があり、一方、近年における基板の高密度化及び高
密度実装化等により、従来のインサーキット試験による
基板等の評価が物理的に困難なことから、基板上で回路
試験を行なうための方法として、ＩＥＥＥ１１４９．１
という標準規定において、バウンダリスキャン方式に基
づくバウンダリスキャン試験が採用されている。そし
て、このバウンダリスキャン試験を行なう回路すなわち
バウンダリスキャン試験回路を、各々の半導体ユニット
に予め組み込んでおくことにより、半導体ユニットを基
板上に実装した後であっても、これらの回路試験を行な
えるようにしたものである。

【０００３】ところで、上記のように、バウンダリスキ
ャン試験回路を、各々の半導体ユニットに組み込んだ場
合においては、半導体ユニット内に設けられる試験用の
領域の割合が、機能上本来的に要求される領域に比べて
比較的大きくなり、半導体ユニットの大型化を招来し、
又、上記試験回路を組み込んだ半導体ユニットに対応さ
せるべく実装基板も新たに設計しなければならず、さら
に、上記試験回路が組み込まれていない半導体ユニット
が高密度実装された場合には実装状態で回路試験を行な
うことができない、という問題がある。

【０００４】そこで、上記試験回路を持たない半導体ユ
ニットにおいても、上記回路試験を行なえるようにした
装置が開発され、例えば、特開平７−１２９０１号公
報、特開平８−２７１５８５公報等に示されている。

【０００５】上記特開平７−１２９０１号公報に開示の
装置は、半導体ユニット（ＩＣデバイス）のピンを挿入
するＩＣリード受け金具とＩＣソケット端子との間にバ
ウンダリスキャンセル、このバウンダリスキャンセルと
閉回路によりシリアルに接続されてバウンダリスキャン
試験を行なうＴＡＰコントローラ等を設けたＩＣソケッ
トからなるものであり、このバウンダリスキャン試験回
路が組み込まれたＩＣソケットを介して、半導体ユニッ
トを基板に実装し、上記回路試験を行なうものである。

【０００６】また、上記特開平８−２７１５８５公報に
開示の装置は、上述同様に、半導体ユニット（ＩＣデバ
イス）のピンを挿入できるＩＣソケット内に、バウンダ
リスキャンパス回路、バウンダリスキャン対応のＩＣデ
バイスでの内部ロジック回路に相当するＬＳＩ回路、こ
のＬＳＩ回路とバウンダリスキャンパス回路との接続を
切り替える信号切替回路等からなるバウンダリスキャン
試験回路を組み込んだものからなり、このＩＣソケット
を介して、半導体ユニットを基板に実装し、上記回路試
験を行なうものである。

【０００７】

【発明が解決しようとする課題】しかしながら、上記特
開平７−１２９０１号公報及び特開平８−２７１５８５
公報に開示の装置においては、いずれもソケット方式す
なわち挿入実装方式を採用したものであり、この挿入実
装方式ではソケットの高さが通常１ｍｍ以上になり、高
さ方向におけるサイズが増加するため、高密度実装化に
は不向きであるという問題があった。また、上記公報に
開示の装置においては、ソケット内に組み込まれる回路
が、いずれもバウンダリスキャン試験回路のみであり、
ソケットを他の用途に用いることができない、すなわ
ち、マルチチップモジュール化を図ることができない、
という問題があった。

【０００８】本発明は、上記従来技術の問題点に鑑みて
成されたものであり、その目的とするところは、１つの
絶縁性基板に、種々の機能をもつＬＳＩ、ＩＣチップ等
の半導体ユニットを複数搭載して、マルチチップモジュ
ール（ＭＣＭ）化を図りつつ、装置全体としての小型
化、さらには、ＬＳＩ等１つの半導体ユニットが実装さ
れる実装基板に対して、この半導体ユニットを含むＭＣ
Ｍ化された半導体装置をも実装できるように、実装基板
に対する互換性を確保できる、半導体装置を提供するこ
とにある。

【０００９】

【課題を解決するための手段】本発明者等は、上記目的
を達成するべく鋭意検討を重ねた結果、以下の如き構成
をなす発明を見出すに至った。すなわち、本発明の半導
体装置は、１つの絶縁性基板と、この絶縁性基板上に取
り付けられてそれぞれ集積回路を備える第１の半導体ユ
ニット及び第２の半導体ユニットと、この第１の半導体
ユニットと第２の半導体ユニットとを電気的に接続する
導電路と、上記第１の半導体ユニットの端子に対応する
ように前記絶縁性基板上に設けられて外部との接続に用
いる外部接続端子と、を備えた半導体装置であって、上
記第１の半導体ユニットは、前記絶縁性基板の一方の面
上に配置され、上記第２の半導体ユニットは、上記絶縁
性基板の他方の面上に配置され、上記絶縁性基板は、上
記第１の半導体ユニットと上記第２の半導体ユニットが
配置された部分とが相対向するように折り曲げられてい
る、ことを特徴としている。

【００１０】上記半導体装置においては、上記外部接続
端子を、上記絶縁性基板に形成されたスルーホールを通
して、上記第１の半導体ユニットが配置された側の一方
の面とは反対側の他方の面から突出するように形成した
構成を採用することができる。上記半導体装置において
は、上記外部接続端子のうち、上記第１の半導体ユニッ
トが配置された側の一方の面とは反対側の他方の面から
突出する突出部分が、上記スルーホールから偏倚した位
置に形成された構成を採用することができる。

【００１１】上記半導体装置においては、上記第１の半
導体ユニットと上記第２の半導体ユニットが配置された
絶縁性基板の部分との間に、両者を固定する固定手段を
配置する構成を採用することができる。上記半導体装置
においては、上記導電路として、上記絶縁性基板の一方
の面上に形成された第１の導体パターンと、上記絶縁性
基板の他方の面上に形成された第２の導体パターンと、
上記絶縁性基板に形成されて上記第１の導体パターンと
上記第２の導体パターンとを電気的に接続するスルーホ
ールと、を有する構成を採用することができる。上記半
導体装置においては、上記第２の半導体ユニットとし
て、バウンダリスキャン機能を有した集積回路チップを
採用することができる。

【００１２】また、本発明の半導体装置は、１つの絶縁
性基板と、この絶縁性基板上に取り付けられてそれぞれ
集積回路を備える第１の半導体ユニット及び第２の半導
体ユニットと、この第１の半導体ユニットと第２の半導
体ユニットとを電気的に接続する導電路と、上記第１の
半導体ユニットの端子に対応するように上記絶縁性基板
上に設けられて外部との接続に用いる外部接続端子と、
を備えた半導体装置であって、上記第１の半導体ユニッ
ト及び上記第２の半導体ユニットは、上記絶縁性基板の
同一の面上に配置され、上記絶縁性基板は、上記第１の
半導体ユニットと上記第２の半導体ユニットとが相対向
するように折り曲げられている、ことを特徴としてい
る。

【００１３】上記半導体装置においては、上記外部接続
端子を、上記絶縁性基板に形成されたスルーホールを通
して、上記第１の半導体ユニットが配置された側の一方
の面とは反対側の他方の面から突出するように形成した
構成を採用することができる。上記半導体装置において
は、上記外部接続端子のうち、上記第１の半導体ユニッ
トが配置された側の一方の面とは反対側の他方の面から
突出する突出部分が、上記スルーホールから偏倚した位
置に形成された構成を採用することができる。

【００１４】上記半導体装置においては、上記第１の半
導体ユニットと上記第２の半導体ユニットとの間に、両
者を固定する固定手段を配置する構成を採用することが
できる。上記半導体装置においては、上記導電路とし
て、上記絶縁性基板の一方の面上に形成された導体パタ
ーンを有する構成を採用することができる。上記半導体
装置においては、上記第２の半導体ユニットとして、バ
ウンダリスキャン機能を有した集積回路チップを採用す
ることができる。

【００１５】本発明の半導体装置おいては、１つの絶縁
性基板に対して、集積回路を備える第１の半導体ユニッ
トが上記絶縁性基板の一方の面上に配置され、かつ、集
積回路を備える第２の半導体ユニットが上記絶縁性基板
の他方の面上に配置され、さらに、上記絶縁性基板が、
上記第１の半導体ユニットと上記第２の半導体ユニット
が配置された部分とが相対向するように折り曲げられて
いることから、上記第１の半導体ユニットと上記第２の
半導体ユニットとは、お互いが平面状に配置されるので
はなく、積層されるように配置されることになる。ま
た、上記第１の半導体ユニットと第２の半導体ユニット
とが導電路により電気的に接続され、上記第１の半導体
ユニットの端子に対応して上記絶縁性基板上に、外部と
の接続に用いる外部接続端子が設けられていることか
ら、外部の実装基板等に対して、この外部接続端子を接
続することにより、上記第１の半導体ユニット及び第２
の半導体ユニットの動作が可能となる。

【００１６】上記半導体装置においては、上記外部接続
端子を、上記絶縁性基板に形成されたスルーホールを通
して、上記第１の半導体ユニットが配置された側の一方
の面とは反対側の他方の面から突出するように形成さ
れ、あるいは、上記スルーホールから偏倚した位置にて
反対側の他方の面から突出するように（突出部分が）形
成された場合において、上記第１の半導体ユニットによ
り画定される範囲内において、この突出した部分を介し
て外部の実装基板等に表面実装が行なわれる。

【００１７】上記半導体装置においては、上記第１の半
導体ユニットと上記第２の半導体ユニットが配置された
絶縁性基板の部分との間に、両者を固定する固定手段が
配置された場合において、この固定手段が両者間の相対
的な移動を防止あるいは抑制するように作用して、全体
としての剛性を向上させる。

【００１８】上記半導体装置においては、上記導電路と
して、上記絶縁性基板の一方の面上に形成された第１の
導体パターンと、上記絶縁性基板の他方の面上に形成さ
れた第２の導体パターンと、上記絶縁性基板に形成され
て上記第１の導体パターンと上記第２の導体パターンと
を電気的に接続するスルーホールと、を有する構成とし
た場合において、これら第１の導体パターン、第２の導
体パターン、スルーホールを介して、第１の半導体ユニ
ットと第２の半導体ユニットとの電気的接続がなされ
る。

【００１９】上記半導体装置においては、上記第２の半
導体ユニットとして、バウンダリスキャン機能を有した
集積回路チップを採用した場合において、この第２の半
導体ユニットを介して、表面実装状態にある第１の半導
体ユニットあるいは基板の動作試験が行なわれ得る。

【００２０】また、本発明の半導体装置おいては、１つ
の絶縁性基板に対して、それぞれ集積回路を備える第１
の半導体ユニットと第２の半導体ユニットとが上記絶縁
性基板の同一の面上に配置され、かつ、上記絶縁性基板
が、上記第１の半導体ユニットと上記第２の半導体ユニ
ットとが相対向するように折り曲げられていることか
ら、上記第１の半導体ユニットと上記第２の半導体ユニ
ットとは、お互いが平面状に配置されるのではなく、お
互いに対向して積層されるように配置されることにな
る。また、上記第１の半導体ユニットと第２の半導体ユ
ニットとが導電路により電気的に接続され、上記第１の
半導体ユニットの端子に対応して上記絶縁性基板上に、
外部との接続に用いる外部接続端子が設けられているこ
とから、外部の実装基板等に対して、この外部接続端子
を接続することにより、上記第１の半導体ユニット及び
第２の半導体ユニットの動作が可能となる。

【００２１】上記半導体装置においては、前述同様に、
上記外部接続端子を、上記絶縁性基板に形成されたスル
ーホールを通して、上記第１の半導体ユニットが配置さ
れた側の一方の面とは反対側の他方の面から突出するよ
うに形成され、あるいは、上記スルーホールから偏倚し
た位置にて反対側の他方の面から突出するように（突出
部分が）形成された場合において、上記第１の半導体ユ
ニットにより画定される範囲内において、この突出した
部分を介して外部の基板等に表面実装が行なわれる。

【００２２】上記半導体装置においては、上記第１の半
導体ユニットと上記第２の半導体ユニットとの間に、両
者を固定する固定手段が配置された場合において、この
固定手段が両者間の相対的な移動を防止あるいは抑制す
るように作用して、全体としての剛性を向上させる。

【００２３】上記半導体装置においては、前述同様に、
上記導電路として、上記絶縁性基板の一方の面上に形成
された導体パターンを有する構成とした場合において、
この導体パターンを介して、第１の半導体ユニットと第
２の半導体ユニットとの電気的接続がなされる。

【００２４】上記半導体装置においては、前述同様に、
上記第２の半導体ユニットとして、バウンダリスキャン
機能を有した集積回路チップを採用した場合において、
この第２の半導体ユニットを介して、表面実装状態にあ
る第１の半導体ユニットあるいは基板の動作試験が行な
われ得る。

【００２５】

【発明の実施の形態】以下、本発明に係る半導体装置の
実施の形態を添付図面に基づいて説明する。図１
（ａ），（ｂ）は、本発明に係る半導体装置の第１の実
施形態を示す外観斜視図及び縦断面図である。この半導
体装置１０は、図１（ａ）に示すように、１つの絶縁性
基板としてのフレキシブル基板１１と、このフレキシブ
ル基板１１の一方の面１１ａ上に配置された集積回路を
備える第１の半導体ユニットとしての、例えばＢＧＡ
（ボールグリッドアレイ）タイプの集積回路パッケージ
１２と、フレキシブル基板１１の他方の面１１ｂ上に配
置された集積回路を備える第２の半導体ユニットとして
の、例えばベアチップである２つの集積回路チップ１３
と、この集積回路パッケージ１２と集積回路チップ１３
とを電気的に接続する導電路としての銅製の導体パター
ン１４と、集積回路パッケージ１２の端子である半田ボ
ール１２ａに対応するように、フレキシブル基板１１の
他方の面１１ｂから突出して設けられて外部すなわち実
装基板との接続に用いる外部接続端子としての半田ボー
ル１５とを、その基本構成として備えている。

【００２６】そして、上記フレキシブル基板１１は、そ
の一方の面１１ａ上に配置された集積回路パッケージ１
２とその他方の面１１ｂ上において集積回路チップ１３
が配置された領域のフレキシブル基板１１の部分１１ｃ
とが相対向するように、約１８０°折り曲げられてい
る。すなわち、集積回路パッケージ１２の上方に、集積
回路チップ１３が配置された領域のフレキシブル基板の
部分１１ｃが位置して、これら集積回路パッケージ１２
と集積回路チップ１３とが上下方向に積層されるように
配置された状態となっている。

【００２７】このように、フレキシブル基板１１が折り
曲げられて、集積回路パッケージ１２と集積回路チップ
１３とが、横方向（水平方向）に配列されるのではなく
縦方向（上下方向）に配列されるため、半導体装置１０
としての横方向の外形寸法は、集積回路パッケージ１２
と同等の寸法とすることができ、又、フレキシブル基板
１１の厚さが約０．０４ｍｍ程度、集積回路チップ１３
の厚さが約０．１ｍｍ程度のものを用いた場合、半導体
装置１０全体の高さは、集積回路パッケージ１２の高さ
に比べ、０．３〜０．５ｍｍ程度の増加に留まる。した
がって、マルチチップモジュール化を行ないつつ、装置
全体としての小型化を達成することができる。また、集
積回路パッケージ１２の端子１２ａに対応させて半田ボ
ール１５を設けたことから、集積回路パッケージ１２そ
のものが実装される実装基板（不図示）に対して、この
半導体装置１０を実装することができる。したがって、
集積回路パッケージ１２とこの集積回路パッケージ１２
を含む半導体装置１０との間において、実装基板に対す
る互換性を確保することができる。

【００２８】ここで、上記導体パターン１４は、図１
（ｂ）に示すように、フレキシブル基板１１の一方の面
１１ａ上において、集積回路パッケージ１２が配置され
る領域及びこの領域から他端側へ伸びるように配設され
た第１の導体パターン１４ａと、フレキシブル基板１１
の他方の面１１ｂ上において、集積回路チップ１３が配
置される領域に配設された第２の導体パターン１４ｂと
からなり、この第１の導体パターン１４ａには、集積回
路パッケージ１２の半田ボール１２ａがリフローソルダ
リングにより電気的に接続されており、一方、第２の導
体パターン１４ｂには、集積回路チップ１３がバンプ１
３ａを介してフリップチップ方式により接続されてい
る。尚、集積回路パッケージ１２の接続は、上記リフロ
ーソルダリングの他に、ウエーブソルダリングによる方
法等種々の接続方法を採用することができ、又、集積回
路チップ１３の接続についても、上記フリップチップ方
式の他に、ワイヤボンディングによる方法等種々の接続
方法を採用することができる。

【００２９】また、フレキシブル基板１１には、集積回
路パッケージ１２の端子である半田ボール１２ａに対応
する部分に複数個のスルーホール１１ｍが形成され、
又、集積回路チップ１３が配置された縁部領域に対応す
る部分に複数個のスルーホール１１ｎが形成されてい
る。そして、これらスルーホール１１ｍ，１１ｎには、
めっきあるいは半田ポスト等により電気的導電路が形成
されており、このスルーホル１１ｍを通して、フレキシ
ブル基板１１の他方の面１１ａに配設された第１の導体
パターン１４ａとフレキシブル基板１１の他方の面１１
ｂから突出する半田ボール１５とが電気的に接続され、
スルーホール１１ｎを通して、フレキシブル基板１１の
一方の面１１ａに配設された第１の導体パターン１４ａ
とフレキシブル基板１１の他方の面１１ｂに配設された
第２の導体パターン１４ｂとが電気的に接続されてい
る。上記第１の導体パターン１４ａ、第２の導体パター
ン１４ｂ、スルーホール１１ｎにより、第１の半導体ユ
ニットである集積回路パッケージ１２と第２の半導体ユ
ニットである集積回路チップ１３とを電気的に接続する
導電路が形成されている。

【００３０】本実施形態においては、スルーホール１１
ｎを設けて、第１の導体パターン１４ａと第２の導体パ
ターン１４ｂとを電気的に接続したが、スルーホール１
１ｎを設けることなく、スルーホール１１ｍの領域まで
第２の導体パターン１４ｂを伸長させて、このスルーホ
ール１１ｍを介して第１の導体パターン１４ａと第２の
導体パターン１４ｂとを電気的に接続し、これにより、
集積回路パッケージ１２と集積回路チップ１３とを電気
的に接続することもできる。この場合、上記第１の導体
パターン１４ａ、第２の導体パターン１４ｂ、スルーホ
ール１１ｍにより、第１の半導体ユニットである集積回
路パッケージ１２と第２の半導体ユニットである集積回
路チップ１３とを電気的に接続する導電路が形成される
ことになる。

【００３１】上記フレキシブル基板１１が約１８０°折
り曲げられた状態において、集積回路パッケージ１２の
上面と集積回路チップ１３が配置された領域のフレキシ
ブル基板１１の部分１１ｃとが相対向する領域の間隙部
分には、固定手段としての熱硬化性接着剤１６が塗布さ
れており、この熱硬化性接着剤１６により、両者すなわ
ち集積回路パッケージ１２と集積回路チップ１３及びフ
レキシブル基板１１の折り曲げ部分１１ｃとの間に相対
的な移動が生じないように、あるいは、相対的な移動が
抑制されるようになっている。尚、上記固定手段として
は、熱硬化性接着剤１６の他に、両面テープ等を採用す
ることもできる。

【００３２】また、上記第２の半導体モジュールとして
の集積回路チップ１３に、バウンダリ方式に基づく動作
試験を行なうためのバウンダリスキャン機能、すなわち
バウンダリスキャン試験回路を持たせることも可能であ
り、この場合には、バウンダリスキャン機能を持たない
集積回路パッケージ１２と、バウンダリスキャン機能を
持つ集積回路チップ１３とが電気的に接続されて、全体
としてバウンダリスキャン機能を持つ半導体装置１０が
形成されることになる。このように、集積回路チップ１
３にバウンダリスキャン機能を持たせることにより、半
導体装置１０が実装基板に実装された状態で、動作試験
を行なうことができる

【００３３】ここで、上記バウンダリスキャン機能とし
ては、ＩＥＥＥ−１１４９．１に規定されるバウンダリ
スキャン方式による試験回路を設ければよく、この試験
回路は、バウンダリスキャンセル、テストアクセスポー
トコントローラ、及びテストデータインプット，テスト
クロック，テストモードセレクト，テストデータアウト
プット等のポート等からなるものである。

【００３４】上記実施形態においては、第１の半導体ユ
ニットとして、ＢＧＡ（ボールグリッドアレイ）タイプ
の集積回路パッケージ１２を採用したが、図２に示すよ
うに、ＱＦＰ（クワッドフラットパッケージ）タイプの
集積回路パッケージ１７を採用し、その端子であるリー
ドフレーム１７ａを、前述同様に、第１の導体パターン
１４ａに接続してもよい。尚、この実施形態では、フレ
キシブル基板１１の他方の面１１ｂ上に設けられる第２
の半導体ユニットとしての集積回路チップ１３を横方向
に２個配置したものである。

【００３５】この実施形態においても、前述同様に、フ
レキシブル基板１１が折り曲げられて、集積回路パッケ
ージ１７と集積回路チップ１３とが、横方向（水平方
向）に配列されるのではなく縦方向（上下方向）に積層
されるように配列されるため、半導体装置１０としての
横方向の外形寸法は、集積回路パッケージ１７と同等の
寸法とすることができ、特に、図２に示すように、フレ
キシブル基板１１を折り返す方向に複数個の集積回路チ
ップ１３を配置することから、単に横方向に集積回路パ
ッケージ１７及び２個の集積回路チップ１３を配置する
ものに比べて、幅狭化の点でより効果的である。これに
より、マルチチップモジュール化を行ないつつ、装置全
体としての小型化を達成することができる。

【００３６】次に、上記第１の実施形態に係る半導体装
置１０の製造方法について説明する。先ず、図３（ａ）
に示すように、絶縁性のフレキシブル基板１１を用意
し、集積回路パッケージ１２が配置される領域内におい
てその端子である半田ボール１２ａに対応するように、
複数個のスルーホール１１ｍを形成し、又、集積回路チ
ップ１３が配置される領域内においてその端子すなわち
バンプ１３ａに対応するように、複数個のスルーホール
１１ｎを形成する。また、フレキシブル基板１１の一方
の面１１ａ上に第１の導体パターン１４ａを配設し、フ
レキシブル基板１１の他方の面１１ｂ上に第２の導体パ
ターン１４ｂを配設する。さらに、上記スルーホール１
１ｍ，１１ｎの部分にめっき等により導電路を形成し
て、第１の導体パターン１４ａと第２の導体パターン１
４ｂとの電気的接続を行なう。

【００３７】続いて、図３（ｂ）に示すように、フレキ
シブル基板１１の他方の面１１ｂに配設された第２の導
体パターン１４ｂの上に、バンプ１３ａを介して、第２
の半導体ユニットである集積回路チップ１３を例えばフ
リップチップ方式で接続し、バンプ１３ａを埋設するよ
うに封止樹脂１３ｂにより樹脂封止する。

【００３８】さらに続いて、図３（ｃ）に示すように、
フレキシブル基板１１の一方の面１１ａに配設された第
１の導体パターン１４ａの上に、半田ボール１２ａを介
して、第１の半導体ユニットとしてここではＢＧＡタイ
プの集積回路パッケージ１２を例えばリフローソルダリ
ングにより接続する。

【００３９】次に、図３（ｄ）に示すように、フレキシ
ブル基板１１の一方の面１１ａ上に取り付けられた集積
回路パッケージ１２の上面の一部に、例えば熱硬化性接
着剤１６を塗布する。この際、この熱硬化性接着剤１６
を塗布する領域は、集積回路パッケージ１２の上面に限
らず、後の曲げ工程によりフレキシブル基板１１と対向
することになる集積回路パッケージ１２の側面、あるい
は、その他の所望の箇所に塗布してもよい。

【００４０】続いて、図３（ｅ）に示すように、曲げ加
工装置（不図示）を用いて、フレキシブル基板１１の集
積回路チップ１３を配置した部分１１ｃが、集積回路パ
ッケージ１２の上方に位置付けられるように、約１８０
°折り返して、この折り返した部分１１ｃの面１１ａ
を、前工程で設けた熱硬化性接着剤１６に密着させて、
固着させる。

【００４１】最後に、図３（ｆ）に示すように、集積回
路パッケージ１２の端子である半田ボール１２ａに対応
して形成されたスルーホール１１ｍの位置において、図
４（ａ）に拡大して示すように、フレキシブル基板１１
の他方の面１１ｂから突出する外部接続端子としての半
田ボール１５を複数個形成する。尚、この半田ボール１
５を形成する工程は、集積回路チップ１３を接続する工
程の前後であってもよい。

【００４２】上記最後の工程で形成される外部接続端子
としては、上記半田ボール１５に限らず、リードフレー
ムであってもよく、又、集積回路パッケージ１２の端子
である半田ボール１２ａに対応する位置にこの外部接続
端子が形成されれば、スルーホール１１ｍは、これら半
田ボール１２ａ及び外部接続端子から偏倚した位置に形
成されていてもよい。

【００４３】上記第１の実施形態によれば、フレキシブ
ル基板１１が折り曲げられて、集積回路パッケージ１
２、１７と集積回路チップ１３とが、横方向（水平方
向）に配列されるのではなく縦方向（上下方向）に配列
されるため、半導体装置１０としての横方向の外形寸法
を、集積回路パッケージ１２、１７と同等の寸法とする
ことができ、又、フレキシブル基板１１の厚さが約０．
０４ｍｍ程度、集積回路チップ１３の厚さが約０．１ｍ
ｍ程度のものを用いた場合、半導体装置１０全体の高さ
は、集積回路パッケージ１２、１７の高さに比べ、０．
３〜０．５ｍｍ程度の増加に留まるため、マルチチップ
モジュール化を行ないつつ、装置全体としての小型化を
達成することができる。また、集積回路パッケージ１
２、１７の端子１２ａ、１７ａに対応させて半田ボール
１５を設けたことから、集積回路パッケージ１２、１７
そのものが実装される実装基板（不図示）に対して、こ
の半導体装置１０を実装することができる。したがっ
て、集積回路パッケージ１２，１７とこの集積回路パッ
ケージ１２、１７を含む半導体装置１０との間におい
て、実装基板に対する互換性を確保することができる。

【００４４】図４（ｂ），（ｃ）、図５（ａ），
（ｂ），（ｃ）は、それぞれ、前述外部接続端子につい
てのその他の接続形態を示すものである。図４（ｂ）に
示す接続形態は、第１の半導体ユニットとしてＱＦＰタ
イプの集積回路パッケージ１７を採用し、この集積回路
パッケージ１７のリードフレーム１７ａを第１の導体パ
ターン１４ａに接続し、このリードフレーム１７ａの接
続端部の直下にめっき等で電気的導通がとられたスルー
ホール１１ｍを形成し、このスルーホール１１ｍの直下
に外部接続端子としての半田ボール１５を形成したもの
である。

【００４５】図４（ｃ）に示す接続形態は、第１の半導
体ユニットとしてＢＧＡタイプの集積回路パッケージ１
２を採用し、この集積回路パッケージ１２の半田ボール
１２ａを第１の導体パターン１４ａに接続し、この半田
ボール１２ａから偏倚した位置にめっき等で電気的導通
がとられたスルーホール１１ｍを形成し、又、フレキシ
ブル基板１１の他方の面１１ｂに第３の導体パターン１
４ｃを配設し、このスルーホール１１ｍを通して第１の
導体パターン１４ａと第３の導体パターン１４ｃとを電
気的に接続し、さらに、上記半田ボール１２ａの下方に
対応する位置において、この第３の導体パターン１４ｃ
に外部接続端子としての半田ボール１５を形成したもの
である。

【００４６】図５（ａ）に示す接続形態は、第１の半導
体ユニットとしてＱＦＰタイプの集積回路パッケージ１
７を採用し、この集積回路パッケージ１７のリードフレ
ーム１７ａを第１の導体パターン１４ａに接続し、この
リードフレーム１７ａの接続端部から偏倚した位置にめ
っき等で電気的導通がとられたスルーホール１１ｍを形
成し、又、フレキシブル基板１１の他方の面１１ｂに第
３の導体パターン１４ｃを配設し、このスルーホール１
１ｍを通して第１の導体パターン１４ａと第３の導体パ
ターン１４ｃとを電気的に接続し、さらに、上記リード
フレーム１７ａの接続部分の下方に対応する位置におい
て、この第３の導体パターン１４ｃに外部接続端子とし
ての半田ボール１５を形成したものである。

【００４７】図５（ｂ）に示す接続形態は、第１の半導
体ユニットとしてＢＧＡタイプの集積回路パッケージ１
２を採用し、この集積回路パッケージ１２の半田ボール
１２ａを第１の導体パターン１４ａに接続し、この半田
ボール１２ａから偏倚した位置にめっき等で電気的導通
がとられたスルーホール１１ｍを形成し、又、フレキシ
ブル基板１１の他方の面１１ｂに第３の導体パターン１
４ｃを配設し、このスルーホール１１ｍを通して第１の
導体パターン１４ａと第３の導体パターン１４ｃとを電
気的に接続し、さらに、この第３の導体パターン１４ｃ
に外部接続端子としてのリードフレーム１８を接続し、
上記半田ボール１２ａの下方に対応する位置において、
上記リードフレーム１８の接続端部が位置付けられるよ
うに形成したものである。

【００４８】図５（ｃ）に示す接続形態は、第１の半導
体ユニットとしてＱＦＰタイプの集積回路パッケージ１
７を採用し、この集積回路パッケージ１７のリードフレ
ーム１７ａを第１の導体パターン１４ａに接続し、この
リードフレーム１７ａの接続端部から偏倚した位置にめ
っき等で電気的導通がとられたスルーホール１１ｍを形
成し、又、フレキシブル基板１１の他方の面１１ｂに第
３の導体パターン１４ｃを配設し、このスルーホール１
１ｍを通して第１の導体パターン１４ａと第３の導体パ
ターン１４ｃとを電気的に接続し、さらに、この第３の
導体パターン１４ｃに外部接続端子としてのリードフレ
ーム１８を接続し、上記リードフレーム１７ａの接続端
部の下方に対応する位置において、上記リードフレーム
１８の接続端部が位置付けられるように形成したもので
ある。

【００４９】上記の如く、外部接続端子の接続形態とし
て種々のものを適宜採用することにより、本発明の半導
体装置を、実装基板に応じて確実に実装することが可能
となる。

【００５０】図６は、本発明に係る半導体装置の第２の
実施形態を示す縦断面図である。この半導体装置２０
は、図６に示すように、１つの絶縁性基板としてのフレ
キシブル基板２１と、このフレキシブル基板２１の一方
の面２１ａ上に配置された集積回路を備える第１の半導
体ユニットとしての、例えばＢＧＡ（ボールグリッドア
レイ）タイプの集積回路パッケージ２２と、同様にフレ
キシブル基板２１の一方の面２１ａ上に配置された集積
回路を備える第２の半導体ユニットとしての、例えばベ
アチップである２つの集積回路チップ２３と、この集積
回路パッケージ２２と集積回路チップ２３とを電気的に
接続する導電路としての銅製の導体パターン２４と、集
積回路パッケージ２２の端子である半田ボール２２ａに
対応するように、フレキシブル基板２１の他方の面２１
ｂから突出して設けられて外部すなわち実装基板との接
続に用いる外部接続端子としての半田ボール２５とを、
その基本構成として備えている。

【００５１】そして、上記フレキシブル基板２１は、そ
の一方の面２１ａ上に共に配置された集積回路パッケー
ジ２２と集積回路チップ２３とが相対向するように、約
１８０°折り曲げられている。すなわち、集積回路パッ
ケージ２２の上方に、集積回路チップ２３の端面が位置
して、これら集積回路パッケージ２２と集積回路チップ
２３とが上下方向に積層されるように配置された状態と
なっている。

【００５２】このように、フレキシブル基板２１が折り
曲げられて、集積回路パッケージ２２と集積回路チップ
２３とが、横方向（水平方向）に配列されるのではなく
縦方向（上下方向）に配列されるため、半導体装置２０
としての横方向の外形寸法は、集積回路パッケージ２２
と同等の寸法とすることができ、又、フレキシブル基板
２１の厚さが約０．０４ｍｍ程度、集積回路チップ２３
の厚さが約０．１ｍｍ程度のものを用いた場合、半導体
装置２０全体の高さは、集積回路パッケージ２２の高さ
に比べ、０．３〜０．５ｍｍ程度の増加に留まる。した
がって、マルチチップモジュール化を行ないつつ、装置
全体としての小型化を達成することができる。また、集
積回路パッケージ２２の端子２２ａに対応させて半田ボ
ール２５を設けたことから、集積回路パッケージ２２そ
のものが実装される実装基板（不図示）に対して、この
半導体装置２０を実装することができる。したがって、
集積回路パッケージ２２とこの集積回路パッケージ２２
を含む半導体装置２０との間において、実装基板に対す
る互換性を確保することができる。

【００５３】ここで、上記導体パターン２４は、図６に
示すように、フレキシブル基板２１の一方の面２１ａ上
において、集積回路パッケージ２２が配置される領域及
びこの領域から他端側の集積回路チップ２３が配置され
る領域まで伸長して配設されており、この導体パターン
２４には、集積回路パッケージ２２の半田ボール２２ａ
がリフローソルダリングにより電気的に接続され、又、
集積回路チップ２３がバンプ２３ａを介してフリップチ
ップ方式により接続されている。上記導体パターン２４
が、第１の半導体ユニットである集積回路パッケージ２
２と第２の半導体ユニットである集積回路チップ２３と
を電気的に接続する導電路を形成するものである。尚、
集積回路パッケージ２２の接続は、上記リフローソルダ
リングの他に、ウエーブソルダリングによる方法等種々
の接続方法を採用することができ、又、集積回路チップ
２３の接続についても、上記フリップチップ方式の他
に、ワイヤボンディングによる方法等種々の接続方法を
採用することができる。

【００５４】また、フレキシブル基板２１には、集積回
路パッケージ２２の端子である半田ボール２２ａに対応
する部分に複数個のスルーホール２１ｍが形成されてい
る。そして、このスルーホール２１ｍには、めっきある
いは半田ポスト等により電気的導電路が形成されてお
り、このスルーホル２１ｍを通して、フレキシブル基板
２１の他方の面２１ｂから突出する半田ボール２５とが
電気的に接続されている。

【００５５】上記フレキシブル基板２１が約１８０°折
り曲げられた状態において、集積回路パッケージ２２の
上面と集積回路チップ２３の端面とが相対向する領域の
間隙部分には、固定手段としての熱硬化性接着剤２６が
塗布されており、この熱硬化性接着剤２６により、両者
すなわち集積回路パッケージ２２と集積回路チップ２３
及びフレキシブル基板２１の折り曲げ部分２１ｃとの間
に相対的な移動が生じないように、あるいは、相対的な
移動が抑制されるようになっている。尚、上記固定手段
としては、熱硬化性接着剤２６の他に、両面テープ等を
採用することもできる。

【００５６】また、上記第２の半導体ユニットとしての
集積回路チップ２３に、バウンダリ方式に基づく動作試
験を行なうためのバウンダリスキャン機能、すなわち、
バウンダリスキャン試験回路を持たせることも可能であ
り、この場合には、バウンダリスキャン機能を持たない
集積回路パッケージ２２と、バウンダリスキャン機能を
持つ集積回路チップ２３とが電気的に接続されて、全体
としてバウンダリスキャン機能を持つ半導体装置２０が
形成されることになる。このように、集積回路チップ２
３にバウンダリスキャン機能を持たせることにより、半
導体装置２０が実装基板に実装された状態で、動作試験
を行なうことができる

【００５７】ここで、上記バウンダリスキャン機能とし
ては、前述第１の実施形態同様に、ＩＥＥＥ−１１４
９．１に規定されるバウンダリスキャン試験回路を設け
ればよく、この試験回路は、バウンダリスキャンセル、
テストアクセスポートコントローラ、及びテストデータ
インプット，テストクロック，テストモードセレクト，
テストデータアウトプット等のポート等からなるもので
ある。

【００５８】上記実施形態においては、第１の半導体ユ
ニットとして、ＢＧＡ（ボールグリッドアレイ）タイプ
の集積回路パッケージ２２を採用したが、図７に示すよ
うに、ＱＦＰ（クワッドフラットパッケージ）タイプの
集積回路パッケージ２７を採用し、その端子であるリー
ドフレーム２７ａを、前述同様に、導体パターン２４に
接続してもよい。尚、この実施形態では、フレキシブル
基板２１の一方の面２１ａ上に設けられる第２の半導体
ユニットとしての集積回路チップ２３を横方向に２個配
置したものである。

【００５９】この実施形態においても、前述同様に、フ
レキシブル基板２１が折り曲げられて、集積回路パッケ
ージ２７と集積回路チップ２３とが、横方向（水平方
向）に配列されるのではなく縦方向（上下方向）に積層
されるように配列されるため、半導体装置２０としての
横方向の外形寸法は、集積回路パッケージ２７と同等の
寸法とすることができ、特に、図７に示すように、フレ
キシブル基板２１を折り返す方向に複数個の集積回路チ
ップ２３を配置することから、単に横方向に集積回路パ
ッケージ２７及び２個の集積回路チップ２３を配置する
ものに比べて、幅狭化の点でより効果的である。これに
より、マルチチップモジュール化を行ないつつ、装置全
体としての小型化を達成することができる。

【００６０】次に、上記第１の実施形態に係る半導体装
置２０の製造方法について説明する。先ず、図８（ａ）
に示すように、絶縁性のフレキシブル基板２１を用意
し、集積回路パッケージ２２が配置される領域内におい
てその端子である半田ボール２２ａに対応するように、
複数個のスルーホール２１ｍを形成する。また、フレキ
シブル基板２１の一方の面２１ａ上でかつ集積回路パッ
ケージ２２が配置される領域から集積回路チップ２３が
配置される領域まで伸長して導電路としての導体パター
ン２４を配設する。この工程においては、前述第１の実
施形態の場合に比べて、フレキシブル基板２１の他方の
面２１ｂに別個の導体パターンを形成する必要がなく、
又、集積回路チップ２３が配置される領域にスルーホー
ルを形成する必要がなく、その分だけ工程を簡略化する
ことができる。

【００６１】続いて、図８（ｂ）に示すように、フレキ
シブル基板２１の一方の面２１ａに配設された導体パタ
ーン２４の右側上部に、バンプ２３ａを介して、第２の
半導体ユニットである集積回路チップ２３を例えばフリ
ップチップ方式で接続し、バンプ２３ａを埋設するよう
に封止樹脂２３ｂにより樹脂封止する。

【００６２】さらに続いて、図８（ｃ）に示すように、
フレキシブル基板２１の一方の面２１ａに配設された導
体パターン２４の左側上部に、半田ボール２２ａを介し
て、第１の半導体ユニットとしてここではＢＧＡタイプ
の集積回路パッケージ２２を例えばリフローソルダリン
グにより接続する。

【００６３】次に、図８（ｄ）に示すように、フレキシ
ブル基板２１の一方の面２１ａ上に取り付けられた集積
回路パッケージ２２の上面の一部に、例えば熱硬化性接
着剤２６を塗布する。この際、この熱硬化性接着剤２６
を塗布する領域は、集積回路パッケージ２２の上面に限
らず、後の曲げ工程によりフレキシブル基板２１と対向
することになる集積回路パッケージ２２の側面、あるい
は、その他の所望の箇所に塗布してもよい。

【００６４】続いて、図８（ｅ）に示すように、曲げ加
工装置（不図示）を用いて、フレキシブル基板２１の集
積回路チップ２３が、集積回路パッケージ２２の上方に
位置付けられるように、集積回路チップ２３が配置され
た部分２１ｃを約１８０°折り返して、前工程で設けた
熱硬化性接着剤２６に集積回路チップ２３の端面を密着
させて、固着させる。

【００６５】最後に、図８（ｆ）に示すように、集積回
路パッケージ２２の端子である半田ボール２２ａに対応
して形成されたスルーホール２１ｍの位置において、フ
レキシブル基板２１の他方の面２１ｂから突出する外部
接続端子としての半田ボール２５を複数個形成する。
尚、この半田ボール２５を形成する工程は、集積回路チ
ップ２３を接続する工程の前後であってもよい。

【００６６】上記最後の工程で形成される外部接続端子
としては、上記半田ボール２５に限らず、リードフレー
ムであってもよく、又、集積回路パッケージ２２の端子
である半田ボール２２ａに対応する位置にこの外部接続
端子が形成されれば、スルーホール２１ｍは、これら半
田ボール２２ａ及び外部接続端子である半田ボール２５
から偏倚した位置に形成されていてもよい。

【００６７】上記第２の実施形態によれば、フレキシブ
ル基板２１が折り曲げられて、集積回路パッケージ２
２、２７と集積回路チップ２３とが、横方向（水平方
向）に配列されるのではなく縦方向（上下方向）に配列
されるため、半導体装置２０としての横方向の外形寸法
を、集積回路パッケージ２２、２７と同等の寸法とする
ことができ、又、フレキシブル基板２１の厚さが約０．
０４ｍｍ程度、集積回路チップ２３の厚さが約０．１ｍ
ｍ程度のものを用いた場合、半導体装置２０全体の高さ
は、集積回路パッケージ２２、２７の高さに比べ、０．
３〜０．５ｍｍ程度の増加に留まるため、マルチチップ
モジュール化を行ないつつ、装置全体としての小型化を
達成することができる。また、集積回路パッケージ２
２、２７の端子２２ａ、２７ａに対応させて半田ボール
２５を設けたことから、集積回路パッケージ２２、２７
そのものが実装される実装基板（不図示）に対して、こ
の半導体装置２０を実装することができる。したがっ
て、集積回路パッケージ２２，２７とこの集積回路パッ
ケージ２２、２７を含む半導体装置２０との間におい
て、実装基板に対する互換性を確保することができる。

【００６８】

【発明の効果】以上述べたように、本発明の半導体装置
によれば、１つの絶縁性基板に対して、集積回路を備え
る第１の半導体ユニットが上記絶縁性基板の一方の面上
に配置され、かつ、集積回路を備える第２の半導体ユニ
ットが上記絶縁性基板の他方の面上に配置され、さら
に、上記絶縁性基板が、上記第１の半導体ユニットと上
記第２の半導体ユニットが配置された部分とが相対向す
るように折り曲げられていることから、上記第１の半導
体ユニットと上記第２の半導体ユニットとは、お互いが
平面状に配置されるのではなく、積層されるように配置
されることになる。これにより、マルチチップモジュー
ル化を行ないつつ、装置全体としての小型化を達成する
ことができ、さらには、高密度実装化を達成することが
できる。

【００６９】また、上記第１の半導体ユニットの端子に
対応する位置において、フレキシブル基板の他方の面か
ら突出する表面実装用の外部接続端子が設けられている
ことから、第１の半導体ユニットが実装される実装基板
等に対して、この第１の半導体ユニットを含む半導体装
置を表面実装することができ、これにより、実装基板に
対する第１の半導体ユニットと第１の半導体ユニットを
含む半導体装置との互換性を確保することができる。し
たがって、従来の半導体装置の設計、設備等を流用する
ことができ、開発時間の短縮化、開発コストの低減等を
達成することができる。

【００７０】上記半導体装置においては、上記外部接続
端子を、上記絶縁性基板に形成されたスルーホールを通
して、上記第１の半導体ユニットが配置された側の一方
の面とは反対側の他方の面から突出するように形成し、
あるいは、上記スルーホールから偏倚した位置にて反対
側の他方の面から突出するように形成した場合におい
て、上記第１の半導体ユニットにより画定される範囲と
同等の範囲内において、この半導体装置を実装基板等に
表面実装することができ、これにより、マルチチップモ
ジュール化を行なった半導体装置の幅狭化を達成するこ
とができる。

【００７１】上記半導体装置においては、上記第１の半
導体ユニットと上記第２の半導体ユニットが配置された
絶縁性基板の部分との間に、両者を固定する固定手段が
配置された場合において、両者間の相対的な移動を防止
あるいは抑制することができ、これにより、装置全体と
しての剛性を向上させることができる。

【００７２】上記半導体装置においては、上記第１の半
導体ユニットと第２の半導体ユニットとを電気的に接続
する導電路を、上記絶縁性基板の一方の面上に形成され
た第１の導体パターンと、上記絶縁性基板の他方の面上
に形成された第２の導体パターンと、上記絶縁性基板に
形成されて上記第１の導体パターンと上記第２の導体パ
ターンとを電気的に接続するスルーホールとにより形成
した場合において、従来の製造方法を用いて、比較的容
易にこの導電路を形成することができる。

【００７３】上記半導体装置においては、上記第２の半
導体ユニットとして、バウンダリスキャン機能を有した
集積回路チップを採用した場合において、バウンダリス
キャン機能を持たない第１の半導体ユニットに対して
も、表面実装状態においての動作試験を行なうことがで
きる。

【００７４】また、本発明の半導体装置によれば、１つ
の絶縁性基板に対して、それぞれ集積回路を備える第１
の半導体ユニットと第２の半導体ユニットとが上記絶縁
性基板の同一の面上に配置され、かつ、上記絶縁性基板
が、上記第１の半導体ユニットと上記第２の半導体ユニ
ットとが相対向するように折り曲げられていることか
ら、上記第１の半導体ユニットと上記第２の半導体ユニ
ットとは、お互いが平面状に配置されるのではなく、積
層されるように配置されることになる。これにより、マ
ルチチップモジュール化を行ないつつ、装置全体として
の小型化を達成することができ、さらには、高密度実装
化を達成することができる。また、第２の半導体モジュ
ールが絶縁性基板の内側に囲まれるように配置されるこ
とになるため、この第２の半導体モジュールとして例え
ばベアチップ等を採用した場合に、その保護を行なうこ
とができる。

【００７５】また、上記第１の半導体ユニットの端子に
対応する位置において、フレキシブル基板の他方の面か
ら突出する表面実装用の外部接続端子が設けられている
ことから、第１の半導体ユニットが実装される実装基板
等に対して、この第１の半導体ユニットを含む半導体装
置を表面実装することができ、これにより、実装基板に
対する第１の半導体ユニットと第１の半導体ユニットを
含む半導体装置との互換性を確保することができる。し
たがって、従来の半導体装置の設計、設備等を流用する
ことができ、開発時間の短縮化、開発コストの低減等を
達成することができる。

【００７６】上記半導体装置においては、上記外部接続
端子を、上記絶縁性基板に形成されたスルーホールを通
して、上記第１の半導体ユニットが配置された側の一方
の面とは反対側の他方の面から突出するように形成し、
あるいは、上記スルーホールから偏倚した位置にて反対
側の他方の面から突出するように形成した場合におい
て、上記第１の半導体ユニットにより画定される範囲と
同等の範囲内において、この半導体装置を実装基板等に
表面実装することができ、これにより、マルチチップモ
ジュール化を行なった半導体装置の幅狭化を達成するこ
とができる。

【００７７】上記半導体装置においては、上記第１の半
導体ユニットと上記第２の半導体ユニットとの間に、両
者を固定する固定手段が配置された場合において、この
固定手段が両者間の相対的な移動を防止あるいは抑制す
ることができ、これにより、装置全体としての剛性を向
上させることができる。

【００７８】上記半導体装置においては、上記第１の半
導体モジュールと第２の半導体モジュールとを電気的に
接続する導電路を、上記絶縁性基板の一方の面上に形成
された導体パターンで形成した場合において、従来の製
造方法を用いて、比較的容易にこの導電路を形成するこ
とができ、さらに、前述発明に係る半導体装置のよう
に、フレキシブル基板の他方の面上に別の第２の導体パ
ターンあるいは第２の半導体ユニットの領域に位置する
スルーホールを形成する必要がなく、製造工程の簡略化
を達成することができる。

【００７９】上記半導体装置においては、前述発明に係
る半導体装置と同様に、上記第２の半導体ユニットとし
て、バウンダリスキャン機能を有した集積回路チップを
採用した場合において、バウンダリスキャン機能を持た
ない第１の半導体ユニットに対しても、表面実装状態に
おいての動作試験を行なうことができる。

【図面の簡単な説明】

【図１】本発明に係る半導体装置の第１の実施形態を示
すものであり、（ａ）はその外観斜視図、（ｂ）はその
縦断面図である。

【図２】本発明に係る半導体装置の第１の実施形態を示
すものであり、その一部を構成する第１の半導体ユニッ
トとして他のタイプのものを採用した実施形態を示す縦
断面図である。

【図３】図１に示す半導体装置の製造方法を示すもので
あり、（ａ）〜（ｆ）はその製造方法の各段階における
工程図である。

【図４】半導体装置の一部を構成する外部接続端子の部
分を示すものであり、（ａ）は図１に示す半導体装置の
拡大縦断面図、（ｂ）及び（ｃ）は他の接続形態を示す
拡大縦断面図である。

【図５】半導体装置の一部を構成する外部接続端子の部
分を示すものであり、（ａ）〜（ｃ）はさらに他の接続
形態を示す拡大縦断面図である。

【図６】本発明に係る半導体装置の第２の実施形態を示
す縦断面図である。

【図７】本発明に係る半導体装置の第２の実施形態を示
すものであり、その一部を構成する第１の半導体ユニッ
トとして他のタイプのものを採用した実施形態を示す縦
断面図である。

【図８】図６に示す半導体装置の製造方法を示すもので
あり、（ａ）〜（ｆ）はその製造方法の各段階における
工程図である。

【符号の説明】

１０・・・半導体装置、１１・・・フレキシブル基板
（絶縁性基板）、１１ａ・・・一方の面、１１ｂ・・・
他方の面、１１ｍ，１１ｎ・・・スルーホール、１２・
・・集積回路パッケージ（第１の半導体ユニット）、１
２ａ・・・半田ボール（端子）、１３・・・集積回路チ
ップ（第２の半導体ユニット）、１３ａ・・・バンプ、
１３ｂ・・・封止樹脂、１４ａ・・・第１の導体パター
ン、１４ｂ・・・第２の導体パターン、１５・・・半田
ボール（外部接続端子）、１６・・・熱硬化性接着剤
（固定手段）、１７・・・集積回路パッケージ（第１の
半導体ユニット）、１７ａ・・・リードフレーム、２０
・・・半導体装置、２１・・・フレキシブル基板、２１
ａ・・・一方の面、２１ｂ・・・他方の面、２１ｍ・・
・スルーホール、２２・・・集積回路パッケージ（第１
の半導体ユニット）、２２ａ・・・半田ボール（端
子）、２３・・・集積回路チップ（第２の半導体ユニッ
ト）、２３ａ・・・バンプ、２３ｂ・・・封止樹脂、２
４・・・導体パターン、２５・・・半田ボール（外部接
続端子）、２６・・・熱硬化性接着剤（固定手段）、２
７・・・集積回路パッケージ（第１の半導体ユニッ
ト）、２７ａ・・・リードフレーム。

Claims (12)

【特許請求の範囲】
1. 【請求項１】 １つの絶縁性基板と、前記絶縁性基板上
   に取り付けられてそれぞれ集積回路を備える第１の半導
   体ユニット及び第２の半導体ユニットと、前記第１の半
   導体ユニットと前記第２の半導体ユニットとを電気的に
   接続する導電路と、前記第１の半導体ユニットの端子に
   対応するように前記絶縁性基板上に設けられて外部との
   接続に用いる外部接続端子と、を備えた半導体装置であ
   って、 前記第１の半導体ユニットは、前記絶縁性基板の一方の
   面上に配置され、 前記第２の半導体ユニットは、前記絶縁性基板の他方の
   面上に配置され、 前記絶縁性基板は、前記第１の半導体ユニットと前記第
   ２の半導体ユニットが配置された部分とが相対向するよ
   うに折り曲げられている、ことを特徴とする半導体装
   置。
2. 【請求項２】 前記外部接続端子は、前記絶縁性基板に
   形成されたスルーホールを通して、前記第１の半導体ユ
   ニットが配置された側の一方の面とは反対側の他方の面
   から突出するように形成されている、ことを特徴とする
   請求項１記載の半導体装置。
3. 【請求項３】 前記外部接続端子は、前記第１の半導体
   ユニットが配置された側の一方の面とは反対側の他方の
   面から突出する突出部分が、前記スルーホールから偏倚
   した位置に形成されている、ことを特徴とする請求項２
   記載の半導体装置。
4. 【請求項４】 前記第１の半導体ユニットと前記第２の
   半導体ユニットが配置された絶縁性基板の部分との間に
   は、両者を固定する固定手段が配置されている、ことを
   特徴とする請求項１記載の半導体装置。
5. 【請求項５】 前記導電路は、前記絶縁性基板の一方の
   面上に形成された第１の導体パターンと、前記絶縁性基
   板の他方の面上に形成された第２の導体パターンと、前
   記絶縁性基板に形成されて前記第１の導体パターンと前
   記第２の導体パターンとを電気的に接続するスルーホー
   ルとを有する、ことを特徴とする請求項１記載の半導体
   装置。
6. 【請求項６】 前記第２の半導体ユニットは、バウンダ
   リスキャン機能を有した集積回路チップである、ことを
   特徴とする請求項１記載の半導体装置。
7. 【請求項７】 １つの絶縁性基板と、前記絶縁性基板上
   に取り付けられてそれぞれ集積回路を備える第１の半導
   体ユニット及び第２の半導体ユニットと、前記第１の半
   導体ユニットと前記第２の半導体ユニットとを電気的に
   接続する導電路と、前記第１の半導体ユニットの端子に
   対応するように前記絶縁性基板上に設けられて外部との
   接続に用いる外部接続端子と、を備えた半導体装置であ
   って、 前記第１の半導体ユニット及び前記第２の半導体ユニッ
   トは、前記絶縁性基板の同一の面上に配置され、 前記絶縁性基板は、前記第１の半導体ユニットと前記第
   ２の半導体ユニットとが相対向するように折り曲げられ
   ている、ことを特徴とする半導体装置。
8. 【請求項８】 前記外部接続端子は、前記絶縁性基板に
   形成されたスルーホールを通して、前記第１の半導体ユ
   ニットが配置された側の一方の面とは反対側の他方の面
   から突出するように形成されている、ことを特徴とする
   請求項７記載の半導体装置。
9. 【請求項９】 前記外部接続端子は、前記第１の半導体
   ユニットが配置された側の一方の面とは反対側の他方の
   面から突出する突出部分が、前記スルーホールから偏倚
   した位置に形成されている、ことを特徴とする請求項８
   記載の半導体装置。
10. 【請求項１０】 前記第１の半導体ユニットと前記第２
    の半導体ユニットとの間には、両者を固定する固定手段
    が配置されている、ことを特徴とする請求項７記載の半
    導体装置。
11. 【請求項１１】 前記導電路は、前記絶縁性基板の一方
    の面上に形成された半導体パターンを有する、ことを特
    徴とする請求項７記載の半導体装置。
12. 【請求項１２】 前記第２の半導体ユニットは、バウン
    ダリスキャン機能を有した集積回路チップである、こと
    を特徴とする請求項７記載の半導体装置。