JP2000223650A - マルチチップ用チップ・スケール・パッケージ - Google Patents

マルチチップ用チップ・スケール・パッケージ

Info

Publication number
JP2000223650A
JP2000223650A JP11022263A JP2226399A JP2000223650A JP 2000223650 A JP2000223650 A JP 2000223650A JP 11022263 A JP11022263 A JP 11022263A JP 2226399 A JP2226399 A JP 2226399A JP 2000223650 A JP2000223650 A JP 2000223650A
Authority
JP
Japan
Prior art keywords
package
printed circuit
circuit board
film carrier
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11022263A
Other languages
English (en)
Other versions
JP3560488B2 (ja
Inventor
Meichi Sen
明 智 宣
Seitoku Rin
正 ▲徳▼ 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to JP02226399A priority Critical patent/JP3560488B2/ja
Priority to US09/241,340 priority patent/US6239367B1/en
Publication of JP2000223650A publication Critical patent/JP2000223650A/ja
Application granted granted Critical
Publication of JP3560488B2 publication Critical patent/JP3560488B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

(57)【要約】 【課題】 厚さが薄く、表面積の小さなマルチチップ用
チップ・スケール・パッケージを提供すること。 【解決手段】 フィルム・キャリヤを使用する。異なる
サイズの二つのチップを同じフィルム・キャリヤ上に配
置することができる。対向するフィルム・キャリヤの各
面上に、各チップを配置するために、フリップ・チップ
技術を使用する。フィルム・キャリヤに電気的に接続す
るために、各チップ上に突起が形成される。各チップの
一つの面を露出しておくために、チップの間に絶縁材が
充填される。フィルム・キャリヤの導電性ワイヤが、他
のキャリヤを通らないで、直接チップに接続される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
構造体に関し、特にマルチチップ用チップ・スケール・
パッケージ（ＣＳＰ）に関する。
【０００２】
【従来の技術】半導体製造技術がますます進歩するに連
れて、半導体装置の要件を満たすために関連技術をさら
に進歩させる必要がある。半導体装置の製造プロセス
は、通常、三つの段階を含む。第一の段階においては、
半導体基板を形成するために、エピタキシ技術が使用さ
れる。金属酸化膜半導体（ＭＯＳ）のような半導体装置
および多層相互接続部は、第二段階において前記基板上
に形成される。第三の段階は、パッケージ・プロセスで
ある。薄く、軽量で、小型に、すなわち、半導体装置の
集積度をより高めて、装置または電子製品を作るのが現
在の傾向の主流である。パッケージについては、集積度
を高めるために、チップ・スケール・パッケージ、マル
チチップ・モジュール（ＭＣＭ）のような多くの技術が
開発されてきた。ライン幅０．１８ミクロンの製造技術
の開発は、非常な関心を集め、パッケージ容積をさらに
小さくするために、非常に熱心な研究が行われてきた。
非常に重要なパッケージ技術の一つは、一つ以上のチッ
プを単一のパッケージ内に配置する技術である。マルチ
チップ・パッケージの場合には、製造コストおよびパッ
ケージ容積を低減するために、プロセッサ、ダイナミッ
クＲＡＭ（ＤＲＡＭ）およびフラッシュ・メモリを含む
メモリ、および論理回路のチップを一緒に、単一のパッ
ケージ内に収容することができる。さらに、効率を向上
させるために、信号送信経路が短縮される。マルチチッ
プＩＣパッケージ技術は、また、可変機能および動作周
波数を持った、例えば、下記のマルチチップ・システム
にも適用することができる。
【０００３】１．メモリ・チップ、マイクロプロセッ
サ、抵抗、コンデンサおよびインダクタを備えるシステ
ム。
【０００４】２．メモリ・チップ（ＤＲＡＭ）、論理回
路チップ、およびメモリ・チップ（フラッシュ・メモ
リ）を備えるシステム。
【０００５】３．アナログ・チップ、論理回路チップ、
（ＤＲＡＭ、ＳＲＡＭ、フラッシュ・メモリを含む）メ
モリ・チップ、抵抗、コンデンサおよびインダクタを備
えるシステム。
【０００６】図１は、従来のマルチチップ・モジュール
である。多層プリント基板（ＰＣＢ）は、通常、マルチ
チップ・モジュールのキャリヤの基板として使用され
る。一つ以上のチップ１２が、絶縁接着剤１４により前
記基板１０上に接着される。チップ１２上のボンディン
グ・パッドは、導電性ワイヤ１６により、基板１０上の
ターミナルに電気的に接続している。ワイヤ・ボンディ
ングの他に、フリップ・チップまたは突起（バンプ）を
使用するコントロール・コラプス・チップ接続（Ｃ４）
により、チップ１２と基板１０との間を接続することが
できる。チップ１２を密封するために樹脂１８を使用す
ることができ、プリント基板上の前記ターミナルに接続
するために、半田のボール２０を使用するボール・グリ
ッド・アレー（ＢＧＡ）により、全パッケージとプリン
ト基板との間を電気接続することができる。
【０００７】
【発明が解決しようとする課題】この従来のマルチチッ
プ・モジュールの欠点としては、広い面積が占有される
という事実をあげることができる。何故なら、複数のチ
ップが表面の同じ側上に設置されるからである。それ
故、パッケージの容積は大きくなり、チップ間の信号経
路は長くなる。さらに、チップとキャリヤとの間を接続
するために、フリップ・チップ技術を使用することによ
り、パッケージの容積を小さくすることができても、試
験を行う場合には、実績のある高品質ダイ（ＫＧＤ）法
を使用しなければならない。
【０００８】米国特許第５，３３１，２３５号は、パッ
ケージの容積をさらに小さくするための対面マルチチッ
プ・パッケージを開示している。図２の場合、このマル
チチップ・パッケージは、テープ自動化ボンディング
（ＴＡＢ）により、向き合った状態に配置されている二
つのチップ３０および３２を備える。内部リード・ボン
ディング（ＩＬＢ）の場合には、二つのチップ３０、３
２は、フィルム・キャリヤ３８に電気的に接続するため
の突起３４、３６を持つ。外部リード・ボンディング
（ＯＬＢ）の場合には、チップ３０、３２は、リード・
フレーム４０に接続している。半田ボール４２は、二つ
のチップ３０、３２の間に形成される。チップ３０、３
２、フィルム・キャリヤ３８、およびリード・フレーム
４０は、樹脂４４により成形される。このマルチチップ
・パッケージは、テープ自動化ボンディング技術を使用
する。チップとプリント基板との間の電気接続は、リー
ド・フレームまたは他のキャリヤを設置することにより
行われる。信号送信経路は長くなる。さらに、パッケー
ジの成形材（樹脂）を使用するために、厚さも表面積も
大きくなる。適用範囲が狭くなり、熱の放散は効率的に
行われない。さらに、この種のパッケージは、高周波製
品には使用することができない。
【０００９】本発明は、厚さが薄く、表面積の小さなマ
ルチチップ用チップ・スケール・パッケージを提供す
る。一つ以上のチップを一つのキャリヤ内にパッケージ
することができる。表面積は、その内部にパッケージさ
れている最も大きなチップとほぼ同じか、すこし大き
い。マルチチップ用チップ・スケール・パッケージの信
号送信経路は、チップの性能を向上させるために短くな
っている。
【００１０】マルチチップ用チップ・スケール・パッケ
ージは、熱の放散性能が高い。熱の放散は、プリント基
板上の金属プレートまたはプリント回路により行われ
る。別の方法としては、別に熱放散装置を設けることが
できる。
【００１１】さらに、チップ・パッケージの試験は、実
績のある高品質ダイ法を使用しないで、パッケージ・プ
ロセス中に行うことができる。適用範囲を広げるため
に、回路構成部品を一つのキャリヤ上に配置することが
でき、チップ用パッケージでパッケージすることができ
る。
【００１２】
【課題を解決するための手段】上記目的および利点を達
成するために、マルチチップ用チップ・スケール・パッ
ケージが使用される。マルチチップを収容するために、
一つのフィルム・キャリヤが使用される。フリップ・チ
ップ技術を使用することにより、二つのチップは、フィ
ルム・キャリヤの二つの面上に、向き合った状態で配置
される。各チップは、フィルム・キャリヤに接続してい
る一つの突起を持つ。チップの間には絶縁材が満たさ
れ、一方、各チップのもう一つの面は露出している。従
って、パッケージの厚さは薄くなり、熱放散性能は向上
する。さらに、外部信号を直接送るために、フィルム・
キャリヤ上に導電性ワイヤが形成される。信号送信経路
は、追加のキャリヤを貫通することにより短くなる。
【００１３】プリント基板上にマルチチップ用チップ・
スケール・パッケージを配置する場合、熱放散を有利に
行うために、チップの一つの面をプリント基板上のプリ
ント回路または金属プレートに、直接接続することがで
きる。追加の熱放散装置を他方のチップの表面上のプリ
ント基板の遠い方の端部に設置することができる。それ
故、熱放散効果はさらに向上する。さらに、絶縁フィル
ム上に、少なくとも一つの設置用孔部が形成され、絶縁
材により満たされる。その結果、チップをフィルム・キ
ャリヤにしっかりと接続することができる。さらに、チ
ップを電気的に接続するために、インダクタのような回
路構成部品をフィルム・キャリヤ上に配置することがで
きる。チップと回路構成部品の両方を同じフィルム・キ
ャリヤ上にパッケージすることができる。それ故、パッ
ケージの適用範囲は広い。そのため、パッケージ品質が
改善され、信頼性が向上する。
【００１４】前記の簡単な説明および以下の詳細な説明
は、例示および説明のためのものであって、特許請求の
範囲に記載するように本発明を制限するものではない。
【００１５】
【発明の実施の形態】パッケージ・プロセス中のいくつ
かの段階は、通常、下記のステップを含む。
【００１６】１）キャリヤの選択：例えば、リード・フ
レーム、フィルム・キャリヤまたはプリント基板のよう
な要件に従って、いくつかのタイプのチップを選択しな
ければならない。フィルム・キャリヤは、通常、テープ
自動化ボンディング（ＴＡＢ）技術のために使用され
る。
【００１７】２）チップとキャリヤ間の電気接続：現
在、ワイヤ・ボンディング、フィルム自動化ボンディン
グ、およびフリップ・チップまたはコントロール・コラ
プス・チップ接続（Ｃ４）が開発され、広く使用されて
いる。
【００１８】３）パッケージおよび装置の密封：チップ
上の装置およびチップとキャリヤ間の接続を保護するた
めに、樹脂、セラミックまたは他のパッケージ材によ
り、チップおよびキャリヤを覆い、密封する。
【００１９】図３は、マルチチップ用チップ・スケール
・パッケージの断面図である。本発明の場合、種々のサ
イズの複数のチップ５０、５２、５４および５６が、こ
れらチップ５０〜５６の全容積にほぼ等しいサイズの一
つのパッケージ内に収容される。チップ５０〜５６は、
ＤＲＡＭ、ＲＯＭ、論理回路またはアナログ回路、また
は他の装置を含むことができる。キャリヤの選択に関し
ては、この実施形態の場合、フィルム・キャリヤ５８が
選択される。この図に示すように、フィルム・キャリヤ
５８は、絶縁フィルム６０と、この絶縁フィルム６０上
の導電性ワイヤ６２を備える。フィルム・キャリヤ５８
の導電性ワイヤ６２は、他の種類のキャリヤ内で使用さ
れる導電性ワイヤより厚さが薄く、また幅も狭い。この
種のパッケージは、高周波装置で使用することができ
る。
【００２０】フリップ・チップ（またはＣ４）技術を、
チップ５０〜５６とフィルム・キャリヤ５８との間の電
気接続を行うために使用することができる。本発明のフ
リップ・チップ技術により、パッケージの厚さを薄く
し、信号送信経路を短くすることができる。チップ５０
〜５６は、その表面６４、６６、６８および７０上に、
それぞれ、いくつかの装置を備えることができる。ボン
ディング・パッド（図示せず）を表面６４〜７０上に形
成することができ、一方、突起７２をボンディング・パ
ッド上に形成することができる。チップ５０〜５６は、
フィルム・キャリヤ５８の対向面上に、向き合った状態
で配置される。突起７２および導電性ワイヤ６２によ
り、チップ５０〜５６は電気的に接続される。導電性ワ
イヤ６２の他に、抵抗、コンデンサ、インダクタのよう
な回路構成部品７４も絶縁フィルム６０上に形成するこ
とができ、導電性ワイヤ６２によりチップ５０〜６０に
接続することができる。それ故、パッケージは、通信装
置、計算システム、または一つのシステムのような種々
の分野でより広く使用することができる。
【００２１】パッケージおよび装置の密封については、
エポキシのような絶縁材７６が、チップ５０および５６
の間に充填される。絶縁材７６は、表面６４および７０
上の装置を保護するためだけに、チップ５０および５６
の表面６４および７０間に充填されることに留意された
い。一方、チップ５０および５６のもう一方の面７８、
８０、８２および８４は、パッケージの寸法を小さく
し、熱放散経路を形成するために露出される。
【００２２】フィルム・キャリヤ５８の導電性ワイヤ６
２は、追加のキャリヤを使用しないで、チップ５０〜５
６および回路構成部品７４から外部装置またはシステム
に信号を送信するために使用されるので、信号送信経路
は短くなる。この図に示すように、導電性ワイヤ６２
は、その後曲げられ、特定の要件に従って湾曲または成
形される。導電性ワイヤ６２の形成プロセス、および導
電性ワイヤ６２とプリント基板との間の以降の表面実装
技術（ＳＭＴ）は、従来技術であるので、ここでの説明
は省略する。
【００２３】図４は、本発明の好適な実施形態で使用さ
れるフィルム・キャリヤの平面図である。ここで、フィ
ルム・キャリヤ５８についてさらに説明する。フィルム
・キャリヤ５８は、絶縁フィルム６０およびこの絶縁フ
ィルム６０上に配置されている。例えば銅のワイヤのよ
うな導電性ワイヤ６２を備える。通常、導電性ワイヤ６
２は、ストリップの形をしていて、パッケージされる前
は柔軟性を持つ。自動生産の場合には、絶縁フィルム６
０は、フィルム・キャリヤ５８の移動を容易にするため
に、その二つの端部のところに引き込み孔部８６を持
つ。絶縁フィルム６０は、さらに、コーナ部分が絶縁フ
ィルム６０の本体に接続しているコーナ支持リング８８
を備えることができる。従って、安定性を改善するため
に、導電性ワイヤ６２をコーナ支持リング８８上に配置
することができる。コーナ支持リング８８を導電性ワイ
ヤ６２上にテープで固定することもできるし、絶縁フィ
ルム６０と一体に形成することもできる。絶縁材７６の
取り付け状態を改善するために、例えば、十字形、円
形、長方形または他の幾何学的形状の設置用孔部９０が
コーナ部分に形成される。図４の場合には、チップ５０
〜５６の間の点線の枠９２で示す範囲が絶縁材６８によ
り充填され、設置用孔部９０が絶縁材７６により充填さ
れる。従って、絶縁材７６の固定状態が改善され、チッ
プ５０〜５６とフィルム・キャリヤ５８との間の固定状
態が改善される。
【００２４】さらに、回路構成部品７４をフィルム・キ
ャリヤ５８上に配置し、導電性ワイヤ６２を通して、チ
ップ５０〜５６と接続することができる。それ故、パッ
ケージを異なる機能および周波数範囲を含む、種々の分
野に使用することができる。例えば、パッケージは、通
信装置、計算システム、または一つのシステムに適用す
ることができる。図４の実施形態の場合には、チップ５
０、５２、５４はフィルム・キャリヤ５８上に一列に配
置される。当業者であれば、フィルム・キャリヤ上の異
なる位置に、異なるサイズの複数のチップを配置するこ
とができることを理解されたい。複数のチップは、回路
構成部品を組み立てることによって、フィルム・キャリ
ヤ上に配置することもできる。
【００２５】図５は、プリント基板上のマルチチップ用
チップ・スケール・パッケージの配置状態を示す。プリ
ント基板１００は、通常、基板１０２とプリント回路１
０４および１０６を備える。基板１０２は、例えば、積
層により形成された多段プリント基板である。プリント
回路１０４および１０６の材料は、例えば、銅フォイル
を含む。本発明の場合には、プリント基板１００は、フ
ィルム・キャリヤ５８の導電性ワイヤ６２に直接電気的
に接続している。それ故、例えば、表面実装技術によ
り、フィルム・キャリヤの導電性ワイヤと、プリント基
板１００の導電性ワイヤの間を接続する、従来技術と比
較すると、信号送信経路が短くなる。本発明の場合に
は、チップ５０〜５６の表面６４〜７０間に絶縁材７６
が充填され、表面７８〜８４は露出状態のまま放置され
る。チップ５０〜５６のパッケージが、プリント基板１
００の上に配置されているので、チップ５６の裸の面８
４は、この図に示すように、プリント回路１０６に直接
接続される。表面積を広くするために、プリント回路１
０６が、プリント回路１０６上のアースに接続してい
て、表面積が広くなったために、熱放散効果が改善され
る。さらに、チップ５０、５２、５４に対する熱放散経
路を形成するために、ヒート・シンクまたはヒート・ス
プレッダのような熱放散装置１０８を、プリント基板１
００の遠い面のところで、チップ５０、５２、５４の表
面７８、８０、８２上に設置することができる。
【００２６】フィルム・キャリヤを使用することによ
り、従来の実績のある高品質ダイ法を使用しないで、パ
ッケージ・プロセス中に、チップ・パッケージを試験す
ることができる。それ故、コストを低減することができ
る。
【００２７】
【発明の効果】要するに、本発明は、少なくとも下記の
利点を含む。
【００２８】１）マルチチップ用チップ・スケール・パ
ッケージを使用することにより、厚さが薄くなり、表面
積が小さくなる。パッケージのサイズは、チップの大き
さより少し大きい。
【００２９】２）信号送信のために、フィルム・キャリ
ヤの導電性ワイヤが、直接電気的にチップに接続してい
る。そのため、チップとプリント基板との間の信号送信
経路が短くなり、チップの性能が向上する。
【００３０】３）本発明は、裸のチップ・パッケージを
採用している。そのため、熱放散性能が改善される。熱
は、プリント基板上のプリント回路、金属プレート、ま
たは追加の熱放散装置により放散される。
【００３１】４）パッケージの試験を、実績のある高品
質ダイ法を使用しないで、パッケージ作業中に、チップ
に対して行うことができる。
【００３２】５）設置用孔部の形成により、チップとフ
ィルム・キャリヤとの間に充填された絶縁材の固定状態
が改善され、その結果、チップをより安定した状態で、
フィルム・キャリヤ上に配置することができる。
【００３３】６）回路構成部品を、パッケージのフィル
ム・キャリヤ上に、直接配置することができる。導電性
ワイヤにより、電気接続およびその信号送信の両方を行
うことができる。それ故、この種のパッケージは、本発
明の種々の分野に適用することができる。
【００３４】本明細書に開示した本発明の仕様および実
行を読めば、当業者なら他の実行方法を思いつくことが
できるだろう。上記仕様および実施形態は、単に例示と
してのものであって、本発明の真の範囲および精神は、
特許請求の範囲に記載してある。
【図面の簡単な説明】
【図１】従来のマルチチップ・モジュール・パッケージ
である。
【図２】従来の対面マルチチップ・モジュール・パッケ
ージの断面図である。
【図３】本発明の好適な実施形態のマルチチップ用チッ
プ・スケール・パッケージの断面図である。
【図４】本発明の好適な実施形態で使用するフィルム・
キャリヤである。
【図５】プリント基板に、本発明のマルチチップ用チッ
プ・スケール・パッケージを適用する方法の断面図であ
る。
【符号の説明】
５０，５２，５４，５６ チップ ５８ フィルム・キャリヤ ６０ 絶縁フィルム ６２ 導電性ワイヤ ７２ 突起 ７４ 回路構成部品 ７６ 絶縁材

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 マルチチップ用チップ・スケール・パッ
    ケージであって、 フィルム・キャリヤと、 前記フィルム・キャリヤの絶縁フィルムの二つの面上に
    配置され、各内面に、前記フィルム・キャリヤの導電性
    ワイヤと接続している突起を持つ複数のチップと、 前記フィルム・キャリヤ上に配置され、前記導電性ワイ
    ヤに電気的に接続している少なくとも一つの回路構成部
    品と、 前記内面を密封するために、前記チップの間に充填され
    た絶縁材とを備え、前記チップが露出した外面を持ち、 前記フィルム・キャリヤが、さらに、 絶縁フィルムと、 前記絶縁フィルム上に配置された複数の導電性ワイヤと
    を備えることを特徴とするパッケージ。
  2. 【請求項２】 請求項１に記載のパッケージにおいて、
    前記絶縁材が、前記絶縁フィルムの部分を覆うように充
    填されていることを特徴とするパッケージ。
  3. 【請求項３】 請求項１に記載のパッケージにおいて、
    前記絶縁フィルムが、さらに、その二つの端部に、複数
    の引き入れ孔部を備えることを特徴とするパッケージ。
  4. 【請求項４】 請求項１に記載のパッケージにおいて、
    前記フィルム・キャリヤが、さらに、前記絶縁材により
    充填された、少なくとも一つの設置用孔部を備えること
    を特徴とするパッケージ。
  5. 【請求項５】 請求項１に記載のパッケージにおいて、
    前記フィルム・キャリヤが、さらに、前記導電性ワイヤ
    を支持するために、前記絶縁フィルムにより囲まれてい
    るコーナ支持リングを備えることを特徴とするパッケー
    ジ。
  6. 【請求項６】 請求項５に記載のパッケージにおいて、
    前記コーナ支持リングが前記絶縁フィルムに接続してい
    る複数の隅を持つことを特徴とするパッケージ。
  7. 【請求項７】 請求項５に記載のパッケージにおいて、
    前記隅の少なくとも一つが、少なくとも一つの設置用孔
    部を持つことを特徴とするパッケージ。
  8. 【請求項８】 請求項１に記載のパッケージにおいて、
    前記回路構成部品が一つのインダクタを備えることを特
    徴とするパッケージ。
  9. 【請求項９】 請求項１に記載のパッケージにおいて、
    前記回路構成部品が一つの抵抗を備えることを特徴とす
    るパッケージ。
  10. 【請求項１０】 請求項１に記載のパッケージにおい
    て、前記回路構成部品が一つのコンデンサを備えること
    を特徴とするパッケージ。
  11. 【請求項１１】 上に配置されている一つのパッケージ
    を持つプリント基板であって、 基板と、 前記基板上の複数のプリント回路とを備え、 前記パッケージが、 フィルム・キャリヤと、 前記フィルム・キャリヤの絶縁フィルムの二つの面上に
    配置され、各内面に、前記フィルム・キャリヤの導電性
    ワイヤと接続している突起を持つ複数のチップと、 前記フィルム・キャリヤ上に配置され、前記導電性ワイ
    ヤに電気的に接続している少なくとも一つの回路構成部
    品と、 前記内面を密封するために、前記チップの間に充填され
    た絶縁材とを備え、前記チップが露出外面を持ち、 前記フィルム・キャリヤが、さらに、 絶縁フィルムと、 前記絶縁フィルム上に配置された複数の導電性ワイヤと
    を備えることを特徴とするプリント基板。
  12. 【請求項１２】 請求項１１に記載のプリント基板にお
    いて、露出外面の少なくとも一つが、前記プリント回路
    の少なくとも一つに接触していることを特徴とするプリ
    ント基板。
  13. 【請求項１３】 請求項１２に記載のプリント基板にお
    いて、熱放散装置が前記露出面の少なくとも一つの上に
    設置されていることを特徴とするプリント基板。
  14. 【請求項１４】 請求項１３に記載のプリント基板にお
    いて、前記熱放散装置が一つのヒート・スプレッダを備
    えることを特徴とするプリント基板。
  15. 【請求項１５】 請求項１３に記載のプリント基板にお
    いて、前記熱放散装置が一つのヒート・シンクを備える
    ことを特徴とするプリント基板。
  16. 【請求項１６】 請求項１１に記載のプリント基板にお
    いて、前記絶縁フィルムが、さらに、前記絶縁材により
    充填された少なくとも一つの設置用孔部を備えることを
    特徴とするプリント基板。
  17. 【請求項１７】 請求項１１に記載のプリント基板にお
    いて、前記基板が多段プリント基板を備えることを特徴
    とするプリント基板。
  18. 【請求項１８】 請求項１１に記載のプリント基板にお
    いて、フィルム・キャリヤが、さらに、前記絶縁フィル
    ムにより囲まれ、それに接続しているコーナ支持リング
    を備えることを特徴とするプリント基板。
  19. 【請求項１９】 請求項１８に記載のプリント基板にお
    いて、前記コーナ支持リングが前記絶縁フィルムに接続
    している複数の隅を持つことを特徴とするプリント基
    板。
  20. 【請求項２０】 請求項１９に記載のプリント基板にお
    いて、前記各隅の少なくとも一つが少なくとも一つの設
    置用孔部を備えることを特徴とするプリント基板。
  21. 【請求項２１】 請求項１１に記載のプリント基板にお
    いて、前記回路構成部品が一つのインダクタを備えるこ
    とを特徴とするプリント基板。
  22. 【請求項２２】 請求項１１に記載のプリント基板にお
    いて、前記回路構成部品が一つの抵抗を備えることを特
    徴とするプリント基板。
  23. 【請求項２３】 請求項１１に記載のプリント基板にお
    いて、前記回路構成部品が一つのコンデンサを備えるこ
    とを特徴とするプリント基板。
JP02226399A 1999-01-29 1999-01-29 マルチチップ用チップ・スケール・パッケージ Expired - Lifetime JP3560488B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP02226399A JP3560488B2 (ja) 1999-01-29 1999-01-29 マルチチップ用チップ・スケール・パッケージ
US09/241,340 US6239367B1 (en) 1999-01-29 1999-02-01 Multi-chip chip scale package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP02226399A JP3560488B2 (ja) 1999-01-29 1999-01-29 マルチチップ用チップ・スケール・パッケージ
US09/241,340 US6239367B1 (en) 1999-01-29 1999-02-01 Multi-chip chip scale package

Publications (2)

Publication Number Publication Date
JP2000223650A true JP2000223650A (ja) 2000-08-11
JP3560488B2 JP3560488B2 (ja) 2004-09-02

Family

ID=26359438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02226399A Expired - Lifetime JP3560488B2 (ja) 1999-01-29 1999-01-29 マルチチップ用チップ・スケール・パッケージ

Country Status (2)

Country Link
US (1) US6239367B1 (ja)
JP (1) JP3560488B2 (ja)

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6016256A (en) * 1997-11-14 2000-01-18 The Panda Project Multi-chip module having interconnect dies
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3339838B2 (ja) * 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6720642B1 (en) * 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
US7019410B1 (en) * 1999-12-21 2006-03-28 Micron Technology, Inc. Die attach material for TBGA or flexible circuitry
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6320757B1 (en) * 2000-07-12 2001-11-20 Advanced Semiconductor Engineering, Inc. Electronic package
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR100378285B1 (en) * 2001-06-15 2003-03-29 Dongbu Electronics Co Ltd Semiconductor package and fabricating method thereof
US6613606B1 (en) * 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
US6987031B2 (en) * 2002-08-27 2006-01-17 Micron Technology, Inc. Multiple chip semiconductor package and method of fabricating same
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7135780B2 (en) * 2003-02-12 2006-11-14 Micron Technology, Inc. Semiconductor substrate for build-up packages
TWI225291B (en) * 2003-03-25 2004-12-11 Advanced Semiconductor Eng Multi-chips module and manufacturing method thereof
KR100994768B1 (ko) * 2003-12-08 2010-11-16 삼성전자주식회사 동영상 부호화를 위한 움직임 추정 방법 및 이를 구현하기위한 프로그램이 기록된 기록 매체
US7053414B2 (en) * 2004-04-12 2006-05-30 Lite-On Technology Corporation Optical semiconductor component to prevent electric leakage and provide different driving voltages
US7202554B1 (en) * 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
JP2006093238A (ja) * 2004-09-21 2006-04-06 Fuji Xerox Co Ltd 半導体集積回路、半導体集積回路配置装置及び方法
US20060157866A1 (en) * 2005-01-20 2006-07-20 Le Thoai T Signal redistribution using bridge layer for multichip module
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US8432026B2 (en) * 2006-08-04 2013-04-30 Stats Chippac Ltd. Stackable multi-chip package system
US7645638B2 (en) * 2006-08-04 2010-01-12 Stats Chippac Ltd. Stackable multi-chip package system with support structure
US7622333B2 (en) * 2006-08-04 2009-11-24 Stats Chippac Ltd. Integrated circuit package system for package stacking and manufacturing method thereof
US8642383B2 (en) * 2006-09-28 2014-02-04 Stats Chippac Ltd. Dual-die package structure having dies externally and simultaneously connected via bump electrodes and bond wires
US7683467B2 (en) * 2006-12-07 2010-03-23 Stats Chippac Ltd. Integrated circuit package system employing structural support
US7759783B2 (en) * 2006-12-07 2010-07-20 Stats Chippac Ltd. Integrated circuit package system employing thin profile techniques
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
TW200836315A (en) * 2007-02-16 2008-09-01 Richtek Techohnology Corp Electronic package structure and method thereof
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US20110147910A1 (en) * 2009-12-21 2011-06-23 Micron Technology, Inc. Method for stacking die in thin, small-outline package
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US5331235A (en) * 1991-06-01 1994-07-19 Goldstar Electron Co., Ltd. Multi-chip semiconductor package
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
US5945741A (en) * 1995-11-21 1999-08-31 Sony Corporation Semiconductor chip housing having a reinforcing plate

Also Published As

Publication number Publication date
JP3560488B2 (ja) 2004-09-02
US6239367B1 (en) 2001-05-29

Similar Documents

Publication Publication Date Title
JP3560488B2 (ja) マルチチップ用チップ・スケール・パッケージ
US6236109B1 (en) Multi-chip chip scale package
JP3762844B2 (ja) 対向マルチチップ用パッケージ
JP3110922B2 (ja) マルチチップ・モジュール
US6760224B2 (en) Heat sink with alignment and retaining features
KR100312236B1 (ko) 전자회로를패키징하는방법및그조립체
US7915077B2 (en) Methods of making metal core foldover package structures
US7528007B2 (en) Methods for assembling semiconductor devices and interposers
US7268426B2 (en) High-frequency chip packages
US6707141B2 (en) Multi-chip module substrate for use with leads-over chip type semiconductor devices
US20060249827A1 (en) Method and apparatus for forming stacked die and substrate structures for increased packing density
JPH07153903A (ja) 半導体装置パッケージ
JP2000269408A (ja) 半導体装置及びその製造方法
US6717264B2 (en) High density integrated circuit package
JP2008533700A (ja) ネストされた集積回路パッケージオンパッケージシステム
KR20050044925A (ko) 적층형 패키지들 간 도선연결에 의한 상호연결을 이용한반도체 멀티-패키지 모듈 및 그 제작 방법
KR100236016B1 (ko) 적층형 반도체 패키지 및 그의 어셈블리 방법
US6858932B2 (en) Packaged semiconductor device and method of formation
JP4919689B2 (ja) モジュール基板
KR20000052097A (ko) 멀티-칩 칩 스케일 집적회로 패키지
TWI435667B (zh) 印刷電路板組件
CN112312678A (zh) 无封装芯片直埋印制电路板的结构和方法、芯片封装结构
KR20000052093A (ko) 멀티-칩 칩 스케일 패키지
JP2000223654A (ja) マルチチップ用チップ・スケール・パッケージ
KR20000052094A (ko) 멀티-칩 칩 스케일 패키지

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040525

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080604

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090604

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100604

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110604

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110604

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120604

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120604

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term