KR20000052094A - 멀티-칩 칩 스케일 패키지 - Google Patents

멀티-칩 칩 스케일 패키지 Download PDF

Info

Publication number
KR20000052094A
KR20000052094A KR1019990002947A KR19990002947A KR20000052094A KR 20000052094 A KR20000052094 A KR 20000052094A KR 1019990002947 A KR1019990002947 A KR 1019990002947A KR 19990002947 A KR19990002947 A KR 19990002947A KR 20000052094 A KR20000052094 A KR 20000052094A
Authority
KR
South Korea
Prior art keywords
chip
chips
insulating film
film
film carrier
Prior art date
Application number
KR1019990002947A
Other languages
English (en)
Inventor
슈안민-치
린챙-태
Original Assignee
로버트 에이치. 씨. 챠오
유나이티드 마이크로일렉트로닉스 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로버트 에이치. 씨. 챠오, 유나이티드 마이크로일렉트로닉스 코퍼레이션 filed Critical 로버트 에이치. 씨. 챠오
Priority to KR1019990002947A priority Critical patent/KR20000052094A/ko
Publication of KR20000052094A publication Critical patent/KR20000052094A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

본 발명은 멀티-칩 칩 스케일 패키지(multi-chip chip scale package)에 관한 것으로 필름 캐리어(film carrier)가 사용된다. 서로 다른 사이즈를 갖는 두 개의 칩이 동일한 필름 캐리어에 놓여질 수 있다. 플립(flip) 칩 기술이 사용되어 상기 필름 캐리어의 각각의 사이드(side)에 상기 칩을 배열하여 마주보게 한다. 범프(bump)가 상기 각각의 칩에 형성되어 상기 필름 캐리어와 전기적으로 연결된다. 절연물질이 상기 칩들 사이에 충진되고 상기 각 칩들의 한 쪽 사이드가 노출된다. 상기 필름 캐리어의 도전성 와이어(wire)가 다른 캐리어를 통하지 않고 직접 상기 칩에 연결된다.

Description

멀티-칩 칩 스케일 패키지{MULTI-CHIP CHIP SCALE PACKAGE}
본 발명은 반도체 패킹 구조에 관한 것으로서, 좀 더 구체적으로는 멀티-칩(multi-chip) 칩 스케일 패키지(chip scale package:CSP)에 관한 것이다.
반도체 제조 공정 기술이 점점 발전함에 따라, 반도체 소자에 요구되는 조건에 부응하기 위해서는 적당한 기술이 더 발전되어야 한다. 반도체 소자 제조 공정은 전형적으로 다음의 세 단계를 포함한다. 첫 번째 단계로, 에피탁시(epitaxy) 기술로서, 반도체 기판 형성에 사용된다. 두 번째 단계로, MOS(metal-oxide semiconductor), 다층 배선(multilevel interconnection)등과 같은 반도체 소자를 반도체 기판 상에 형성하는 것이다. 세 번째 단계로, 패킹 공정이 있다. 최근 반도체 소자 제조 공정은, 소자 또는 전기적 산물(electronic product)을 얇고, 가볍고 그리고 작은 치수(dimension)로 제조하는 것이 주류를 이루고 있다. 즉 반도체 소자가 고집적화되고 있다. 패키지의 관점에서 볼 때, 칩 스케일 패키지, 멀티-칩 모듈(multi-chip module:MCM)등과 같은 많은 기술이 고집적화를 달성하기 위해 발전되었다. 0.18micrometer의 선폭(line width)을 갖는 반도체 제조 공정 기술의 발달은 큰 관심과 강렬한 연구를 불러 일으켰으며 이로 인해 패키지 볼륨은 더욱더 감소하고 있다. 따라서 하나의 패키지에 하나 이상의 칩을 배열시키는 기술이 매우 중요하게 된다. 멀티-칩 패키지에 있어서, 프로세서 칩, 디램(dynamic random access memory:DRAM) 과 플레시(flash) 메모리를 포함하는 메모리 칩 그리고 논리 회로 칩들은 반도체 제조 공정의 단가 및 패키지 볼륨의 감소를 위해 하나의 패키지에 패키지 될 수 있다. 더 나아가, 신호 전달 경로(signal transmission path)가 효율을 강화하기 위해 짧아졌다. 멀티-칩 집적회로 패킹 기술은 다음에 열거하는 다양한 기능과 작동 주파수(frequency)를 가지는 멀티-칩 시스템에도 적용될 수 있다.
1. 메모리 칩(memory chip), 마이크로 프로세서(microprocessor), 레지스터(resistors), 커패시터(capacitors) 그리고 인덕터(inductors)를 포함하는 시스템.
2. 메모리 칩(디램), 논리회로 칩(logic circuit chip) 그리고 메모리 칩(플레시 메모리)을 포함하는 시스템.
3. 아날로그 칩(analog chip), 논리회로 칩, 메모리 칩(디램, SRAM, 플레시 메모리 포함), 레지스터, 커패시터 그리고 인덕터를 포함하는 시스템.
종래의 멀티-칩 모듈이 도 1에 도시되어 있다. 멀티-레벨(multi-level) 인쇄 배선 회로 기판(printed circuit board:PCB, 이하에서 PCB라 한다)은 전형적으로 멀티-칩 모듈의 캐리어의 기판으로 적용된다. 하나 이상의 칩(12)이 상기 기판(10)에 절연성 아교(14)에 의해 부착된다. 상기 칩(12) 상의 본딩 패드(bonding pad)는 도전성 와이어(wire, 16)에 의해 상기 기판(10) 상의 터미널(terminal)에 전기적으로 연결된다. 와이어 본딩뿐 아니라, 상기 칩(12)과 상기 기판(10) 사이의 연결은 플립 칩(flip chip) 또는 컨트롤된 컬랩스 칩 연결(controlled collapse chip connection, C4) 기술에 의한 범프(bump) 형성에 의해서도 가능하다. 레신(resin,18)이 사용되어 상기 칩(12)을 밀봉하고(seal) 전체 패키지와 PCB 사이의 전기적 연결은 볼 그리드 어레이(ball grid array:BGA)에 의해 달성된다. 상기 BGA는 솔더 볼(solder ball, 20)을 사용하여 상기 터미널을 상기 PCB에 연결시킨다. 상술한 종래의 멀티-칩 모듈은 동일한 표면 사이드에 칩들이 패키지 되지 때문에 넓은 표면이 필요하게 된다. 따라서 패키지 볼륨이 증가하고 칩들 사이의 신호 전달 경로(signal transmission path)가 길어지게 되는 문제점이 발생된다. 뿐만 아니라, 비록 칩과 캐리어를 연결하기 위해 플립 칩 기술을 사용하여 패키지 볼륨을 감소시킬 수 있다고 하더라도, 테스트를 위해서는 KGD(known good die) 방법이 사용되어야 한다. 이로 인해 수율저하 및 고비용의 문제점이 발생된다.
US Patent no. 5,331,235는 패키지 볼륨을 더욱더 줄이기 위해, 마주보는 멀티-칩 패키지(face to face multi-chip package)를 개시하고 있다. 도 2에 상기 멀티-칩 패키지가 도시되어 있다. 도 2를 보면, 상기 멀티-칩 패키지는 테입 자동 본딩(tape automatic bonding:TAB) 방식에 의해 서로 마주 보는 칩들(30, 32)을 포함하고 있다. 내부 리드 본딩(inner leading bonding:ILB)을 위해 두 개의 칩들(30, 32)은 각각 범프들(34, 36)을 가지고 있으며, 상기 범프(34, 36)들은 전기적으로 필름 캐리어(38)에 연결된다. 외부 리드 본딩(outer leading bonding:OLB)을 위해, 상기 칩들(30, 32)이 리드 프레임(lead frame, 40)에 연결된다. 솔더 볼(42)이 상기 칩들(30, 32) 사이에 형성된다. 그리고 나서, 상기 칩들(30, 32), 상기 필름 캐리어(38) 그리고 상기 리드 프레임(40)이 레신(44)에 의해 몰드된다. 상술한 멀티-칩 패키지는 테입 자동 본딩 기술을 사용하고 있다. 칩들과 PCB 사이의 전기적 연결이 리드 프레임 또는 다른 캐리어 설치에 의해 이루어진다. 따라서, 신호 전달 경로가 길어지게 된다. 뿐만 아니라, 패키지 몰딩 물질(레신)을 사용하고 있어 두께가 증가되고 표면 면적이 증가하게 된다. 이로 인해 적용가능성이 감소하고 열방산(heat dissipation)에 있어서 효율성이 떨어진다. 더나아가, 이러한 종류의 패키지는 양산성을 달성할 수 없다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 두께와 표면 면적이 감소된 멀티-칩 칩 스케일 패키지를 제공하는 데 그 목적이 있다. 본 발명에 의하면 패키지 표면 면적은 패키지 되는 칩들 중 가장 큰 칩과 거의 동일하거나 조금 크다. 본 발명에 의한 멀티-칩 칩 스케일 패키지에 의하면, 신호 전달 경로를 짧게 하여 칩의 동작을 향상시킨다.
본 발명에 의한 멀티-칩 칩 스케일 패키지에 의하면, 열방산이 증가된다. 상기 열방산은 금속 플레이트 또는 PCB 상의 인쇄 배선 회로(printed circuit)를 통해 일어난다. 또는 다른 열방산 장치에 의해 일어날 수 있다.
또한, 본 발명에 의하면, KGD 방법 없이 칩 패키지의 검사가 패키기 공정 중에 수행된다. 회로 구성요소들이 적용 분야를 넓히기 위해 캐리어에 배치되고 칩 패키지로 패키지될 수 있다.
도 1은 종래의 멀티-칩 모듈 패키지를 개략적으로 보여주는 단면도;
도 2는 종래의 마주보는(face-to-face) 멀티-칩 모듈 패키지를 보여주는 단면도;
도 3은 본 발명의 바람직한 실시예에 따른 멀티-칩 칩 스케일 패키지를 보여주는 단면도;
도 4는 본 발명의 바람직한 실시예에 따른 멀티-칩 칩 스케일 패키지의 필름 캐리어를 보여주는 도면; 그리고
도 5는 인쇄 배선 회로 기판(printed circuit board)에 적용된 멀티-칩 칩 스케일 패키지를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
50, 52, 54, 56 : 칩58 : 필름 캐리어
60 : 절연 필름62 : 도전성 와이어
64, 66, 68, 70 : 마주 보는 칩 표면
72 : 범프74 : 회로 구성 성분
76 : 절연 물질
78, 80, 82, 84 : 마주 보는 칩의 뒤 표면
86 : 리딩 홀88 : 코너 지지 링
90 : 위치 구멍100 : 인쇄 배선 회로 기판
102 : 기판104, 106 : 인쇄 배선 회로
(구성)
상술한 목적 및 효과를 달성하기 위한 본 발명에의한 멀티-칩 칩 스케일 패키지는, 다수의 칩들을 이송하기 위해 필름 캐리어를 사용한다. 플립 칩 기술을 사용하여 상기 칩들이 서로 마주 보도록 상기 필름 캐리어의 양쪽 면에 놓여진다. 상기 칩들 각각은 상기 필름 캐리어에 연결되는 범프를 가지고 있다. 절연 물질이 상기 칩들 사이에 충진되는 반면에 상기 칩들 각각의 다른 사이드는 노출된다. 결과적으로 패키지의 두께가 감소하고 열방산이 증가한다. 게다가 도전성 와이어가 상기 필름 캐리어 상에 형성되어 직접적으로 외부 신호와 연결된다. 따라서 신호 전달 경로가 추가된 캐리어로 인해 통해 짧아진다.
멀티-칩 칩 스케일 패키지를 PCB 상에 배열시키는데 있어, 칩은 사이드를 가지고 이를 통해 PCB 상의 인쇄 배선 회로 또는 금속 플레이트에 직접적으로 연결됨으로써 효과적인 열방산을 제공할 수 있다. 추가적인 열방산 창치는 또한 상기 PCB의 원단(遠端)에 있는 칩의 표면에 장착될 수 있어 열방산 효과가 더욱더 향상된다.
또한 적어도 하나의 위치 구멍(location hole)이 상기 절연 필름 상에 형성되고 절연물질로 충진되어 상기 칩이 상기 필름 캐리어에 보다 안정적으로 연결될 수 있다. 게다가, 인덕터와 같은 회로 구성 성분들이 상기 필름 캐리어 상에 배열되어 전기적으로 상기 칩상에 연결될 수 있다. 칩들과 회로 구성 성분 모두 동일한 필름 캐리어 상에 패키지될 수 있다. 따라서, 패키지 적용 분야가 넓어진다. 결과적으로, 향상된 패킹 특질(packing quality)과 강화된 신뢰성을 달성할 수 있다.
전술한 일반적인 설명과 아래의 상세한 설명은 예시적이고 설명적인 것에 지나지 않으며, 본 발명을 한정하지 않는다.
이하 도 3 내지 도 6을 참조하여 본 발명의 실시예를 상세히 설명한다.
패키지 공정은 전형적으로 아래의 단계들을 포함한다.
1)캐리어 선택:특별한 요구 조건, 예를 들면, 리드 프레임, 필름 캐리어 또는 PCB에 따라 칩의 종류가 선택되어져야 한다. 필름 캐리어는 일반적으로 테입 자동 본딩 기술에 사용된다;
2)칩과 캐리어 사이의 전기적 연결:현재, 와이어 본딩, 필름 자동 본딩(film automatic bonding) 그리고 필름 칩 또는 컨트롤된 컬랩스 칩 연결(C4)등과 같은 기술이 발전되어 널리 사용되고 있다; 그리고
3)패키지와 소자 실링:칩과 캐리어가 레신, 세라믹 또는 다른 패킹 물질에 의해 칩 상의 소자와 칩과 캐리어 사이에 있는 배선(connection)을 보호하기 위해 커버되거나 실드된다.
도 3은 본 발명에 의한 멀티-칩 칩 스케일 패키지를 나타내는 단면도이다. 본 발명에 의하면, 다양한 크기를 가지는 다수의 칩들(50, 52, 54, 그리고 56)이 하나의 패키지 내에 패키지되며, 상기 패키지 크기는 상기 칩들(50,52,54,56)의 전체 부피와 거의 동일하다. 상기 칩들(50, 52, 54, 그리고 56)은 디램, 롬(ROM:read only memory), 로직 또는 아날로그 회로, 기타 다른 소자들을 포함한다. 캐리어의 경우, 본 발명의 실시예에서는 필름 캐리어(58)가 선택된다. 도에 나타난 바와 같이, 상기 필름 캐리어(58)는 절연 필름(60)과 상기 절연 필름(60)상에 형성되는 도전성 와이어(62)를 포함한다. 상기 필름 캐리어(58)의 도전성 와이어(62)는 다른 종류의 캐리어에 사용되는 도전성 와이어에 비해 더 얇고 좁은 치수(dimension)를 가지기 때문에, 이러한 패키지는 높은 주파수 소자(frequency device)에 적용될 수 있다.
플립 칩( 또는 C4) 기술은 상기 칩들(50, 52, 54, 그리고 56)과 상기 필름 캐리어(58) 사이의 전기적 연결을 형성하기 위해 사용된다. 본 발명에서 사용된 상기 플립 칩 기술에 의해, 패키지의 두께는 감소되고, 신호 전달 경로는 줄어든다. 상기 칩들(50, 52, 54, 그리고 56)은 각각 그 표면(64, 66, 68, 그리고 70) 상에 여러 소자를 포함한다. 본딩 패드들(미도시)이 상기 칩들(50, 52, 54, 그리고 56)의 표면(64, 66, 68, 그리고 70) 상에 형성될 수 있고, 범프들(72)은 상기 본딩 패드들에 각각 형성될 수 있다. 상기 칩들(50, 52, 54, 그리고 56)은 상기 필름 캐리어(58)의 마주하는 양 사이드 상에 서로 마주 보도록 놓여진다. 상기 범프들(72)과 상기 도전성 와이어(62)를 통해 상기 칩들(50, 52, 54, 그리고 56)은 서로 전기적으로 연결된다. 상기 도전성 와이어(62) 뿐 아니라, 레지스터, 커패시터, 인덕터 등과 같은 회로 구성 성분 또한 상기 절연 필름(60) 상에 형성될 수 있고 상기 도전성 와이어 수단에 의해 상기 칩들(50, 52, 54, 그리고 56)에 전기적으로 연결될 수 있다. 따라서, 본 발명에 의한 패키지는 예를 들면 통신 장비, 컴퓨팅 시스템, 또는 하나의 칩 시스템(system in one chip) 등과 같은 다양한 분야에 쉽게 적용이 가능하다.
패키지와 소자 실링에 있어서는, 에폭시(epoxy)와 같은 절연 물질(76)이 상기 칩들(50, 52, 54, 그리고 56) 사이에 충진된다. 상기 칩들(50, 52, 54, 그리고 56)의 표면에 있는 소자들만을 보호하기 위해서 상기 절연 물질(76)은 상기 칩들(50, 52, 54, 그리고 56) 사이에 충진된다. 반면, 상기 칩들(50, 52, 54, 그리고 56)의 다른 사이드들(78, 80, 82, 그리고 84)은 노출되는데 이는 패키지 치수를 감소시키고 열방산 경로를 제공한다.
상기 필름 캐리어(58)의 상기 도전성 와이어(62)가 추가의 캐리어를 사용하지 않고 상기 칩들(50, 52, 54, 그리고 56)과 상기 회로 구성 요소(74)로부터 외부 소자 또는 시스템으로의 신호 전달을 위해 사용되었기 때문에, 신호 전달 경로가 줄어들게 된다. 도 3에 나타난 바와 같이, 상기 도전성 와이어(62)는 구부러져서 커브 또는 특별히 필요로 되는 형상으로 형성된다. 상기 도전성 와이어(62)의 형성 공정과 후속하는 상기 도전성 와이어(62)와 PCB사이의 표면 실장 기술(surface mount technique)은 종래 기술이므로 여기서의 설명은 생략한다.
도 4는 본 발명의 바람직한 실시예에 따른 필름 캐리어 보여주는 평면도이다. 상기 필름 캐리어(58)는 여기서 더 상세히 설명된다. 도 4를 참조하면, 필름 캐리어(58)는 상기 절연 필름(60)과 상기 도전성 와이어(62), 예를 들면, 구리 와이어를 포함하며 상기 도전성 와이어(62)는 상기 절연 필름(60) 상에 배열된다. 전형적으로, 상기 도전성 와이어(62)는, 패키지 되지 전에 스트립 형상(strip shape)으로 유연한(구부러질 수 있는) 상태로 존재한다. 자동 생산(automatic production)에 있어서, 상기 절연 필름(60)은 그 양 끝단에 상기 필름 캐리어(58)의 이동의 편의를 위해 리딩 홀(leading hole,86)을 구비하고 있다. 상기 절연 필름(60)은 코너 지지 링(corner supported ring, 88)을 더 구비한다. 상기 코너 지지 링(88)은 상기 절연 필름(60)의 메인 바디(main body)와의 연결을 위한 코너 부분을 가지고 있다. 결과적으로, 상기 도전성 와이어(62)는 안정성을 높이기 위해, 상기 코너 지지 링(88) 상에 배열될 수 있다. 상기 코너 지지 링(88)은 상기 도전성 와이어(62) 상에 테입되거나 또는 상기 절연 물질(60)과 통합적으로 형성될 수 있다. 상기 절연 물질(76)의 정착성(고정성)을 향상시키기 위해 예를 들면, 십자형, 둥근형, 사각형 또는 다른 기하학적 형태를 갖는 위치 구멍(lacating hole, 90)들이 상기 코너 지지 링(88)의 코너 부분에 형성될 수 있다.
도 5에는 비록 점선(dash-line) 프레임(92)으로 나타난 바와 같은 범위 내에서 상기 절연 물질(76)이 상기 칩들(50, 52, 54, 그리고 56) 사이에 충진되지만, 상기 위치 구멍(90)은 상기 절연 물질(76)로 채워져 있다. 결과적으로, 상기 절연 물질(76)의 정착성(고정성)은 향상되고, 상기 칩들(50, 52, 54, 그리고 56)과 상기 필름 캐리어(58) 사이의 정착(고정) 효과는 증가된다.
게다가, 상기 회로 구성 성분(74)은 상기 필름 캐리어(58) 상에 배치되고, 상기 도전성 와이어(62)를 통해 상기 칩들(50, 52, 54, 그리고 56)에 연결될 수 있다. 따라서, 패키지가 다양한 기능과 다양한 주파수를 가지는 다양한 분야에 적용될 수 있다. 예를 들면, 패키지는 통신 장비, 컴퓨팅 시스템, 또는 심지어 하나의 칩 시스템(system in one chip)에 적용될 수 있다. 도 4에 나타난 실시예의 경우, 상기 칩들(50, 52, 54, 그리고 56)은 상기 필름 캐리어(58) 상에 나란히 배열되어 있다. 통상의 지식을 가진 사람이라면, 이를 변형하여 다양한 크기를 가지는 다수의 칩들을 서로 다른 위치에 배열 시킬 수 있다. 다수의 칩들은 또한 회로 구성 성분을 어셈블링(assembling)함으로서 필름 캐리어 상에 배열될 수 있다.
도 5는 인쇄 배선 회로 기판(printed circuit board:PCB)에 적용된 멀티-칩 칩 스케일 패키지를 개략적으로 보여주고 있다. PCB(100)는 전형적으로 기판(102), 인쇄 배선 회로들(printed circuit, 104, 그리고106)을 포함한다. 상기 기판은 예를 들면, 라미네이션(lamination)에 의해 형성된 멀티-레벨(multi-level) PCB이다. 상기 인쇄 배선 회로들(104, 그리고 106)를 구성하는 물질은 예를 들면, 구리 박막(copper foil)을 포함한다. 또한, 상기 PCB(100)는 전기적으로 상기 필름 캐리어(58)의 상기 도전성 와이어(62)와 직접적으로 접촉하고 있다. 따라서 신호 전달 경로가 필름 캐리어의 도전성 와이어와 PCB 사이의 연결을 표면 실장 기술에 의해 형성하는 종래의 기술에 비해 짧아지게 된다. 본 발명에서는 상기 절연 물질(76)이 상기 칩들(50, 52, 54, 그리고 56)의 표면들(64, 66, 68, 그리고 70) 사이에 충진되는 한편 다른 표면들(78, 80, 82, 그리고 84)은 노출되게 된다. 상기 칩들(50, 52, 54, 그리고 56)의 패킹이 상기 PCB(100) 상에 놓여지는 한편, 도에 나타난 바와 같이, 상기 칩(56)의 노출된 표면(84)은 직접적으로 상기 인쇄 배선 회로(106)에 연결된다. 상기 인쇄 배선 회로(106)의 표면 면적은 상기 인쇄 배선 회로 기판(100) 상에 연결된 그라운드 와이어를 통해 확장될 수 있어, 열방산 효과는 증가된 표면 면적으로 인해 향상되게 된다. 또한, 히트 싱크(heat sink) 또는 열분산기(heat spreader)와 같은 열방산 장치(108)가 상기 PCB의 원단(遠端) 위치의 상기 칩들(50, 52, 그리고 54)의 표면들(78, 80, 그리고 82) 상에 장착되어, 상기 칩들(50, 52, 그리고 54)의 열방산 경로를 제공할 수 있다.
상술한 필름 캐리어를 사용하면, 칩패키지 검사가 종래의 KGD 방법의 사용 없이 패키지 프로세스 동안에 수행된다. 따라서, 공정 비용이 감소된다.
요약하면, 본 발명은 적어도 아래와 같은 효과를 포함한다.
1)멀티-칩 칩 스케일 패키지의 적용으로 인해 패키지의 두께 및 표면 면적이 감소된다. 패키지의 크기는 패키지 치수보다 단지 아주 조금 크다.
2)필름 캐리어의 도전성 와이어가 신호 전달을 위해 칩에 직접적으로 연결되어, 칩과 PCB 사이의 신호 전달 경로가 줄어들고 칩의 동작 성능이 향상된다.
3)본 발명은 노출-칩 패키지(bared-chip package)를 적용하여 열방산 능력을 향상시켰다. 열은 PCB상의 인쇄 배선 회로(printed circuit), 금속 플레이트, 또는 추가로 형성되는 열방산 장치를 통해 방산된다.
4)패키지 검사는 종래의 KGD 공정 없이 패키지되는 동안에 직접적으로 칩에 수행된다.
5)위치 구멍을 형성함으로써 칩과 필름 캐리어 사이에 충진된 절연 물질의 고정(정착)을 향상시켜서 칩이 필름 캐리어에 좀더 안정적으로 배열된다.
6)회로 구성 요소가 패키지의 필름 캐리어에 직접적으로 배열된다. 도전성 와이어를 통해, 전기전 연결 및 신호 전달 모두 가능하게 된다. 따라서 이러한 종류의 패키지는 다양한 분야에 적용될 수 있다.
통상의 지식을 가진 자는 여기에 개시된 본 발명의 상세한 설명 및 실시예로부터 본 발명의 다른 실시예를 도출 할 수 있음은 자명하다. 본 발명의 상세한 설명 및 실시예들은 단지 예시에 지나지 않으며, 본 발명의 진정한 범위 및 사상은 아래에서 주장된 청구범위에 의해 지적되어 진다.
본 발명의 멀티-칩 칩 스케일 패키지에 의하면 패키지의 두께 및 표면 면적을 감소시킬 수 있으며, 필름 캐리어의 도전성 와이어가 신호 전달을 위해 칩에 직접적으로 연결되어, 칩과 PCB 사이의 신호 전달 경로가 줄어들고 칩의 동작 성능이 향상되며, 노출-칩 패키지(bared-chip package)를 적용하여 열방산 능력을 향상시켰으며, 패키지 검사는 종래의 KGD 공정 없이 패키지되는 동안에 직접적으로 칩에 수행되고, 위치 구멍의 형성은 칩과 필름 캐리어 사이에 충진된 절연 물질의 고정을 향상시켜서 칩이 필름 캐리어에 좀더 견고하게 놓여지며, 회로 구성 요소가 패키지의 필름 캐리어에 직접적으로 배열되어 다양한 분야에의 적용이 가능한 효과가 있다.

Claims (23)

  1. 필름 캐리어와,
    상기 필름 캐리어는 절연 필름과 상기 절연 필름 상에 배열된 다수의 도전성 와이어들을 포함하고;
    상기 필름 캐리어는 절연 필름과; 그리고 상기 절연 필름 상에 배열된 다수의 도전성 와이어를 포함하고;
    다수의 칩들과, 상기 다수의 칩들은 상기 절연 필름의 양 사이드 상에, 내부 표면들이 서로 마주 보도록 형성된, 상기 내부 표면들 상에 상기 도전성 와이어에 연결된 범프를 가지고;
    적어도 집적 회로 구성 요소와, 상기 집적 회로 구성 요소는 상기 필름 캐리어 상에 형성된, 상기 도전성 와이어에 전기적으로 연결되고; 그리고
    절연 물질을 포함하되, 상기 절연 물질은 상기 칩들 사이에 충진되어 상기 내부 표면을 실링하고, 상기 칩들의 외부 표면들은 노출 시키는 것을 특징으로 하는 멀티-칩 칩 스케일 패키지.
  2. 제 1 항에 있어서,
    상기 절연 물질은 상기 절연 필름의 일부를 커버하도록 충진되는 것을 특징으로 하는 멀티-칩 칩 스케일 패키지.
  3. 제 1 항에 있어서,
    상기 절연 필름은 양 끝단에 다수의 리딩 홀을 더 포함하는 것을 특징으로 하는 멀티-칩 칩 스케일 패키지.
  4. 제 1 항에 있어서,
    상기 필름 캐리어는 상기 절연 물질에 의해 충진된 적어도 하나의 위치 구멍을 더 포함하는 것을 특징으로 하는 멀티-칩 칩 스케일 패키지.
  5. 제 1 항에 있어서,
    상기 필름 캐리어는 상기 도전성 와이어를 지지하기 위해 상기 절연 필름에 의해 둘러싸이는 코너 지지 링을 더 포함하는 것을 특징으로 하는 멀티-칩 칩 스케일 패키지.
  6. 제 5 항에 있어서,
    상기 코너 지지 링은 상기 절연 필름에 연결된 다수의 코너를 가지는 것을 특징으로 하는 멀티-칩 칩 스케일 패키지.
  7. 제 6 항에 있어서,
    상기 코너들 중 적어도 하나는 적어도 위치 구멍을 가지는 것을 특징으로 하는 멀티-칩 칩 스케일 패키지.
  8. 제 1 항에 있어서,
    상기 회로 구성 요소는 인덕터를 포함하는 것을 특징으로 하는 멀티-칩 칩 스케일 패키지.
  9. 제 1 항에 있어서,
    상기 회로 구성 요소는 레지스터를 포함하는 것을 특징으로 하는 멀티-칩 칩 스케일 패키지.
  10. 제 1 항에 있어서,
    상기 회로 구성 요소는 커패시터를 포함하는 것을 특징으로 하는 멀티-칩 칩 스케일 패키지.
  11. 패키지가 배열된 인쇄 배선 회로 기판에 있어서,
    상기 인쇄 배선 회로 기판은,
    기판과; 그리고
    상기 기판 상의 다수의 인쇄 배선 회로를 포함하고;
    상기 패키지는,
    필름 캐리어와,
    상기 필름 캐리어는 절연 필름과; 그리고 상기 절연 필름 상에 배열된 다수의 도전성 와이어를 포함하고;
    다수의 칩들과, 상기 다수의 칩들은 상기 절연 필름의 양 사이드 상에, 내부 표면들이 서로 마주 보도록 형성된, 상기 내부 표면들 상에 상기 도전성 와이어에 연결된 범프를 가지고;
    적어도 집적 회로 구성 요소와, 상기 집적 회로 구성 요소는 상기 필름 캐리어 상에 형성된, 상기 도전성 와이어에 전기적으로 연결되고; 그리고
    절연 물질을 포함하되, 상기 절연 물질은 상기 칩들 사이에 충진되어 상기 내부 표면을 실링하고, 상기 칩들의 외부 표면들은 노출 시키는 것을 특징으로 하는 멀티-칩 칩 스케일 패키지.
  12. 제 11 항에 있어서,
    상기 노출된 외부 표면들 중 적어도 하나는 상기 인쇄 배선 회로들 중 적어도 하나와 연결되는 것을 특징으로 하는 패키지가 배열된 인쇄 배선 회로 기판.
  13. 제 12 항에 있어서,
    열방산 장치가 상기 적어도 하나의 노출된 외부 표면 상에 장착되는 것을 특징으로 하는 패키지가 배열된 인쇄 배선 회로 기판.
  14. 제 13 항에 있어서,
    상기 열방산 장치는 열분산기(heat spreader)를 포함하는 것을 특징으로 하는 패키지가 배열된 인쇄 배선 회로 기판.
  15. 제 13 항에 있어서,
    상기 열방산 장지는 히트 싱크(heat sink)를 포함하는 것을 특징으로 하는 패키지가 배열된 인쇄 배선 회로 기판.
  16. 제 11 항에 있어서,
    상기 절연 필름은 상기 절연 물질에 의해 충진된 적어도 하나의 위치 구멍을 포함하는 것을 특징으로 하는 패키지가 배열된 인쇄 배선 회로 기판.
  17. 제 11 항에 있어서,
    상기 기판은 멀티-레벨 인쇄 배선 회로 기판을 포함하는 것을 특징으로 하는 패키지가 배열된 인쇄 배선 회로 기판.
  18. 제 11 항에 있어서,
    상기 필름 캐리어는 상기 절연 필름에 의해 둘러싸이고 상기 절연 필름에 연결된 코너 지지 링을 더 포함하는 것을 특징으로 하는 패키지가 배열된 인쇄 배선 회로 기판.
  19. 제 18 항에 있어서,
    상기 코너 지지 링은 상기 절연 필름에 연결된 다수의 코너들을 가지는 것을 특징으로 하는 멀티-칩 칩 스케일 패키지.
  20. 제 19 항에 있어서,
    상기 코너들 중 적어도 하나는 적어도 위치 구멍을 가지는 것을 특징으로 하는 멀티-칩 칩 스케일 패키지.
  21. 제 11 항에 있어서,
    상기 회로 구성 성분은 인덕터를 포함하는 것을 특징으로 하는 멀티-칩 칩 스케일 패키지.
  22. 제 11 항에 있어서,
    상기 회로 구성 성분은 레지스터를 포함하는 것을 특징으로 하는 멀티-칩 칩 스케일 패키지.
  23. 제 11 항에 있어서,
    상기 회로 구성 성분은 커패시터를 포함하는 것을 특징으로 하는 멀티-칩 칩 스케일 패키지.
KR1019990002947A 1999-01-29 1999-01-29 멀티-칩 칩 스케일 패키지 KR20000052094A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990002947A KR20000052094A (ko) 1999-01-29 1999-01-29 멀티-칩 칩 스케일 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990002947A KR20000052094A (ko) 1999-01-29 1999-01-29 멀티-칩 칩 스케일 패키지

Publications (1)

Publication Number Publication Date
KR20000052094A true KR20000052094A (ko) 2000-08-16

Family

ID=19572751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990002947A KR20000052094A (ko) 1999-01-29 1999-01-29 멀티-칩 칩 스케일 패키지

Country Status (1)

Country Link
KR (1) KR20000052094A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100549299B1 (ko) * 2000-07-18 2006-02-02 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR100631939B1 (ko) * 2002-07-16 2006-10-04 주식회사 하이닉스반도체 비지에이 패키지와 티에스오피 패키지를 적층하여 형성한반도체 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100549299B1 (ko) * 2000-07-18 2006-02-02 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR100631939B1 (ko) * 2002-07-16 2006-10-04 주식회사 하이닉스반도체 비지에이 패키지와 티에스오피 패키지를 적층하여 형성한반도체 소자

Similar Documents

Publication Publication Date Title
JP3560488B2 (ja) マルチチップ用チップ・スケール・パッケージ
US6236109B1 (en) Multi-chip chip scale package
JP3762844B2 (ja) 対向マルチチップ用パッケージ
US6707141B2 (en) Multi-chip module substrate for use with leads-over chip type semiconductor devices
US6760224B2 (en) Heat sink with alignment and retaining features
US7145225B2 (en) Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
JP3110922B2 (ja) マルチチップ・モジュール
KR0169820B1 (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
EP0729180B1 (en) Packaging multi-chip modules without wirebond interconnection
US6339254B1 (en) Stacked flip-chip integrated circuit assemblage
US5642261A (en) Ball-grid-array integrated circuit package with solder-connected thermal conductor
US6740971B2 (en) Cavity ball grid array apparatus having improved inductance characteristics
US20070120238A1 (en) Semiconductor/printed circuit board assembly, and computer system
KR20000048471A (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
KR100386018B1 (ko) 스택형반도체디바이스패키지
US20050002167A1 (en) Microelectronic package
JP3166490B2 (ja) Ｂｇａ型半導体装置
KR20000052097A (ko) 멀티-칩 칩 스케일 집적회로 패키지
KR100196991B1 (ko) 칩 스케일 패키지 어셈블리 및 이를 구비한 멀티 칩 모듈 어셈블리
KR20000052094A (ko) 멀티-칩 칩 스케일 패키지
KR20000052093A (ko) 멀티-칩 칩 스케일 패키지
KR200295665Y1 (ko) 적층형반도체패키지
KR100276858B1 (ko) 향상된패드설계를갖는전자패키지
JP2000223654A (ja) マルチチップ用チップ・スケール・パッケージ
US20040042189A1 (en) Multi-chip integrated module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application