KR20000048471A - 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 - Google Patents

다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 Download PDF

Info

Publication number
KR20000048471A
KR20000048471A KR1019990065649A KR19990065649A KR20000048471A KR 20000048471 A KR20000048471 A KR 20000048471A KR 1019990065649 A KR1019990065649 A KR 1019990065649A KR 19990065649 A KR19990065649 A KR 19990065649A KR 20000048471 A KR20000048471 A KR 20000048471A
Authority
KR
South Korea
Prior art keywords
package
frame
insertion circuit
circuit
power
Prior art date
Application number
KR1019990065649A
Other languages
English (en)
Other versions
KR100694739B1 (ko
Inventor
캘리더스네빈챈드러
머터저매슈드
톰프슨레이몬드더블유.
Original Assignee
윌리엄 비. 켐플러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 비. 켐플러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 비. 켐플러
Publication of KR20000048471A publication Critical patent/KR20000048471A/ko
Application granted granted Critical
Publication of KR100694739B1 publication Critical patent/KR100694739B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

신호, 전원과 접지 콘택트에 대한 전기적 상호접속을 갖는 삽입 회로를 포함한 플립 칩 집적 회로용 패키지가 개시되어 있다. 라우팅은 선택적 평면 및 버스를 사용하여 두 개의 도전층에 대해서만 달성된다. 다중 전원면은 단일 도전체 레벨상에 제공되어 다른 동작 전압을 갖는 회로를 지원한다. 독특한 플립 칩 상호접속된 집적 회로용 캐비트 다운 BGA 패키지는 상기 삽입 회로를 열도전성 보강재 또는 베이스에 부착하고, 납땜 볼을 사용하여 상기 베이스 및 상기 삽입 회로에 프레임을 부착시킴으로써 제공된다. 조립체는 주변 프레임에 배치된 외부 BGA 납땜 볼 단자에의 상호접속 비아를 갖는 칩 캐비티를 형성한다.

Description

다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지{BALL GRID ARRAY PACKAGE WITH MULTIPLE POWER/GROUND PLANES}
본 발명은 집적 회로 소자에 관한 것으로, 특히 볼(ball) 그리드 어레이 패키지의 전기적 상호접속에 관한 것이다.
반도체 산업이 보다 고밀도의 회로로 움직임에 따라, 하나 이상의 동작 전압을 갖는 회로의 갯수 이외에도 입력/출력 핀의 갯수 및 소자의 동작 속도는 매우 증가하고 있다. 이들 높은 핀 카운트, 다수의 전원 소자에 필요한 회로 보드의 복잡성 및 영역을 최소화시키기 위해, 집적 회로 패키지는 몇몇 입력과 출력에 대하여 공통 콘택트를 제공함으로써 핀 카운트를 감소시킬 수 있는 다층 전원 및 접지면으로 구성되고, 소자의 개선된 전기적 그리고 열적 성능을 허용할 수 있다.
보다 높은 리드 카운트 및 보다 작은 풋 프린트(foot print)의 IC 패키지에 대한 요구사항에 응하여, 볼 그리드 어레이(BGA) 패키지는 계속해서 발전되고 있다. BGA 패키지는 패키지의 영역내에 한정된 납땜 볼의 어레이를 사용하여 외부 회로 보드에 조립되는 표면 장착 패키지이다. BGA의 예는 도 1에 제공되어 있다. 전형적으로 BGA 패키지(100)는 "캐비티 업(cavity up)" 구성이며, 반도체 칩(101)이 기판(103)의 상면(103a)(즉 위쪽으로 대향하는 면)에 부착되고, 패키지를 인쇄된 배선 보드에 상호접속시키는 납땜 볼(105)이 기판의 배면측(103b)(즉 아래쪽으로 대향하는 면)에 부착된다. 칩은, 도 1에 도시된 바와 같이, 와이어 본딩 또는 플립 칩 범프 접속부(107)에 의해 기판상에서 추적하도록 전기적으로 상호접속된다. 뚜껑(108) 또는 다른 형식의 포장은 칩을 피복하여 기계적이고 환경적인 보호를 제공한다. 고성능의 기판과 높은 핀 카운트 BGA는 유전체층에 의해 분리되고 전원 및 접지면을 제공하도록 비아를 통해 접속된 다층의 금속 트레이스(trace)를 갖고, 이들 구조들은 보다 상세히 설명될 것이다. 전형적으로, 별도의 도전체 및 유전체층은 신호에 대한 라우팅을 갖는 콘택트층, 전원과 접지, 접지면, 각각의 동작 전압용 전원면, 및 외부 콘택트용 층과 같이, 각각의 입력/출력 기능에 필요하게 된다. 종래 기술의 BGA 패키지의 제약사항은 도전층 및 다중 금속과 유전체층을 갖는 기판의 연관된 비용에 의해 한정된 낮은 열 소모, 전기적 성능, 및 패키지 신뢰성과 감습성이다.
BGA 패키지의 전기적 성능 및 열 소모는 "캐비티 다운" BGA 패키지에 의해 매우 증대될 수 있다. "캐비티 다운" BGA 패키지는 전형적으로 다층 인쇄 회로 보드(PCB) 기판내에 다이 캐비티를 갖는다. 다층 기판은 보다 낮은 기생 임피던스를 허용하고 캐비티의 바닥에서 금속 슬러그의 함유는 패키지의 열 소모를 증가시킨다. 칩 캐비티 또는 패키지의 리세스는 칩, 및 패키지가 인쇄 배선 보드상에 조립되었을 때 상호접속 와이어 본드를 위해 충분한 청결을 허용하는 것이 요구된다.
"캐비티 다운" BGA 패키지는 또한 다층 PCB 기술에 따라 기판을 사용하여 제조될 수 있다. 이러한 기판을 사용하는 "캐비티 업" 및 "캐비티 다운" BGA 패키지 모두는 고비용의 문제가 있고, 핀 카운트가 증가함에 따라 PCB 인쇄 기술의 제약사항은 보다 긴 도전체 길이로부터 야기된 인덕턴스의 증가에 의해 패키지 크기가 더욱 커지는 것이다.
보다 높은 회로 밀도를 갖는 기판을 제공하고 높은 핀 카운트 소자의 조립을 허용하고자 하는 노력으로, TGA(TAB 그리드 어레이) 패키지(200)가 개시되어 있고 단면도는 도 2에 도시되어 있다. TGA는 칩상의 범프에 대해 테이프 도전체의 내부 리드 본딩을 위한 정교한 라인 상호접속을 갖는 TAB(테이프 자동 본드) 가용 테이프(202)를 사용한다. 가용 테이프(202)는 패키지상에 칩 콘택트와 납땜 볼(211)을 갖는 금속층(203a)의 양측상에 유전체층(209 및 210)을 갖는다. 테이프는 접착제(208)에 의해 반도체 칩(201)을 내장하기 위한 캐비티를 갖는 보강재(206)에 부착된다. 칩은 포장 재료(204)에 의해 보호된다. 외부 접속용 납땜 볼(211)은 상호접속 트레이스에 부착되고, 선택된 위치(213)에서 접지면과 같은 동작하는 보강재에 부착된다. 이 방법은 유리하지만, TAB 또는 다이의 본딩에 기초하며, 이들 모두는 주변 본드된 집적 회로 칩에 한정되고 매우 높은 핀 카운트 소자에 수용될 수 없다. 게다가, TAB 본딩은 공지된 산업 및 매우 높은 비용 때문에 생산 가치 공정인 것으로 입증되지 않았다. 와이어 본딩은 회로에 인덕턴스를 부가하고 매우 고성능 및 높은 핀 카운트 소자에 대한 특징이 한정된다.
보다 진보된 집적 회로는 플립 칩 상호접속으로 설계되고 있다. 이 회로는 종종 플립 칩 상호접속 및 다수의 동작 전압을 갖는 칩의 최근 경향을 지지하기 위해신뢰성이 있는 고성능 BGA 패키지를 필요로 한다.
본 발명의 바람직한 실시예에 따르면, 캐비티 다운 BGA 패키지는 플립 칩 상호접속된 집적 회로, 보강재 또는 패키지 베이스, 유전체층에 의해 분리된 두 개의 금속 도전층을 갖는 삽입 회로, 및 삽입 회로 및 외부 납땜 볼 단자 간의 전기적 상호접속을 제공하고 집적 회로 칩을 내장하기 위한 캐비티를 제공하는 이중 목적 기능을 하는 프레임을 포함한다.
하나 이상의 전원 및 접지면을 포함한 신호, 전원과 접지 콘택트에 대한 라우팅은 삽입 회로상에 제공된다. 삽입 회로의 제1 표면상의 금속화는 집적 회로의 플립 칩 단자에서 전원면 및/또는 버스 구조에, 외부 범프 콘택트에, 그리고 비아를 통해 제2 금속 층상의 접지면에 라우팅을 제공한다. 특정 경계를 사용하여 동일한 금속 층상의 다수의 전원 버스 및 평면이 달성되므로, 다수의 동작 전압을 갖는 집적 회로를 패키징하기 위한 필요성을 뒷받침한다.
삽입 회로의 제1 표면상의 납땜 볼을 갖는 콘택트 패드는 프레임내의 금속성 비아에 대응한다. 납땜 볼은 삽입 회로 및 외부 납땜 볼 콘택트 간의 기계적이고 전기적인 콘택트를 제공한다. 삽입 회로의 제2 표면은 보강재에 부착된다. 집적 회로상의 플립 칩 볼 이외에도, 보강재 및 프레임 간의 콘택트를 제공하는 작은 볼의 완전성은 유사하지 않은 패키지 재료들 간의 열적이고 기계적인 응력을 흡수하도록 설계된 언더필 재료에 의해 강화된다. 외부 납땜 볼 단자는 프레임에 접속되고 프레임내의 비아를 통해 플렉스 회로를 콘택트시킨다. 패키지의 캐비티는 환경적이고 기계적인 보호를 위하여 폴리머 화합물로 채워진다.
대안적인 실시예에서, 특정 경계를 갖는 선택적 평면 및 버스를 통해 두 개의 도전층상에 실현된 신호, 전원과 접지 콘택트에 대한 전기적 라우팅을 갖는 삽입 회로는 캐비티 업 BGA 구성으로 조립된다.
도 1은 종래의 캐비티 업 BGA (볼 그리드 어레이)의 단면도.
도 2는 종래의 TAB 그리드 어레이 패키지(TGA)의 단면도.
도 3a는 본 발명의 플립 칩 캐비티 다운 BGA의 단면도.
도 3b는 본 발명의 플립 칩 캐비티 다운 BGA의 절단한 바닥면을 도시한 도면.
도 4a는 삽입 회로의 상세한 단면도.
도 4b는 신호, 전원, 및 접지 콘택트와 라우팅, 및 삽입 회로의 한 면상의 제1 전원면을 도시한 도면.
도 4c는 신호, 전원, 및 접지 콘택트와 라우팅, 및 삽입 회로의 한 면상의 제2 전원면을 도시한 도면.
도 5는 종래의 다층 BGA 패키지의 단면도.
도 6은 캐비티 다운 플립 칩 BGA 패키지의 조립을 위한 흐름도.
도 7은 두개의 도전체면을 갖는 삽입 회로를 갖춘 캐비티 업 BGA의 단면도.
<도면의 주요부분에 대한 부호의 설명>
301: 칩
302: 플립 칩 콘택트
303: 삽입 회로
303a: 제1 표면
303b: 제2 표면
304: 평면 보강재
305: 프레임
306: 납땜 볼
307: 언더필 재료
본 발명의 바람직한 실시예에 따르면, 캐비티 다운 BGA 패키지(300)는 도 3a에서 단면도로 도시되어 있다. 칩(301a)의 액티브 표면상에 배열된 납땜 볼과 같이 플립 칩 콘택트(302)를 갖는 집적 회로 칩(301)은 삽입 회로(303)의 제1 표면(303a)상의 금속성 콘택트 패드에 전기적으로 접속된다. 삽입 회로(303)의 제2 표면(303b)은 절연 접착제(314)에 의해 패키지의 기저인 평면 보강재(304)에 부착된다. 패키지 윤곽은 소자에 기계적 지지를 제공하는 보강재, 및 대기 또는 부착된 가열 싱크로의 큰 열 손실 경로에 의해 한정된다. 납땜 볼에 의해 보강재위의 삽입 회로(303)에 부착된 프레임(305)은 패키지 캐비티를 형성하고, 외부 BGA 납땜 볼(306) 콘택트에 대한 지지를 제공한다. "언더필(underfill)" 재료(307), 전형적으로 전기적 절연 입자로 적재된 폴리머는 플립 칩 접속의 작은 납땜 볼(302), 및 삽입 회로와 프레임 간의 납땜 볼 접속(308)에 대한 기계적 지지를 제공한다. 패키지 캐비티는 폴리머 포팅 화합물(309)로 채워서 오염에 대해 칩 및 상호접속부를 보호하고 패키지에의 지지를 부가한다.
도 3b는 패키지의 바닥면, 즉 마주보고 인쇄 배선 보드에 접속할 표면을 절단한 도면을 도시한다. 도 3b는 본 발명의 캐비티 다운 BGA내의 패키지 구성요소들 간의 커넥터의 일부를 도시하고 있다. 본 발명의 바람직한 실시예의 유일한 특징은, 납땜 볼(302)이 기계적이고 전기적으로 플립 칩 집적 회로(301)를 삽입 회로(303)에 접속시키는 것을 제공한다. 제2 납땜 볼 세트(308) 모두는 전기적이고 기계적으로 삽입 회로(303)를 프레임(305)내의 금속 도전성 비아(305a)에 접속시킨다. 그 결과, 도전성 비아(305a)는 삽입 회로 및 외부 납땜 볼(306) 간의 전기적 콘택트를 제공한다. 프레임과 삽입 회로 간의 납땜 볼(308)은 플립 칩 볼(302)과 동일한 크기 범위에 있는 반면, BGA의 외부 납땜 볼은 보다 크고, 전형적인 산업 표준이다. 프레임에 대한 플립 칩 및 삽입 회로의 납땜 볼은 전형적으로 직경 0.04 내지 0.20㎜의 범위내에 있는 반면, BGA 패키지상의 외부 납땜 볼 콘택트는 0.5 내지 1.25㎜의 범위내에 있다.
보강재 및 삽입 회로에 부착된 프레임(305)은 집적 회로 칩용 캐비티를 생성한다. 프레임은 칩보다 두꺼워 패키지가 인쇄 배선 보드에 부착될 때 칩에 대한 청결성을 제공한다. 집적 회로 칩은 전형적으로 0.25 내지 0.50㎜의 범위내에 있고, 프레임 두께는 0.3 내지 0.6㎜의 범위내에 있다.
프레임용 코어 재료는 전형적으로 집적 회로 패키징에 대한 산업 분야에서 사용된 것으로 구성된다. 허용한 유전체 특성 및 도전성 비아에 대한 공지된 기술을 갖는 것들을 포함하지만, FR-4, FR-5 및 BT 수지에 한정되지 않는다. 보강재용으로 바람직한 재료는 열 팽창 계수로 프레임과 호환가능하고, 높은 열 도전율을 갖거나, 또는 열 도전성 비아를 갖는다. 이러한 재료들은 포함하고 있지만, 보호 코팅과의 구리계 합금, 또는 FR-4, FR-5 또는 열 비아를 갖는 BT 수지에 한정되지는 않는다.
도 4a 및 도 4b는 본 발명의 캐비티 다운 BGA의 충분한 전기적 라우팅을 추가 설명한다. 삽입 회로는 다층 기판에 요구되는 4개 이상의 층에 비해, 신호, 선택적 평면의 사용에 따른 전원과 접지, 및 단 두개의 도전층상의 특정 경계를 갖는 버스의 라우팅을 용이하게 한다. 도전체의 독특한 라우팅은 다수의 전원 및 접지면을 필요로 하는 집적 회로보다 간단하고 보다 저렴한 패키지에 대한 필요성을 뒷받침하고 있다.
본 발명의 삽입 회로의 한 실시예의 단면도가 도 4a에 도시되어 있고, 비교를 위해 기존 기술의 다층 패키지의 회로 단면도가 도 5에 도시되어 있다. 도 5에서, 집적 회로(500)에의 콘택트는 제1 금속 레벨(501)상에 형성되고 접지면(504)은 BGA 코어(502)의 유전체층들 사이에 배치되고, 전원면(503)은 다른 레벨상에 배치된다는 것을 알 수 있다. 신호(501a), 전원(503a) 및 접지(504a)에의 콘택트는 복수의 비아(505)를 통해 외부 납땜 볼(520)에 형성된다. 외부 납땜 볼은 또 다른 금속 층(506)상에 있다. 이 레벨들은 신중하게 정렬되어야 하고 평면내의 충분히 큰 개구는 부정확한 평면과의 콘택트를 회피하도록 한정되어야 한다는 것을 알아야 한다. 예를 들면, 접지 콘택트(504a)로부터의 비아는 접지면(504)과 콘택트되지만, 전원면(503)을 접촉할 수 없다.
반대로, 도 4a에 도시된 바와 같이, 본 발명의 소자는 두 개의 도전층만을 갖는다. 칩 중심에 배치된 집적 회로상의 복수의 전원 및 접지 콘택트는 삽입 회로의 제1 도전성 표면상의 대응하는 콘택트 패드에 접속된다. 도전성 비아(405)에 대해 형성된 접지 콘택트(404a)는 다른 경우의 연속적인 도전성 금속 전원면(403)의 개구(405a)에 의해 둘러쌓인다. 비아(405)는 제2 도전체 표면상의 접지면(404)에 콘택트를 제공한다. 칩의 중심에 대응하는 금속의 넓은 영역은 하나의 전원면(403)이다.
칩 주변에 보다 근접해서 다른 동작 전압에 대한 제2 세트의 범프 콘택트(402a)는 삽입 회로상의 전원 버스 구조(402)를 상호접속시킨다. 칩 주변에 배치된 신호 콘택트(401a)는 삽입 회로상의 신호 트레이스(401)에 의해 각각의 외부 신호 콘택트(401b)에 상호접속된다. 접지면에서 프레임상의 외부 접지 납땜 볼 콘택트로의 콘택트는 비아(414)를 통해 프레임(410)상의 작은 납땜 볼(415)로 형성된다. 단면도에 따르면, 다수의 전원면, 신호, 전원과 접지에 대한 칩 콘택트, 및 외부 커넥터에 대한 콘택트 패드는 단일 레벨의 금속상에 형성되고, 제2 레벨의 금속은 접지면이라는 것을 알 수 있다.
도 4b에는, 삽입 회로의 제1 금속 레벨의 부분적으로 집중된 1/4 단면이 도시되어 있다. 삽입 회로의 중심 영역에는 접지면에 상호접속시키는 비아(도시되어 있지 않음)에 대한 플립 칩 범프 콘택트(404a), 및 큰 전원면(403)을 위한 플립 칩 콘택트(403a)가 있다. 큰 전원면(403)은 외부 콘택트 패드(403b)가 배치되어 있는 패키지 코너 각각에 선택적으로 라우트된다.
칩(400) 주변에 대응하는 위치 근처에, 신호 콘택트(401a)는 각각의 외부 콘택트 패드(401b)에 상호접속시키는 각각의 트레이스(401)에 대해 형성된다.
제2 칩 전원에 대해 콘택트(402a)를 갖는 전원 버스(402)는 칩 주변에 신호 콘택트(401a)와 함께 배치된다. 도 4c에서, 신호 콘택트(401a) 중 비틀린 모양은 칩상의 제2 동작 전원 레벨용 전원 콘택트(402a)이다. 복수의 전원 콘택트(402a)는 제2 전원면(402c)을 제공하기 위해 신호 트레이스들(401) 간에 차례로 라우트되는 버스 구조(402)에 라우트되고, 평면(402c)용 외부 콘택트(402b)에 라우트된다. 금속성 전원면의 개구는 신호 상호접속 트레이스를 절연한다. 전원면은 보다 낮은 인덕턴스를 제공하기 위해 신호 라우트들 사이에 그리고 삽입 회로의 라우팅 한계내에서 최대 가용 영역을 점유하도록 설계된다.
신호, 전원과 접지로부터의 외부 콘택트는 프레임내의 비아를 통해 외부 납땜 범프(도시되어 있지 않음)에 형성된다.
전원면을 위한 선택적인 영역을 사용하고 복수의 전원 콘택트를 버스함으로써, 동일 레벨의 금속상에 다수의 전원면을 제공하여, 별도의 전원면을 위한 다른 동작 전압을 갖는 집적 회로의 필요성에 뒷받침할 수 있다. 프레임, 다음에 외부 콘택트에 대한 납땜 범프의 독특한 콘택트 체계가 또한 제1 도전층상에 제공된다. 삽입 회로내에 비아에 대한 필요성은 접지면에 대한 비아 이외에 사라진다. 전원 및 신호 회로에 보다 근접한 큰 접지면은 삽입 회로의 제2 표면상에 제공된다.
본 발명의 캐비티 다운 BGA의 특정 실시예는, 신호 및 3.3V 전원으로부터의 제1 세트의 전원 콘택트가 칩 주변에 배치되는 플립 칩 본드된 집적 회로를 갖는 약 452 핀의 높은 핀 카운트 소자이다. 칩 중심에 배열된 콘택트는 접지 및 1.8V 전원으로부터의 제2 세트의 전원 콘택트이다. 납 및 주석을 함유한 복수의 납땜 볼은 칩 콘택트들 사이에 전기적이며 기계적인 콘택트 및 삽입 회로의 제1 표면상의 대응하는 금속성 콘택트 패드를 제공한다.
바람직한 실시예의 삽입 회로는 양면에 배치된 박막의 구리 상호접속 회로를 갖는, 0.005 내지 0.015인치의 범위내에 있는 폴리이미드계 막을 포함한 가요성 회로이다. 금속은 회로 설계, 및 회로의 비저항 요구조건을 맞추기 위해 적절한 금속으로 판금된 금속 트레이스를 제공하고, 환경적 안정성을 위하여 포토패터닝된다. 비아는 펀치되거나 에칭되고, 도전성 금속으로 채워진다. 플렉스 회로는 TAB 테이프 기술과 동일한 기술 일부를 포함하지만, 보다 두꺼운 플렉스 막은 충분히 견고하고 왜곡없이 양측상에 금속화하는데 디멘죤하게 안정적이다. 고밀도의 상호접속은 플렉스 회로 기술에 따라 양측의 막상에 실현되는 한편, TAV 상호접속 회로를 갖는 막은 전형적으로 단일 측상에 금속화된다.
바람직한 실시예에서, 삽입 회로의 제1 표면상의 회로는, 도 4b 및 도 4c를 조합하여 일반적으로 설명되는 바와 같이, 신호 라우팅, 전원 버스에 대한 복수의 콘택트 및 두개의 넓은 전원면을 포함한다. 납땜 마스크는 상호접속 회로를 피복하고 콘택트 패드를 둘러싼다.
삽입 회로의 제2 표면은 도전성 비아에 의해 제1 표면 접지 콘택트에 콘택트된 구리 금속성의 큰 전원면을 포함한다. 가요성 삽입 회로의 제2 표면은 절연 접착제층에 의해 보강재에 부착된다. 보강재는 패키지 베이스이고 0.015 내지 0.05인치 두께의 범위내의 구리 합금으로 구성된다.
BGA 패키지 단자 및 소자의 입력/출력 콘택트에 대응하는 도전성 비아를 갖는 프레임은 복수의 납땜 볼에 의해 가용성 회로의 제1 표면에 부착된다. 납땜 볼 커넥터는 플립 칩 납땜 볼의 것에 대해 유사한 크기 및 구성으로 이루어진다. 프레임은 보강재의 주변내에 배치되어, 삽입 회로의 납땜 볼 및 BGA 패키지의 외부 납땜 볼 간의 상호접속을 위한 지지 이외에도 칩용 캐비티로서 기능한다. 프레임은 0.020 내지 0.030 인치 두께의 범위내에 있고 FR-4 재료로 구성된다.
요변성 열경화성 폴리머의 언더필 재료는 플립 칩과 프레임을 가요성 회로에 접속시키는 작은 납땜 볼을 둘러싼다. 이 재료는 납땜 결합에 대해 열적으로 유도된 응력을 흡수하고, 프레임과 삽입 회로 간의 외부 오염의 침입으로부터 패키지 에지를 밀봉한다.
패키지 캐비티는 실리카로 채워진 열경화성 에폭시과 같이 퍼팅 화합물로 채워서 팽창 계수를 약 20PPM로 조절한다.
패키지 구성요소의 일반적인 표현은 도 3a 및 도 3b에 제공되어 있다. 상술된 바람직한 실시예의 특정 패키지의 조립은 다음과 같은 일련의 단계를 포함하며, 대부분 산업 분야에 공지되어 있다. 도 6은 본 발명의 캐비티 다운 패키지의 플립 칩 집적 회로의 조립을 위한 간단한 공정 흐름도를 도시한다.
단계 1에서, 보호성 납땜 마스크로 두 개의 패터닝된 도전층을 갖는 가요성 삽입 회로(603)의 제2 표면은 보강재(604) 또는 패키지 베이스의 한 면에 정렬되고, 박막의 열경화성 절연 접착제(605)에 의해 부착된다. 접착제는 열처리에 의해 경화되어 안정한 단일 구성요소를 형성한다.
단계 2에서, 수행된 납땜 볼(606)의 어레이는 삽입 회로상의 주변 콘택트 패드에 정렬된다. 삽입 회로에 열이 인가되고, 온도는 납땜 볼의 리플로우를 시작하여 수 초 동안에 약 190℃로 적당히 견고하게 납땜을 보유하도록 충분히 상승된다. 열은 광원 또는 대류 방법에 의해 인가될 수 있다.
부착된 납땜 볼 콘택트를 갖는 집적 회로(600)는 정렬되고 단계 3에서 삽입 회로의 중심부에 있는 콘택트 패드와 콘택트된다. 열은 광학 시스템 또는 대류 시스템에 의해 공급되어 칩 및 주변 범프 모두의 납땜 범프를 리플로우시킨다.
단계 4에서, 프레임(602)은 보강재 및 납땜 볼을 프레임의 비아에 콘택트시키는 정교한 정렬로 수직 정렬되는 외부 에지로 배치된다. 열이 인가되어 수 초 동안 납땜 볼을 리플로우시키고 프레임을 삽입 회로 및 보강재 쌍에 고정시킨다.
언더필 폴리머 화합물(607)은 제5 공정 단계에서 칩 주변 및 프레임 주변에 인가된다. 화합물은 모든 범프들 간의 공간으로 흘러가도록 하고, 프레임과 보강재 간의 밀봉을 제공한다. 화합물은 5 내지 15분 동안 약 125℃에서 기계적이고 화학적으로 안정한 것을 형성하도록 경화된다.
열경화성 퍼팅 화합물(608)은 패키지 캐비티를 채우도록 인가되고, 폴리머는 언더필 화합물의 최종 경화와 동일한 열 사이클 동안 완전히 경화된다. 150℃에서 30분 동안 경화시키는 대류는 경화 공정을 완료한다.
외부 납땜 범프(609)는 프레임상의 노출된 콘택트에 정렬되며, 열이 인가되어 범프들을 리플로우시키고 집적 회로 패키지의 조립을 완료한다.
도 7에서, 본 발명의 제2 실시예가 기술된다. 신호, 전원과 접지 콘택트에 대한 전기적 라우팅, 및 다수의 전원면을 갖는 삽입 회로(703)상의 플립 칩 집적 회로(701)는 특정 경계를 갖는 선택적 평면 및 버스를 통해 두 개의 도전층상에 달성되고, 캐비티 업 BGA 700 구성으로 패키징된다.
도 7에서, 제1 표면(703a)상의 다수의 전원면 및 제2 표면(703b)상의 접지면을 갖는 도 4b 및 도 4c에 도시된 바와 같이, 라우팅을 갖는 삽입 회로(730)는 캐비티 업 BGA 패키지(700)로 삽입된다는 것을 알 수 있다. BGA 패키지(700)는 외부 BGA 납땜 볼 단자(705) 및 위쪽 대향면(704a)상의 콘택트 패드 간의 도전성 비아(704c)를 갖는 보강재 또는 베이스(704)를 포함한다. 베이스 비아(704c) 및 삽입 회로 비아(703c) 간의 접속은 삽입 회로(703b)의 제2 표면상의 복수의 납땜 볼(708)에 의해 제공된다. 접지면은 삽입 회로의 제2 표면의 중심부를 덮고, 개구는 주변에 신호 및 전원 콘택트에 대한 비아에 제공된다. 패키지의 내장은 플라스틱의 포장 또는 베이스에 부착된 보호성 캡(709)에 의해 완성된다.
두 개의 도전성 표면만을 갖는 삽입 회로상의 복잡한 회로의 라우팅은 다수의 패키징 옵션을 허용한다. 저렴하고 표준형 패키지 베이스 및 캡은 삽입 회로에 대해 커스터마이즈된 특정 회로에 적응할 수 있다.
상기 상세한 설명은 본 발명의 특정 실시예를 설명하기 위해 제공된 것으로, 본 발명을 한정하는 것은 아니다. 본 발명의 범위내에서 다양한 수정 및 변경이 가능하다. 본 발명은 다음의 청구범위에 의해 규정된다.
본원 발명에 따르면, 삽입 회로의 제1 표면상의 납땜 볼을 갖는 콘택트 패드는 프레임내의 금속성 비아에 대응한다. 납땜 볼은 삽입 회로 및 외부 납땜 볼 콘택트 간의 기계적이고 전기적인 콘택트를 제공한다. 삽입 회로의 제2 표면은 보강재에 부착된다. 집적 회로상의 플립 칩 볼 이외에도, 보강재 및 프레임 간의 콘택트를 제공하는 작은 볼의 완전성은 유사하지 않은 패키지 재료들 간의 열적이고 기계적인 응력을 흡수하도록 설계된 언더필 재료에 의해 강화된다. 외부 납땜 볼 단자는 프레임에 접속되고 프레임내의 비아를 통해 플렉스 회로를 콘택트시킨다. 패키지의 캐비티는 환경적이고 기계적인 보호를 위하여 폴리머 화합물로 채워진다.

Claims (21)

  1. 플립 칩 상호접속된 집적 회로용 캐비티 다운 볼 그리드 어레이(BGA) 패키지에 있어서,
    a) 평면 보강재 또는 패키지 베이스,
    b) 제2 패터닝된 도전층으로부터 유전체층에 의해 분리된 제1 패터닝된 도전층을 갖는 제1 표면을 갖춘 삽입 회로(interposer circuit) -제2 표면이 절연 접착제에 의해 상기 보강재에 부착되고, 상기 제1 표면은 플립 칩 커넥터에 정렬된 복수의 콘택트 패드 및 상기 삽입 회로 주변에 입력/출력 콘택트 패드의 어레이에의 전기적 상호접속을 포함함-,
    c) 상기 삽입 회로 주변에 상기 입력/출력 콘택트 패드의 어레이의 각 콘택트상의 납땜 볼,
    d) 외부 에지가 상기 보강재의 외부 에지에 수직으로 정렬되어 배치된 프레임 -상기 프레임은 정렬된 제1 표면을 갖고, 프레임 코어를 통해 도전성 비아에 대한 상기 삽입 회로의 주변에 납땜 볼의 어레이를 상기 프레임의 상기 제2 표면상의 외부 BGA 납땜 볼 콘택트에 접속시킴-,
    e) 플립 칩 범프 및 프레임 납땜 범프 커넥터를 둘러싸는 언더필(underfill) 재료,
    f) 상기 프레임 및 상기 보강재에 의해 형성되는 캐비티를 채우는 포장 화합물
    을 포함하는 것을 특징으로 하는 캐비티 다운 BGA 패키지.
  2. 플립 칩 상호접속된 집적 회로 칩용 캐비티 다운 볼 그리드 어레이(BGA) 패키지에 있어서,
    a) 평면 보강재 또는 패키지 베이스,
    b) 플립 칩 커넥터에 정렬된 복수의 콘택트 패드 및 삽입 회로 주변에 입력/출력 콘택트 패드의 어레이에의 전기적 상호접속을 포함하는 제1 표면상에 도전성 트레이스(trace)를 갖는 삽입 회로 -상기 삽입 회로의 제2 표면은 절연 접착제에 의해 상기 보강재에 부착됨-,
    c) 상기 삽입 회로 주변에 상기 입력/출력 콘택트 패드의 어레이의 각 콘택트상의 납땜 볼,
    d) 외부 에지가 상기 보강재의 외부 에지에 수직으로 정렬되어 배치된 프레임 -상기 프레임은 정렬된 제1 표면을 갖고, 프레임 코어를 통해 도전성 비아에 대한 상기 삽입 회로의 주변에 납땜 볼의 어레이를 상기 프레임의 상기 제2 표면상의 외부 BGA 납땜 볼 콘택트에 접속시킴-,
    e) 플립 칩 범프 및 프레임 납땜 범프 커넥터를 둘러싸는 언더필 재료,
    f) 상기 프레임 및 상기 보강재에 의해 형성되는 캐비티를 채우는 포장 화합물
    을 포함하는 것을 특징으로 하는 캐비티 다운 BGA 패키지.
  3. 유전체층에 의해 분리된 두 개의 도전층을 포함한 삽입 회로를 갖는 반도체 패키지에 있어서,
    신호, 전원과 접지 콘택트에 대한 전기적 상호접속은, 다수의 전원과 접지면을 제공하는 특정 경계를 갖는 선택적 평면 및 버스를 포함한 상기 두 개의 도전층상에 패터닝되는 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서, 신호, 전원과 접지 콘택트에 대한 전기적 상호접속은 다수의 전원 및 접지면에 대해 특정 경계를 갖는 선택적 평면 및 버스를 포함한 두 개의 도전층상에 패터닝되는 것을 특징으로 하는 캐비티 다운 BGA 패키지.
  5. 제1항에 있어서, 상기 삽입 회로의 상기 제1 패터닝된 도전층은 하나 이상의 전원면 및 버스를 포함하는 것을 특징으로 하는 캐비티 다운 BGA 패키지.
  6. 제1항에 있어서, 상기 삽입 회로의 상기 제2 패터닝된 도전층은 접지면을 포함하는 것을 특징으로 하는 캐비티 다운 BGA 패키지.
  7. 제5항에 있어서, 상기 전원면은 상기 제1 패터닝된 도전층의 중심에 배치되고 상기 삽입 회로의 각 코너에 버스(bus)되는 것을 특징으로 하는 캐비티 다운 BGA 패키지.
  8. 제5항에 있어서, 상기 전원면은 외부 콘택트에의 라우팅 상호접속들 사이의 상기 삽입 회로의 상기 제1 패터닝된 층에 배치되는 것을 특징으로 하는 캐비티 다운 BGA 패키지.
  9. 제1항에 있어서, 상기 삽입 회로는 상기 제1 패터닝된 도전층 및 상기 제2 패터닝된 도전층 사이의 특정 콘택트를 접속시키는 도전성 비아를 포함하는 것을 특징으로 하는 캐비티 다운 BGA 패키지.
  10. 제1항에 있어서, 상기 보강재는 상기 회로에서 대기로, 또는 2차 열 확산기로 방열하는 것을 특징으로 하는 캐비티 다운 BGA 패키지.
  11. 제1항에 있어서, 상기 프레임은 상기 집적 회로보다 두꺼운 것을 특징으로 하는 캐비티 다운 BGA 패키지.
  12. 제1항에 있어서, 상기 플립 칩 납땜 볼 커넥터의 것과 유사한 크기 및 구성의 삽입 회로 및 프레임 간의 납땜 볼 접속을 갖는 것을 특징으로 하는 캐비티 다운 BGA 패키지.
  13. 제1항에 있어서, 상기 삽입 회로는 플렉스(flex) 회로를 포함하는 것을 특징으로 하는 캐비티 다운 BGA 패키지.
  14. 제1항에 있어서, 상기 삽입 회로는 BT 수지 코어를 포함하는 것을 특징으로 하는 캐비티 다운 BGA 패키지.
  15. 제1항에 있어서, 상기 프레임은 FR-4 수지를 포함하는 것을 특징으로 하는 캐비티 다운 BGA 패키지.
  16. 제14항에 있어서, 상기 프레임은 BT 수지 코어를 포함하는 것을 특징으로 하는 캐비티 다운 BGA 패키지.
  17. 플립 칩 상호접속된 집적 회로용 캐비티 다운 볼 그리드 어레이(BGA) 패키지에 있어서,
    a) 상기 회로에서 대기로, 또는 2차 열 확산기로 방열하는 평면 보강재 또는 패키지 베이스,
    b) 유전체층에 의해 분리된 두 개의 패터닝된 도전층을 포함한 삽입 회로 -신호, 전원과 접지 콘택트에 대한 전기적 라우팅은 하나 이상의 전원면을 형성하기 위해 특정 경계를 갖는 선택적 평면 및 버스를 포함한 상기 두 개의 도전층상에 패터닝되며, 제1 도전층은 상기 삽입 회로 주변에 입력/출력 콘택트 패드의 어레이에 전기적으로 상호접속시키는 플립 칩 커넥터에 정렬된 중심 영역내에 복수의 콘택트 패드를 포함하고, 접지면은 제2 도전층상에 포함되고, 도전성 비아는 상기 제1 및 제2 도전층상의 특정 콘택트들 간의 상호접속을 제공하고, 제2 표면은 절연 접착제에 의해 상기 보강재에 부착됨-,
    c) 상기 삽입 회로 주변에 상기 입력/출력 콘택트 패드 각각에 배치되는 플립 칩 커넥터와 유사한 크기 및 구성의 납땜 볼 어레이,
    d) 외부 에지가 상기 보강재의 외부 에지에 수직으로 정렬되어 배치되고, 정렬된 제1 표면을 갖고 프레임 코어를 통한 도전성 비아에 대한 상기 삽입 회로의 납땜 범프를 상기 프레임의 상기 제2 표면상의 외부 BGA 납땜 볼 콘택트에 접속시키는, 상기 집적 회로보다 더 두꺼운 프레임,
    e) 플립 칩 범프 및 프레임 납땜 범프 커넥터를 둘러싸는 언더필 재료,
    f) 상기 프레임 및 상기 보강재에 의해 형성되는 캐비티를 채우는 포장 화합물
    을 포함하는 것을 특징으로 하는 캐비티 다운 BGA 패키지.
  18. 제1항에 있어서, 제1 전원면은 상기 제1 패터닝된 도전층의 중심에 배치되고 상기 삽입 회로의 각 코너에 버스되고, 제2 전원면은 또한 외부 콘택트에의 라우팅 상호접속들 사이의 상기 삽입 회로의 상기 제1 패터닝된 도전층에 배치되는 것을 특징으로 하는 캐비티 다운 BGA 패키지.
  19. 제3항에 있어서, 상기 삽입 회로의 상기 제1 패터닝된 도전층은 하나 이상의 전원면을 포함하는 것을 특징으로 하는 반도체 패키지.
  20. 삽입 회로를 갖는 캐비티 업 BGA 패키지에 있어서,
    신호, 전원과 접지 콘택트에 대한 전기적 라우팅은 다수의 전원 및 접지면을 제공하기 위해 특정 경계를 갖는 선택적 평면 및 버스를 포함한 두 개의 도전층상에 실현되는 것을 특징으로 하는 캐비티 업 BGA 패키지.
  21. 캐비티 다운 BGA 패키지에 있어서,
    플립 칩 상호접속된 집적 회로,
    보강재 또는 패키지 베이스,
    유전체층에 의해 분리된 두 개의 금속 도전층을 갖는 삽입 회로, 및
    상기 삽입 회로 및 외부 납땜 볼 단자 간의 전기적 상호접속, 및 상기 집적 회로 칩을 내장하기 위한 캐비티를 제공하는 이중 목적 기능을 하는 프레임
    을 포함하는 것을 특징으로 하는 캐비티 다운 BGA 패키지.
KR1019990065649A 1998-12-31 1999-12-30 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 KR100694739B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11431498P 1998-12-31 1998-12-31
US60/114,314 1998-12-31

Publications (2)

Publication Number Publication Date
KR20000048471A true KR20000048471A (ko) 2000-07-25
KR100694739B1 KR100694739B1 (ko) 2007-03-14

Family

ID=22354490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990065649A KR100694739B1 (ko) 1998-12-31 1999-12-30 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지

Country Status (3)

Country Link
US (1) US6396136B2 (ko)
JP (1) JP2000200860A (ko)
KR (1) KR100694739B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100473336B1 (ko) * 2002-05-06 2005-03-08 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100588404B1 (ko) * 2004-03-16 2006-06-12 삼성코닝 주식회사 반도체 박막 연마용 산화세륨 슬러리
KR100861508B1 (ko) * 2002-06-07 2008-10-02 삼성테크윈 주식회사 반도체 패키지 및 그 제조방법

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794743B1 (en) * 1999-08-06 2004-09-21 Texas Instruments Incorporated Structure and method of high performance two layer ball grid array substrate
US6756253B1 (en) * 1999-08-27 2004-06-29 Micron Technology, Inc. Method for fabricating a semiconductor component with external contact polymer support layer
US6740962B1 (en) * 2000-02-24 2004-05-25 Micron Technology, Inc. Tape stiffener, semiconductor device component assemblies including same, and stereolithographic methods for fabricating same
US6570250B1 (en) * 2000-02-24 2003-05-27 Honeywell International Inc. Power conditioning substrate stiffener
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
JP3923716B2 (ja) * 2000-09-29 2007-06-06 株式会社東芝 半導体装置
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US20020070443A1 (en) * 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
JP4883843B2 (ja) * 2000-12-15 2012-02-22 イビデン株式会社 プリント配線板
US6645791B2 (en) 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US6888240B2 (en) * 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US7071024B2 (en) * 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US6790710B2 (en) * 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
JP4387076B2 (ja) * 2001-10-18 2009-12-16 株式会社ルネサステクノロジ 半導体装置
US6979896B2 (en) * 2001-10-30 2005-12-27 Intel Corporation Power gridding scheme
US7105923B2 (en) * 2001-12-28 2006-09-12 Texas Instruments Incorporated Device and method for including passive components in a chip scale package
US7042084B2 (en) * 2002-01-02 2006-05-09 Intel Corporation Semiconductor package with integrated heat spreader attached to a thermally conductive substrate core
JP2003204015A (ja) * 2002-01-10 2003-07-18 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、及びインターポーザ基板の製造方法
US6787899B2 (en) * 2002-03-12 2004-09-07 Intel Corporation Electronic assemblies with solidified thixotropic thermal interface material
US7208825B2 (en) * 2003-01-22 2007-04-24 Siliconware Precision Industries Co., Ltd. Stacked semiconductor packages
TWI241700B (en) * 2003-01-22 2005-10-11 Siliconware Precision Industries Co Ltd Packaging assembly with integrated circuits redistribution routing semiconductor die and method for fabrication
US7199459B2 (en) * 2003-01-22 2007-04-03 Siliconware Precision Industries Co., Ltd. Semiconductor package without bonding wires and fabrication method thereof
US7268425B2 (en) * 2003-03-05 2007-09-11 Intel Corporation Thermally enhanced electronic flip-chip packaging with external-connector-side die and method
US7126210B2 (en) * 2003-04-02 2006-10-24 Stmicroelectronics, Inc. System and method for venting pressure from an integrated circuit package sealed with a lid
JP3983711B2 (ja) * 2003-04-23 2007-09-26 シャープ株式会社 表面実装型高周波モジュール
EP1577945A3 (en) * 2004-02-04 2007-11-28 International Business Machines Corporation Module power distribution network
US7303941B1 (en) 2004-03-12 2007-12-04 Cisco Technology, Inc. Methods and apparatus for providing a power signal to an area array package
US7185799B2 (en) * 2004-03-29 2007-03-06 Intel Corporation Method of creating solder bar connections on electronic packages
US7501341B1 (en) 2005-05-05 2009-03-10 Xilinx, Inc. Interconnect array formed at least in part with repeated application of an interconnect pattern
US20070023910A1 (en) * 2005-07-29 2007-02-01 Texas Instruments Incorporated Dual BGA alloy structure for improved board-level reliability performance
US7389951B2 (en) * 2005-10-01 2008-06-24 Viktor Feldman Misting device
US8395903B1 (en) * 2006-02-10 2013-03-12 Xilinx, Inc. Interconnect pattern for semiconductor packaging
US20070231951A1 (en) * 2006-03-29 2007-10-04 Mahadevan Suryakumar Reducing layer count in semiconductor packages
US7649254B2 (en) * 2006-05-01 2010-01-19 Flextronics Ap, Llc Conductive stiffener for a flexible substrate
US8031484B2 (en) * 2006-06-16 2011-10-04 Hong Kong Applied Science And Technology Research Institute Co., Ltd. IC packages with internal heat dissipation structures
JP5120913B2 (ja) * 2006-08-28 2013-01-16 国立大学法人東北大学 半導体装置および多層配線基板
US7926173B2 (en) * 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
KR101387922B1 (ko) * 2007-07-24 2014-04-22 삼성디스플레이 주식회사 구동 칩, 이를 갖는 구동 칩 패키지 및 표시 장치
US7911040B2 (en) * 2007-12-27 2011-03-22 Stats Chippac Ltd. Integrated circuit package with improved connections
US7910838B2 (en) * 2008-04-03 2011-03-22 Advanced Interconnections Corp. Solder ball interface
US8001434B1 (en) 2008-04-14 2011-08-16 Netlist, Inc. Memory board with self-testing capability
US8198724B1 (en) * 2008-05-29 2012-06-12 Xilinx, Inc. Integrated circuit device having a multi-layer substrate and a method of enabling signals to be routed in a multi-layer substrate
US8242608B2 (en) * 2008-09-30 2012-08-14 Altera Corporation Universal bump array structure
DE102008052244A1 (de) * 2008-10-18 2010-04-22 Carl Freudenberg Kg Flexible Leiterplatte
CN201781690U (zh) * 2010-07-21 2011-03-30 国基电子（上海）有限公司 电路板
KR101808478B1 (ko) 2011-08-16 2017-12-12 인텔 코포레이션 Ｐｏｐ 구조체
US8531032B2 (en) * 2011-09-02 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally enhanced structure for multi-chip device
US20130308274A1 (en) * 2012-05-21 2013-11-21 Triquint Semiconductor, Inc. Thermal spreader having graduated thermal expansion parameters
JP6129177B2 (ja) * 2012-08-03 2017-05-17 パナソニック株式会社 電子部品モジュールとその実装体
US9406641B2 (en) * 2013-07-10 2016-08-02 Kinsus Interconnect Technology Corp. Compound carrier board structure of flip-chip chip-scale package and manufacturing method thereof
US9754870B2 (en) * 2013-07-10 2017-09-05 Kinsus Interconnect Technology Corp. Compound carrier board structure of flip-chip chip-scale package and manufacturing method thereof
US10290619B2 (en) * 2016-01-04 2019-05-14 Infinera Corporation Photonic integrated circuit package
CN117393441A (zh) * 2016-04-29 2024-01-12 库利克和索夫工业公司 将电子组件连接至基板
US20180053753A1 (en) * 2016-08-16 2018-02-22 Freescale Semiconductor, Inc. Stackable molded packages and methods of manufacture thereof
US10973116B2 (en) * 2016-09-30 2021-04-06 Intel Corporation 3D high-inductive ground plane for crosstalk reduction
US11227841B2 (en) * 2018-06-28 2022-01-18 Intel Corporation Stiffener build-up layer package
US11164804B2 (en) 2019-07-23 2021-11-02 International Business Machines Corporation Integrated circuit (IC) device package lid attach utilizing nano particle metallic paste
US11158567B2 (en) 2019-08-09 2021-10-26 Texas Instruments Incorporated Package with stacked power stage and integrated control die
US11715679B2 (en) 2019-10-09 2023-08-01 Texas Instruments Incorporated Power stage package including flexible circuit and stacked die
US11049791B1 (en) * 2019-12-26 2021-06-29 Intel Corporation Heat spreading layer integrated within a composite IC die structure and methods of forming the same
US11302615B2 (en) 2019-12-30 2022-04-12 Texas Instruments Incorporated Semiconductor package with isolated heat spreader

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
US5530288A (en) * 1994-10-12 1996-06-25 International Business Machines Corporation Passive interposer including at least one passive electronic component
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
US5616958A (en) * 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package
US5801440A (en) * 1995-10-10 1998-09-01 Acc Microelectronics Corporation Chip package board having utility rings
JP3624512B2 (ja) * 1996-01-12 2005-03-02 イビデン株式会社 電子部品搭載用基板の製造方法
SG60099A1 (en) * 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
JPH10256429A (ja) * 1997-03-07 1998-09-25 Toshiba Corp 半導体パッケージ
US5835355A (en) * 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener
JP3063846B2 (ja) * 1998-04-28 2000-07-12 日本電気株式会社 半導体装置
US6175158B1 (en) * 1998-09-08 2001-01-16 Lucent Technologies Inc. Interposer for recessed flip-chip package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100473336B1 (ko) * 2002-05-06 2005-03-08 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100861508B1 (ko) * 2002-06-07 2008-10-02 삼성테크윈 주식회사 반도체 패키지 및 그 제조방법
KR100588404B1 (ko) * 2004-03-16 2006-06-12 삼성코닝 주식회사 반도체 박막 연마용 산화세륨 슬러리

Also Published As

Publication number Publication date
US20010013654A1 (en) 2001-08-16
US6396136B2 (en) 2002-05-28
KR100694739B1 (ko) 2007-03-14
JP2000200860A (ja) 2000-07-18

Similar Documents

Publication Publication Date Title
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
US5642261A (en) Ball-grid-array integrated circuit package with solder-connected thermal conductor
US6518089B2 (en) Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
US5693572A (en) Ball grid array integrated circuit package with high thermal conductivity
US6339254B1 (en) Stacked flip-chip integrated circuit assemblage
US5610442A (en) Semiconductor device package fabrication method and apparatus
KR0169820B1 (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
US7344916B2 (en) Package for a semiconductor device
US20110143499A1 (en) Vertically packaged MOSFET and IC power devices as integrated module using 3D interconnected laminates
US6329708B1 (en) Micro ball grid array semiconductor device and semiconductor module
US6894229B1 (en) Mechanically enhanced package and method of making same
KR20040069962A (ko) 전자 소자 캐리어를 위한 최적화된 덮개의 장착
US20020063331A1 (en) Film carrier semiconductor device
KR100230189B1 (ko) 볼 그리드 어레이 반도체 패키지
KR19980068343A (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
US7019410B1 (en) Die attach material for TBGA or flexible circuitry
JP3486236B2 (ja) 半導体装置及びその製造方法
KR0182510B1 (ko) 탭 테이프를 적용한 칩 스케일 패키지
KR100230919B1 (ko) 반도체 패키지
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100762871B1 (ko) 칩크기 패키지 제조방법
JP3586867B2 (ja) 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板
KR19990061323A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 13