JPH10256429A

JPH10256429A - 半導体パッケージ

Info

Publication number: JPH10256429A
Application number: JP9053202A
Authority: JP
Inventors: Yasushi Iyogi; 靖五代儀; Yasuaki Yasumoto; 恭章安本; Keiichi Yano; 圭一矢野; Jun Monma; 旬門馬; Kazuo Kimura; 和生木村; Hironori Asai; 博紀浅井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-03-07
Filing date: 1997-03-07
Publication date: 1998-09-25

Abstract

(57)【要約】【課題】フリップチップ構造の半導体素子を対象とし
て、半導体素子からの放熱性の向上を図り、さらには狭
ピッチ配線への対応およびパッケージ外形の小形化、実
装ボードとの接続部信頼性の向上、パッケージ製造コス
トの低減等を図ることが求められている。【解決手段】上面２ａ側にキャビティ４を設けると共
に、下面２ｂ側に外部接続端子としてボール端子９等を
設けた、バイアホール型の内部配線層５を有するセラミ
ックス基板２をパッケージ本体として用いる。フリップ
チップ構造の半導体素子３はキャビティ４内に収容する
と共に、セラミックス基板２のキャビティ形成面２ａに
接合した樹脂基材１１の導体層１０によって、パッケー
ジ本体と電気的に接続する。セラミックス基板の上面に
半導体素子を直接接合搭載する場合には、例えば曲折ま
たは湾曲形状を有する樹脂基材や分割形状を有する樹脂
基材を用いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フリップチップ構
造の半導体素子への対応を図った上で、高放熱性化、高
配線密度化、接続部の高信頼性化、低コスト化等を実現
した半導体パッケージに関する。

【０００２】

【従来の技術】ＬＳＩ、ＵＬＳＩ、ＶＬＳＩ等の半導体
素子が搭載されるセラミックスや樹脂等の絶縁性材料か
らなる各種のパッケージは、半導体素子の高集積化、高
速化、大消費電力化、大型チップ化等により、高密度
化、高速対応化、高放熱性化の傾向にある。また、半導
体素子の用途もワークステーション、パーソナルコンピ
ュータ、ミニコンピュータ、大型コンピュータ等の産業
用から、携帯用機器、プリンタ、コピー、カメラ、テレ
ビ、ビデオ等の電子機器まで多くの範囲に広がり、半導
体素子の性能自体も向上している。

【０００３】上述したような高性能、高集積な半導体素
子を搭載するパッケージには、具体的には半導体素子と
多端子・狭ピッチで接続ができること、配線密度が高い
こと、放熱性がよいこと、高速信号を扱うことができる
こと、パッケージの入出力端子自体を多端子・狭ピッチ
化できること等が求められている。さらに、これらの条
件を満足する高性能なパッケージを高信頼性の下で簡易
な工程で安価に作製する技術が求められている。

【０００４】まずパッケージと半導体素子との多端子・
狭ピッチによる接続方法としては、ワイヤボンディング
法、ＴＡＢ法、フリップチップ法等が使用されている。
これらのうち、ワイヤボンディング法では 100μm ピッ
チ前後のボンディングが可能になってきており、またＴ
ＡＢ方式はリードが太いためにインダクタンスが低減で
き、また放熱パスとしてのリードの効果が期待できる等
の利点を有している。しかし、これらワイヤボンディン
グ法やＴＡＢ法は接続方式に起因して、実装面積の小型
化が困難であると共に、寄生インダクタンスや容量を低
下させることが難しいという問題を有している。

【０００５】これに対して、フリップチップ法は実装面
積が小さく、寄生インダクタンスや容量等を低減できる
ことから、高性能・高集積化に欠くことのできない方法
である。しかしながら、フリップチップ構造は放熱性の
確保等が難しいという問題を有している。すなわち、従
来のパッケージ構造では、フリップチップ構造の半導体
素子をフェースダウンで接続する必要があるため、半導
体素子の放熱性をパッケージ材料により高めることがで
きない。

【０００６】一方、フリップチップ法ような接続技術を
有効に機能させる上で、パッケージ側も狭ピッチ・多端
子のインナーリード部分が必要であると共に、プリント
基板等の実装ボードとパッケージとの接続を多端子・狭
ピッチ化した上で、接続部の信頼性を高めることが必要
になっている。また、前述したようにＬＳＩの高速化に
より、パッケージの電気特性も十分に考慮する必要が生
じている。

【０００７】このようにパッケージの多端子・狭ピッチ
化や電気特性の向上が求められていることから、パッケ
ージ構造は従来のピン挿入型やＱＦＰ(Quad Flat Packa
ge）等の表面実装型からＢＧＡ(Ball Grid Array) 構造
に移行しつつある。パッケージの入出力端子として半田
ボール等を用いたＢＧＡパッケージは、接続距離の短縮
が図れ、接続部のインダクタンスによる高速信号の反射
や遅延等が抑制できる等の利点を有する。また、ＢＧＡ
は半田ボールによる接続距離の短縮に加えて、ボール端
子により狭ピッチ・多端子化が容易であり、さらにこの
狭ピッチ・多端子化はパッケージサイズそのものを縮小
化し、実装ボードへの実装密度の向上、配線の寄生容
量、インダクタンス、抵抗等の低減による電気特性の向
上、パッケージの小型化による高周波特性の改善等が期
待できる。

【０００８】また、放熱性に関しては、ＬＳＩの高速化
等に伴って消費電力が向上し、発熱量は年々増加する傾
向にあることから、パッケージを高放熱性化することが
求められている。パッケージの放熱性を高めるために
は、パッケージ本体としてセラミックス基材を用いるこ
とが有効である。このように、セラミックスパッケー
ジ、特にＢＧＡ構造のセラミックスパッケージは、高放
熱性と優れた電気特性を満足し、かつ多端子・狭ピッチ
化が可能なパッケージであり、高速化、高集積化された
半導体素子用のパッケージとして期待されている。

【０００９】しかしながら、従来のセラミックス製パッ
ケージは、パッケージ本体としてセラミックス多層配線
基板を用いて、このセラミックス多層配線基板内の配線
層により主として信号配線を取り回していることから、
パッケージ内配線の高密度化やパッケージ外形の小形化
に限界があると共に、プラスチックパッケージ等に比べ
て製造コストが高いというような難点を有していた。さ
らに、内部配線層には高温焼成が可能なＷやＭｏ等を使
用しなければならないため、配線抵抗や信号線の高周波
特性等については必ずしも十分であるとは言えない状況
にある。また、特にフリップチップ実装を対象とした場
合、インナーリード部分の配線密度が問題となる。一
方、プラスチックパッケージは基本的に放熱性が低いこ
とから、パッケージの高放熱性化という点で劣ってい
る。

【００１０】特に、ＢＧＡ構造のセラミックスパッケー
ジにおいては、プリント基板等の実装ボートに搭載した
際に、セラミックスパッケージとプリント基板との間の
熱膨張係数の差が大きいことから、接続部となる半田ボ
ール部分の接続信頼性が低いという問題を有している。
この熱膨脹差はＢＧＡパッケージをプリント基板に搭載
する際のリフロー半田付け工程で熱履歴を受けることに
より生じるものと、通常の使用中における環境温度変化
によるものとがあるが、いずれもセラミックスパッケー
ジとプリント基板との熱膨張差が大きいために、機械的
強度が低い半田ボール部分に熱応力が集中して、半田ボ
ールにクラックが生じたり、さらには半田ボールが破断
する等して、接続部の信頼性を低下させている。

【００１１】

【発明が解決しようとする課題】上述したように、セラ
ミックスパッケージ、特にＢＧＡ構造のセラミックスパ
ッケージは、基本的には高放熱性と形状に由来する比較
的良好な電気特性とを有し、かつ外部接続端子の多端子
・狭ピッチ化が可能であることから、高性能、高集積な
半導体素子を搭載するパッケージとして期待されている
ものの、従来構造ではフリップチップ実装を対象とした
場合に高放熱性化を達成することができず、また狭ピッ
チ配線への対応やパッケージ外形の小形化等に限界があ
る。さらに、プラスチックパッケージ等に比べて、製造
コストが高いと共に内部配線層の電気特性が劣るという
ような難点を有している。

【００１２】また、特にＢＧＡ構造のセラミックスパッ
ケージにおいては、プリント基板等に実装した際に、セ
ラミックスパッケージとプリント基板との間の熱膨張係
数の差が大きいことから、接続部の信頼性が低いという
問題を有している。

【００１３】本発明は、このような課題に対処するべく
なされたもので、フリップチップ構造の半導体素子を対
象として、半導体素子からの放熱性の向上を図ると共
に、信号配線の電気特性の向上、より一層の狭ピッチ配
線への対応およびパッケージ外形の小形化、さらには実
装ボードとの接続部信頼性の向上等を実現し、加えて従
来のセラミックスパッケージに比べて製造コストの低減
を図った半導体パッケージを提供することを目的として
いる。

【００１４】

【課題を解決するための手段】本発明の半導体パッケー
ジは、請求項１に記載したように、半導体素子が搭載さ
れる第１の主面と、外部接続端子の形成面となる第２の
主面とを有し、かつ内部配線層が設けられたセラミック
ス基板からなるパッケージ本体と、少なくとも一方の主
面に前記内部配線層の一方の端部と電気的に接続された
導体層を有し、前記セラミックス基板の第１の主面に接
合された絶縁基材と、前記内部配線層の他方の端部と電
気的に接続され、前記セラミックス基板の第２の主面側
に接合形成された外部接続端子と、前記セラミックス基
板の第１の主面側に搭載され、前記絶縁基材の導体層と
電気的に接続されたフリップチップ構造の半導体素子と
を具備することを特徴としている。上記導体層を有する
絶縁基材は、請求項２に記載したように、樹脂基材また
は低温焼成セラミックス基材からなるものである。本発
明の半導体パッケージでは、フリップチップ構造の半導
体素子への対応を図るために、例えば請求項３に記載し
たように、前記セラミックス基板はその第１の主面側に
キャビティを有し、かつ前記半導体素子は前記キャビテ
ィ内に収容されている。あるいは、請求項４に記載した
ように、前記樹脂基材を曲折または湾曲形状としたり、
請求項５に記載したように、前記絶縁基材を分割形状と
している。

【００１５】本発明の半導体パッケージにおいて、前記
半導体素子は例えば請求項６に記載したように、前記絶
縁基材に接着剤層を介して機械的に接合されていると共
に、前記絶縁基材の導体層および前記半導体素子の少な
くとも一方に設けられた接続用突起を介して、前記絶縁
基材の導体層と電気的に接続されていることを特徴とし
ている。あるいは、請求項７に記載したように、前記半
導体素子は異方性導電層を介して、前記絶縁基材に機械
的に接合されていると共に、前記絶縁基材の導体層と電
気的に接続されていることを特徴としている。

【００１６】また、例えば樹脂基材または低温焼成セラ
ミックス基材からなる絶縁基材は、請求項８に記載した
ように、前記セラミックス基板に接着剤層を介して機械
的に接合されていると共に、前記絶縁基材の導体層およ
び前記セラミックス基板の内部配線層の端部の少なくと
も一方に設けられた接続用突起を介して、前記絶縁基材
の導体層と前記セラミックス基板の内部配線層とが電気
的に接続されていることを特徴としている。

【００１７】本発明の半導体パッケージにおいて、前記
セラミックス基板の内部配線層は、例えば請求項８に記
載したように、バイアホール型配線層により構成されて
いることを特徴としている。また、外部接続端子は限定
されるものではないが、請求項９に記載したように、特
に導体ボールからなることを特徴としている。

【００１８】本発明の半導体パッケージにおいては、ま
ずフリップチップ構造の半導体素子をパッケージ本体と
してのセラミックス基板の一方の主面側に搭載し、この
セラミックス基板の半導体素子搭載面側に接合した絶縁
基材の導体層とセラミックス基板の内部配線層を介し
て、半導体素子と外部接続端子とを接続している。

【００１９】この際、セラミックス基板に例えばキャビ
ティを設けておき、このキャビティ内に半導体素子を収
容することによって、フリップチップ構造の半導体素子
との電気的な接続を確保した上で、半導体素子の裏面側
からセラミックス基板に直接熱を放散させることが可能
となる。従って、フリップチップ対応の半導体パッケー
ジの高放熱性化を達成することができる。また、曲折形
状や湾曲形状の樹脂基材を用いたり、分割形状の絶縁基
材を用いることによっても、同様にフリップチップ構造
の半導体素子との電気的な接続を確保した上で、半導体
素子の裏面側からセラミックス基板に直接熱を放散させ
ることが可能となる。

【００２０】また、絶縁基材として樹脂基材を用いると
共に、この樹脂基材に例えばパターニングされた銅箔等
からなる導体層を設け、このような導体層で信号配線を
取り回すことによって、信号配線の配線抵抗や高周波特
性等の電気特性を向上させることができると共に、信号
配線の配線幅および配線間距離を大幅に短縮することが
できる。従って、パッケージ内配線の高密度化およびパ
ッケージ外形の小形化を図ることができ、さらにはフリ
ップチップ構造の半導体素子との狭ピッチ接続が可能と
なる。絶縁基材として低温焼成セラミックス基材を用い
た場合には、信号配線の配線抵抗や高周波特性等の電気
特性を向上させることができる。

【００２１】加えて、絶縁基材の導体層で信号配線を取
り回すことによって、セラミックス基板の内部配線層を
基本的にバイアホール型配線層のみとすることができ
る。従って、セラミックス基板ひいては半導体パッケー
ジの製造コストを低減することができる。さらに、絶縁
基材として樹脂基材を用いた場合には、セラミックス基
板単独で用いた場合に比べて、パッケージ本体の熱膨張
係数は増加する傾向を示す。従って、プリント基板等か
らなる実装ボードに半導体パッケージを実装した際に、
外部接続端子特に導体ボールからなる外部接続端子によ
る接続部信頼性を高めることができる。

【００２２】請求項６、７、８記載の半導体パッケージ
においては、半導体素子と樹脂基材や樹脂基材とセラミ
ックス基板の機械的な接合信頼性および電気的な接続信
頼性を共に高めることができる。

【００２３】

【発明の実施の形態】以下、本発明を実施するための形
態について説明する。

【００２４】図１は、本発明の半導体パッケージの一実
施形態の概略構造を示す断面図である。同図に示す半導
体パッケージ１は、パッケージ本体としてセラミックス
基板２を有している。このセラミックス基板２には窒化
アルミニウム（ＡｌＮ）焼結体、窒化ケイ素（Ｓｉ₃Ｎ
₄）焼結体、アルミナ（Ａｌ₂Ｏ₃）焼結体、低温焼結
ガラスセラミックス等、各種のセラミックス材料を使用
することができる。

【００２５】これらのうち、特にＡｌＮ焼結体は熱伝導
率が大きいことから、半導体パッケージ１の高放熱性化
を図る上で好ましい材料である。セラミックス基板２に
使用するＡｌＮ焼結体としては、一般的に基板材料とし
て使用されている熱伝導率が80W/m K 以上のものが好ま
しく用いられる。

【００２６】また、Ｓｉ₃Ｎ₄焼結体は高強度特性と比
較的良好な熱伝導性とを合せ持つことから、半導体パッ
ケージの高信頼性化と高放熱性化を図る上で好ましい材
料である。セラミックス基板２に使用するＳｉ₃Ｎ₄焼
結体としては、特に50W/m K以上の熱伝導率を有するも
のが好ましい。Ｓｉ₃Ｎ₄焼結体は高強度・高靭性のセ
ラミックス焼結体としてよく知られており、さらに例え
ば焼結体原料となる窒化ケイ素粉末の微粒子化、高純度
化、焼結助剤組成等の組成制御等を行うことによって、
本来の高強度・高靭性という機械的特性を損うことな
く、50W/m K 以上というように比較的熱伝導性に優れた
Ｓｉ₃Ｎ₄焼結体が得られる。

【００２７】なお、他のセラミックス材料についても、
半導体素子３の種類や用途等に応じて適宜使用し得るも
のである。

【００２８】パッケージ本体を構成するセラミックス基
板２は、第１の主面すなわち上面２ａ側に、半導体素子
３が収容されるキャビティ４が形成されていると共に、
内部配線層としてバイアホール５を有している。バイア
ホール５の両端にはそれぞれランド６、７が設けられて
いる。ここで、内部配線層としてはバイアホール５のみ
に限らず、印刷配線層等を併用することも可能である
が、本発明の半導体パッケージにおいては後述する樹脂
基材１１に設けた導体層１０で信号配線を取り回すこと
ができるため、セラミックス基板２の内部配線層はバイ
アホール型配線層（５）のみとすることが好ましい。こ
れにより、パッケージ本体としてのセラミックス基板２
の製造コストや製造工数を大幅に低減することができ
る。

【００２９】上記したようなセラミックス基板２は、ま
ず例えば 2枚のセラミックスグリーンシートを用意し、
一方のグリーンシートにキャビティ４となる打抜き穴を
半導体素子３の大きさに応じて形成する。次いで、各グ
リーンシートにバイアホール５となるスルーホールを形
成した後、これらスルーホール内にタングステンペース
ト等の導体ペーストを充填すると共に、ランド６、７と
なる印刷層を形成する。そして、これらグリーンシート
を積層し、圧着操作を経て、セラミックス材料に応じた
雰囲気中で焼成することによって、キャビティ４、バイ
アホール５およびランド６、７等を有するセラミックス
基板２が得られる。

【００３０】なお、電源層や接地層等の配線層について
は、セラミックス基板２内に形成してもよく、この場合
にはセラミックス基板２に多層構造のセラミックス基板
を使用する。

【００３１】上述したバイアホール５を有するセラミッ
クス基板２の第２の主面、すなわち下面２ｂ側には、例
えばＰｂ−Ｓｎ系半田ボールやＩｎ系半田ボールのよう
な導体ボール８を下面側ランド７上に接合して構成した
ボール端子９が設けられている。このように、この実施
形態の半導体パッケージ１はＢＧＡ構造のパッケージを
構成するものである。なお、導体ボール８には金属ボー
ルや金属コーティング樹脂ボール等、少なくとも表面部
が導電性を有する各種の導体ボールを使用することがで
きる。

【００３２】ここで、ボール端子９は主に外部接続端子
としての機能を有するものであり、この外部接続端子と
してのボール端子９ａは、バイアホール５と電気的に接
続された下面側ランド７上に接合形成されている。ただ
し、一部はバイアホール５の位置に関係なく形成されて
いる。この電気的な接続関係を有しないボール端子９ｂ
は、放熱用のダミーボールいわゆるサーマルボールであ
り、半導体パッケージ１を実装する実装ボードとの接合
面積の拡大に寄与する。

【００３３】このように、セラミックス基板２の下面２
ｂ側に、外部接続端子としてのボール端子９ａの配置等
に影響を及ぼさない範囲で、サーマルボールとしてのボ
ール端子９ｂを形成することによって、セラミックス基
板２から実装ボードへの放熱面積を増大させることがで
きる。これによって、半導体パッケージ１の放熱性をよ
り向上させることができる。

【００３４】ボール端子９は、例えば下面側ランド７の
表面にＮｉ／Ａｕメッキ等を施した後、各下面側ランド
７上にＳｎ−Ｐｂ共晶半田ペースト等を印刷し、この半
田ペースト上に治具を用いてＳｎ−Ｐｂ共晶半田ボール
（例えば 95%Ｐｂ共晶半田ボール）等を載せ、半田ペー
ストを溶融させて接合することにより形成することがで
きる。

【００３５】セラミックス基板２の上面２ａ側に設けら
れたキャビティ４内には、フリップチップ構造を有する
半導体素子３が、その裏面がキャビティ４の底面すなわ
ちセラミックス基板２と直接接するように収容されてい
る。このように、この実施形態の半導体パッケージ１
は、いわゆるキャビティアップ構造を有しており、半導
体素子３の動作に伴って生じる熱は、半導体素子３の裏
面からセラミックス基板２に直接伝わる構造となってい
る。半導体素子３の電極パッド上には、ワイヤボンディ
ング等により例えばＡｕボールがバンプ端子３ａとして
接合形成されており、これによりフリップチップ実装が
可能とされている。

【００３６】なお、半導体素子３はキャビティ４内の底
面に、ろう材、半田、ガラス系接着剤等の接合材を用い
て接合してもよいが、単にセラミックス基板２と接触し
ているだけであっても、半導体素子３からセラミックス
基板２への放熱性を十分に確保することができる。この
実施形態では、半導体素子３はキャビティ４内に収容さ
れているだけである。

【００３７】上述したセラミックス基板２のキャビティ
形成面２ａ、すなわち半導体素子３の搭載面２ａには、
導体層１０を有する樹脂フィルム１１が接着剤層１２を
介して接合固定されている。接着剤層１２としては、熱
硬化性樹脂シート、熱硬化性樹脂ペースト、エポキシ樹
脂ペースト、ポリイミド樹脂ペーストや、後述する異方
性導電シート、異方性導電ペースト等、種々のものを使
用することができる。樹脂フィルム１１に設けられた導
体層１０は、半導体素子３のバンプ端子３ａとセラミッ
クス基板２の上面側ランド６、すなわち半導体素子３の
電極パッドとセラミックス基板２の内部配線層５の上面
側端部とを電気的に接続するものであり、さらに半導体
素子３の電極パッドはセラミックス基板２の内部配線層
５を介して、外部接続端子としてのボール端子９ａに電
気的に接続されている。半導体素子３の信号配線は、基
本的には樹脂フィルム１１に設けられた導体層１０で取
り回されている。

【００３８】この実施形態の半導体パッケージ１におけ
る導体層１０は、具体的には樹脂フィルム１１の上面側
に形成され、所望の配線形状に応じてパターニングされ
た表面導体層１０ａと、セラミックス基板２の上面側ラ
ンド６および半導体素子３のバンプ端子３ａの各位置に
対応させて、表面導体層１０ａに接続形成した突起導体
層１０ｂとを有している。突起導体層１０ｂは、表面導
体層１０ａから樹脂フィルム１１の内部を介してその下
面側に突出しており、樹脂フィルム１１内部の導体層
と、セラミックス基板２の上面側ランド６および半導体
素子３のバンプ端子３ａとの接続用突起とを兼ねるもの
である。

【００３９】すなわち、樹脂フィルム１１の導体層１０
と半導体素子３の電極パッドとは、樹脂フィルム１１側
の接続用突起として機能する突起導体層１０ｂの突出部
分と、半導体素子３側の接続用突起として機能するバン
プ端子３ａとを突き合わせ、これらを熱圧着する等によ
って電気的に接続されている。また、樹脂フィルム１１
の導体層１０とセラミックス基板２の上面側ランド６と
は、樹脂フィルム１１側の接続用突起として機能する突
起導体層１０ｂの突出部分を上面側ランド６に突き当
て、これを熱圧着する等によって電気的に接続されてい
る。なお、セラミックス基板２の上面側ランド６上に、
半導体素子３と同様なバンプ端子を形成してもよい。半
導体素子３と樹脂フィルム１１、および樹脂フィルム１
１とセラミックス基板２との機械的な接合は、基本的に
は接着剤層１２が担っている。

【００４０】上述した導体層１０を有する樹脂フィルム
１１は、例えば以下のようにして作製することができ
る。すなわち、まず50μm 程度の銅箔を表面導体層１０
ａの形成材料として用意し、その表面にセラミックス基
板２の上面側ランド６および半導体素子３のバンプ端子
３ａの各位置に対応させて、銀等により例えば高さ 150
μm 程度の突起を突起導体層１０ｂとして形成する。

【００４１】この突起を形成した銅箔と例えば液晶ポリ
マーからなる厚さ50μm 程度の樹脂フィルム１１とを重
ね合わせ、突起が樹脂フィルム１１を突き破って、その
先端が樹脂フィルム１１の反対面側に突出するように熱
圧着する。また、熱圧着は銅箔と液晶ポリマーフィルム
等との密着強度が保たれるような条件下で実施する。そ
して、銅箔を所望の配線形状となるようにエッチングす
ることによって、上述した表面導体層１０ａおよび突起
導体層１０ｂを有する導体層１０が設けられた樹脂フィ
ルム１１が得られる。

【００４２】そして、上記したような導体層１０を有す
る樹脂フィルム１１を、例えば接着剤フィルムを介し
て、フリップチップ構造の半導体素子３が収容されたセ
ラミックス基板２上に配置し、接着剤フィルムが接着す
る温度で熱をかけつつ、電気的な接続が実現する程度の
圧力（例えば 30kg/cm²程度）を加えることによって、
半導体素子３と樹脂フィルム１１、および樹脂フィルム
１１とセラミックス基板２とを、電気的に接続しつつ機
械的に接合することができる。

【００４３】このようにして、この実施形態の半導体パ
ッケージ１が構成されている。このような半導体パッケ
ージ１は、例えば多層プリント基板等の実装ボード上に
実装される。この際、半導体パッケージ１の外部接続端
子としてのボール端子９ａは、実装ボードの配線層と電
気的に接続され、半導体実装部品が構成される。

【００４４】上述した実施形態の半導体パッケージ１に
おいては、まず半導体素子３をキャビティ４内に収容す
ることによって、フリップチップ構造の半導体素子３の
電極パッドへの電気的な接続を容易にした上で、半導体
素子３とセラミックス基板２とが直接接触した状態を実
現している。これにより、半導体素子３の動作に伴って
生じた熱を、半導体素子３の裏面からセラミックス基板
２に直接分散させることができる。

【００４５】ここで、半導体素子３で発生した熱は概し
て、半導体素子３と接しているパッケージ本体へと分散
されて放熱される。この際、パッケージ本体の熱伝導率
により放熱性が異なる。例えば、パッケージ本体が樹脂
からなる場合、例えばポリイミド樹脂の熱伝導率は0.12
〜 0.2W/m K であり、半導体素子３を構成しているシリ
コンの熱伝導率よりかなり劣ることもあって、半導体素
子３で発生した熱のポリイミド樹脂からの放熱は期待で
きず、半導体素子３に熱がこもることになる。このた
め、熱により半導体素子３が誤動作するおそれが大き
い。

【００４６】一方、この実施形態の半導体パッケージ１
では、上記したようにフリップチップ構造の半導体素子
３とセラミックス基板２とを直接接触させており、この
セラミックス基板２の構成材料の一つとして挙げられる
ＡｌＮ焼結体の場合、例えば170W/m Kと樹脂の1000倍以
上の熱伝導率が実現できることから、半導体素子３で発
生した熱をパッケージ本体としてのセラミックス基板２
に良好に分散させることができる。また、セラミックス
基板２からは表面放熱、さらにはボール端子９を介して
実装ボードへの放熱が期待できる。従って、半導体素子
３で発生した熱をセラミックス基板２を介して良好に放
熱することができ、半導体素子３の誤動作等を防止する
ことが可能となる。すなわち、フリップチップ対応の半
導体パッケージ１の高放熱性化を達成することができ
る。

【００４７】フリップチップ構造の半導体素子３とパッ
ケージ本体との電気的な接続は、半導体素子３をセラミ
ックス基板２のキャビティ４内に収容した上で、同一面
に接合した樹脂フィルム１１に設けた導体層１０により
行っているため、半導体素子３からの高放熱性を満足さ
せた上で、フリップチップ構造の半導体素子３との電気
的な接続を良好に実施することができる。

【００４８】樹脂フィルム１１に設けた導体層１０に
は、上述したように、銅箔等の厚さが10μm 以下という
ような金属箔を使用することができる。銅箔等の金属箔
によれば、セラミックス基板の内部配線層として一般的
に使用されているＷやＭｏ等の焼成層に比べて、信号配
線の配線抵抗や高周波特性等を大幅に改善することがで
きる。さらに、銅箔等をエッチングしてパターニングす
ることによって、例えば配線幅が30μm 、配線間距離が
20μm というような高密度配線を実現することができ
る。従って、入出力数の多い半導体素子３であっても信
号配線を容易に取り回すことができるだけでなく、パッ
ケージサイズそのものを小形化することが可能となる。
すなわち、パッケージ内配線の高密度化およびそれに基
くパッケージサイズの小形化を達成することができる。

【００４９】ここで、フリップチップ構造の半導体素子
３の場合、特にパッケージ側のインナーリード部に狭ピ
ッチ配線が求められる。このような要求を樹脂フィルム
１１に設けた導体層１０は満足させることができるた
め、フリップチップ構造の半導体素子３との狭ピッチ接
続を実現することが可能となる。従って、フリップチッ
プ構造の半導体素子３の実装信頼性を高めることができ
ると共に、さらなる半導体素子３の多端子・狭ピッチ化
にも対応することができる。

【００５０】さらに、信号配線は基本的には樹脂基材１
１の導体層１０で取り回しているため、セラミックス基
板２の内部配線層をバイアホール型配線層５のみとする
ことができる。これにより、内部に複雑な多層配線を形
成していた従来のセラミックス多層配線基板に比べて、
セラミックス基板２自体の製造コストおよび製造工数を
大幅に低減することができ、ひいては半導体パッケージ
１の製造コストを低減することが可能となる。

【００５１】半導体素子３と樹脂フィルム１１との接
続、および樹脂フィルム１１とセラミックス基板２との
接続は、接着剤層１２を介して接続用突起、具体的には
半導体素子３のバンプ端子３ａや樹脂フィルム１１の突
起導体層１０ｂ等を利用して実施しているため、機械的
な接合強度を確保した上で、電気的な接続信頼性を十分
に得ることができる。

【００５２】加えて、この実施形態の半導体パッケージ
１は、パッケージ本体としてのセラミックス基板２に樹
脂フィルム１１を接合した構造を有しているため、セラ
ミックス基板単独で用いた場合に比べて、パッケージ本
体の熱膨張係数は増加する傾向を示す。すなわち、樹脂
材料とセラミックス材料との結合系の実際の伸びは、 λ＝（λ_sＡ_sＥ_s＋λ_cＡ_cＥ_c）／（Ａ_sＥ_s＋Ａ
_cＥ_c）で表される。ここで、添え字ｓは樹脂、ｃはセラミック
ス、λは自由膨張伸び量、Ａは断面積、Ｅは縦弾性係数
である。このように、樹脂材料とセラミックス材料との
結合系の伸びはそれぞれの和であることから、セラミッ
クス基板２に樹脂フィルム１１を接合した構造を有する
この実施形態の半導体パッケージ１は、伸び量が半導体
パッケージ１を実装するプリント基板等に近付く方向に
移行する。従って、半導体パッケージ１とプリント基板
等との実質的な熱膨張係数の差が減少して、ボール端子
９による接続部の信頼性を高めることができる。

【００５３】このように、この実施形態のＢＧＡ構造の
半導体パッケージ１は、フリップチップ構造の半導体素
子３の搭載およびそれとの狭ピッチ接続を可能にした上
で、高放熱性化を満足させたものであり、さらには信号
配線の高特性化および高密度化、接続部の高信頼性化、
低コスト化等を実現したものである。また、実際に作製
したＢＧＡ構造の半導体パッケージ１においては、高さ
ばらつきが50μm 以下の良好な平坦性が得られ、またこ
れをガラスエポキシ基板からなる実装ボードに共晶半田
ペーストを用いて実装したところ、電気的にも問題がな
く、放熱特性についても5Wの消費電力において 8℃/Wと
良好な熱特性が得られた。実装信頼性についても、温度
変化 100℃において1000サイクルをクリアするものであ
った。

【００５４】本発明をＢＧＡ構造の半導体パッケージに
適用した場合の具体的な構造は、図１に示した半導体パ
ッケージ１に限られるものではなく、図２、図３、図４
および図５に示すように、種々の構造を採用することが
できる。例えば、図２に示す半導体パッケージ１３は、
樹脂フィルム１１の両面に導体層１０を形成することに
よって、パッケージ内配線のより一層の高密度化を達成
したものである。

【００５５】すなわち図２に示す半導体パッケージ１３
において、樹脂フィルム１１はその上面側に形成された
上側導体層１０Ａと、下面側に形成された下側導体層１
０Ｂと、これらの間を電気的に接続する内部導体層１０
Ｃとを有している。上側導体層１０Ａおよび下側導体層
１０Ｂは、前述した表面導体層１０ａと同様に、所望の
配線形状に応じてパターニングされた銅箔等の金属箔か
らなるものである。また、上側導体層１０Ａ上には半田
レジスト２１が変成されており、外部から保護されてい
る。なお、下側導体層１０Ｂのランド部を除いて、上側
導体層１０Ａおよび下側導体層１０Ｂの表面を半田レジ
スト２１で保護するようにしてもよい。ここで、上側導
体層１０Ａと下側導体層１０Ｂの双方で信号配線の取り
回しを行ってもよいし、下側導体層１０Ｂはランドの形
成のみとしてもよい。そして、下側導体層１０Ｂによる
ランド上には、例えばＡｇエポキシ系ペースト、Ａｕエ
ポキシ系ペースト、Ａｇポリイミド系ペースト等によ
り、高さ 100μm 程度の接続用突起１４が形成されてい
る。接続用突起１４は、Ａｕボール、Ｐｂ−Ｓｎ系共晶
半田ボール、Ｉｎ系半田ボール等を接合して形成するこ
ともできる。

【００５６】そして、樹脂フィルム１１の導体層１０と
半導体素子３の電極パッドとは、樹脂フィルム１１側の
接続用突起１４と、半導体素子３側の接続用突起として
機能するバンプ端子３ａとを突き合わせ、これらを熱圧
着する等によって電気的に接続されている。また、樹脂
フィルム１１の導体層１０とセラミックス基板２の上面
側ランド６とは、樹脂フィルム１１側の接続用突起１４
を上面側ランド６に突き当て、これを熱圧着する等によ
って電気的に接続されている。半導体素子３と樹脂フィ
ルム１１、および樹脂フィルム１１とセラミックス基板
２との機械的な接合は、基本的には接着剤層１２が担っ
ている。

【００５７】上述した導体層１０および接続用突起１４
を有する樹脂フィルム１１は、例えば以下のようにして
作製することができる。すなわち、まず厚さ35μm 程度
の銅箔を上側導体層１０Ａの形成材料として用意し、そ
の表面にセラミックス基板２の上面側ランド６および半
導体素子３のバンプ端子３ａの各位置に対応させて、銀
等により内部導体層１０Ｃとなる例えば高さ 100μm 程
度の突起を形成する。この突起を形成した銅箔と、例え
ば液晶ポリマーからなる厚さ50μm 程度の樹脂フィルム
１１と、さらに下側導体層１０Ｂとなる同様な厚さの銅
箔とを重ね合わせ、突起の先端が樹脂フィルム１１を突
き破って、下側導体層１０Ｂとなる銅箔と電気的に接続
するように熱圧着する。

【００５８】そして、両面の銅箔をそれぞれ所望の配線
形状となるようにエッチングし、上側導体層１０Ａには
所望の配線パターンを、また下側導体層１０Ｂには少な
くともランドを形成する。この後、下側導体層１０Ｂに
よるランド上に、上述したような接続用突起１４を形成
することによって、上述した上側導体層１０Ａ、下側導
体層１０Ｂおよび内部導体層１０Ｃを有する導体層１０
と接続用突起１４とが設けられた樹脂フィルム１１が得
られる。

【００５９】上記したような導体層１０および接続用突
起１４を有する樹脂フィルム１１は、例えばまず樹脂フ
ィルム１１と半導体素子３との間に電気的な接続部分を
パンチングマシーン等により打ち抜いた接着剤シート１
５を介在させ、この状態で熱圧着して半導体素子３と電
気的および機械的に接続する。次いで、樹脂フィルム１
１の導体層１０を利用して半導体素子３の電気的評価を
行い、良品についてのみセラミックス基板２に接合す
る。このセラミックス基板２との接合は、予めその上面
２ａにスクリーン印刷等で接着剤の塗布層１２′を形成
しておき、その上に半導体素子３を接続した樹脂フィル
ム１１を配置した後に熱圧着して行う。

【００６０】このようにして作製したＢＧＡ構造の半導
体パッケージ１３においても、高さばらつきが50μm 以
下の良好な平坦性が得られ、またこれをガラスエポキシ
基板からなる実装ボードに共晶半田ペーストを用いて実
装したところ、電気的にも問題がなく、放熱特性につい
ても5Wの消費電力において 9℃/Wと良好な熱特性が得ら
れた。実装信頼性についても、温度変化 100℃において
1000サイクルをクリアするものであった。

【００６１】また、図３に示すように、樹脂フィルム１
１の下側のみに導体層１０を形成したものを使用するこ
とも可能である。この場合、導体層１０は信号配線を取
り回す配線層とランドを兼ね、ランドの部分に上述した
ような接続用突起１４を形成する。接合は前述した方法
と同様に、電気的な接続部分をパンチングマシーン等に
より打ち抜いた接着剤シート１２″を介して行われてい
る。図３に示す半導体パッケージ１６では、樹脂フィル
ム１１の導体層１０と半導体素子３とを、半導体素子３
側のバンプ端子３ａのみで電気的に接続しており、この
ような接続法を採用することも可能である。

【００６２】さらに、樹脂フィルム１１の導体層１０と
セラミックス基板２の上面側ランド６との接続は、図４
に示すように、上面側ランド６上に形成した接続用突起
１４を介して行うことも可能である。上面側ランド６上
の接続用突起１４は、樹脂フィルム１１の導体層１０に
形成する場合と同様である。また、樹脂フィルム１１と
セラミックス基板２との接合は、電気的な接続部分を打
ち抜いていない接着剤シート１２″を用いて行ってもよ
い。この場合には、接着時の圧力および熱によって、上
面側ランド６上の接続用突起１４で接着剤シート１２″
を突き破って、導体層１０とセラミックス基板２の上面
側ランド６とを電気的に接続する。

【００６３】またさらに、例えば図５に示すように、セ
ラミックス基板２のキャビティ４内部に予めタングステ
ン層（ベタ層）１７を形成しておき、このタングステン
層１７上に例えば 95%Ｐｂ半田の薄板を用いて半導体素
子３を固定しておいてもよい。この場合、半導体素子３
の裏面には予めＡｕの蒸着膜等を形成しておき、またセ
ラミックス基板２の上面２ａと半導体素子３の上面とが
同一面となるように、半田溶融時に加重をかけて熱処理
することが好ましい。キャビティ４の寸法精度はプラス
マイナス 100μm 以下程度とすることが好ましい。

【００６４】この後、上述した導体層１０および接続用
突起１４を有する樹脂フィルム１１を、セラミックス基
板２および半導体素子３に一括して接合する。この接合
は、予めセラミックス基板２の上面２ａおよび半導体素
子３の上面に接着剤の塗布層１２′を形成しておき、そ
の上に樹脂フィルム１１を配置した後に熱圧着して行
う。接続用突起１４の高さによっては、接着剤の塗布層
１２′を一面に塗布しても、電気的な接続を損うことは
ない。

【００６５】このようにして作製したＢＧＡ構造の半導
体パッケージ１８においても、高さばらつきが50μm 以
下の良好な平坦性が得られ、またこれをガラスエポキシ
基板からなる実装ボードに共晶半田ペーストを用いて実
装したところ、電気的にも問題がなく、放熱特性につい
ても5Wの消費電力において 7℃/Wと良好な熱特性が得ら
れた。実装信頼性についても、温度変化 100℃において
1000サイクルをクリアするものであった。

【００６６】上述した接合法は導体層を有する樹脂基材
として銅張り樹脂基板を用いる場合にも有効である。こ
のように、樹脂基材としては樹脂フィルムに限らず、銅
張り樹脂基板等を使用することも可能である。たたし、
配線密度の高密度化という点においては、樹脂フィルム
に例えば厚さ30μm 以下というような金属箔を熱圧着等
で張り付けたものを使用することが好ましい。

【００６７】次に、本発明の半導体パッケージの他の実
施形態について、図６を参照して説明する。

【００６８】図６に示す半導体パッケージ１９は、本発
明をＬＧＡ(Land Grid Array) 構造に適用したものであ
り、セラミックス基板２はボール端子９を接合形成して
いない点を除いて、前述した実施例と同様な構成を有す
るものである。そして、フリップチップ構造を有する半
導体素子３は、セラミックス基板２の上面２ａ側に設け
られたキャビティ４内に、その裏面がキャビティ４の底
面すなわちセラミックス基板２と直接接するように収容
される。

【００６９】樹脂フィルム１１は、図２に示した半導体
パッケージ１３と同様に、その上面側に形成された上側
導体層１０Ａと、下面側に形成された下側導体層１０Ｂ
と、これらの間を電気的に接続する内部導体層１０Ｃと
を有しているが、接続用突起１４はセラミックス基板２
の上面側ランド６に対応した位置のみに設けられてい
る。樹脂フィルム１１と半導体素子３との電気的および
機械的な接続は、異方性導電フィルム２０により行われ
る。このように、樹脂フィルム１１と半導体素子３との
電気的および機械的な接続は、異方性導電フィルム２０
や異方性導電ペーストを用い行うことも可能である。こ
の場合、電気的な接続および機械的な接続を一括して実
施することができる。

【００７０】セラミックス基板２と樹脂フィルム１１と
の電気的および機械的接続は、前述した実施形態と同様
に、電気的な接続部分をパンチングマシーン等により打
ち抜いた接着剤シート１２″等を介して行われる。な
お、このＬＧＡ構造の半導体パッケージ１９は、詳細な
構造は前述したＢＧＡ構造の半導体パッケージと同様で
あり、また前述したＢＧＡ構造の半導体パッケージと同
様に、種々の構造を採用し得るものである。樹脂フィル
ム１１と半導体素子３との異方性導電層による電気的お
よび機械的な接続を、ＢＧＡ構造の半導体パッケージに
適用し得ることは言うまでもない。

【００７１】この実施形態のＬＧＡ構造の半導体パッケ
ージ１９は、ＢＧＡ構造の半導体パッケージと同様に、
フリップチップ構造の半導体素子３の搭載、およびそれ
との狭ピッチ接続を可能にした上で、高放熱性化を満足
させたものであり、さらには高配線密度化、低コスト化
等を実現したものである。また、プリント基板等に半田
付け実装した場合、同様に接続部の信頼性を高めること
ができる。そして、このＬＧＡ構造の半導体パッケージ
１９についても、高さばらつきが50μm 以下の良好な平
坦性が得られた。

【００７２】上述した各実施形態においては、セラミッ
クス基板２にキャビティ４を設け、このキャビティ内に
半導体素子３を収容する場合について説明したが、本発
明はこれに限られるものではなく、セラミックス基板２
の上面２ａに半導体素子３を直接接合搭載することも可
能である。この場合の構成を図７および図８を参照して
説明する。

【００７３】図７に示す半導体パッケージ２２は、フリ
ップチップ構造の半導体素子３が電極面を上側にして、
セラミックス基板２の上面２ａにタングステン層（ベタ
層）１７等を介して接合搭載されている。また、セラミ
ックス基板２の半導体素子搭載面２ａには、半導体素子
３を覆うように、湾曲させた樹脂フィルム１１が接着剤
層１２を介して接合固定されている。この樹脂フィルム
１１は前述した各実施形態と同様に導体層１０を有して
おり、この導体層１０は半導体素子３とはバンプ端子３
ａを介して、またセラミックス基板２の上面側ランド６
とは接続用突起１４を介して電気的に接続されている。
なお、他の構成については前述した実施形態と同様であ
る。

【００７４】この実施形態の半導体パッケージ２２にお
いては、導体層１０を有する樹脂フィルム１１を湾曲さ
せることによって、セラミックス基板２の上面２ａに接
合搭載したフリップチップ構造の半導体素子３とパッケ
ージ本体、具体的にはセラミックス基板２の上面側ラン
ド６とを電気的な接続している。このような構造によっ
ても、フリップチップ構造の半導体素子３への電気的な
接続を容易にした上で、半導体素子３とセラミックス基
板２とが直接接触した状態を実現することができる。従
って、フリップチップ対応の半導体パッケージ１の高放
熱性化を達成することが可能となる。なお、樹脂フィル
ム１１の形状は湾曲形状に限らず、曲折形状としても同
様な効果を得ることができる。

【００７５】また、セラミックス基板２の上面２ａに接
合搭載したフリップチップ構造の半導体素子３とパッケ
ージ本体との電気的な接続は、例えば図８に示すよう
に、分割形状を有する樹脂フィルム２３を使用して実現
することもできる。この場合、半導体素子３に接合され
た第１の樹脂フィルム２３ａと、セラミックス基板２に
接合された第２の樹脂フィルム２３ｂとの間は、半田や
導電樹脂等からなる導電性接続体２４等を用いて電気的
に接続する。このような構造の半導体パッケージ２５に
おいても、上述した半導体パッケージ２２と同様な効果
を得ることが可能である。

【００７６】上述した各実施形態においては、セラミッ
クス基板２の上面２ａに接合する絶縁基材として樹脂フ
ィルム等の樹脂基材を用いた場合について説明したが、
この樹脂基材に代えて低温焼成セラミックス基材を用い
てもよい。低温焼成セラミックス基材としては、 (1)ガ
ラスセラミックス系、 (2)結晶化ガラスとアルミナある
いは他のセラミックスとの複合系、 (3)セラミックス単
相系、 (4)アルミナと添加物系等があり、一般的なもの
としては上記 (2)のうちのアルミナとホウケイ酸ガラス
との混合系が挙げられる。これらの混合比は、例えばア
ルミナ／ホウケイ酸ガラス（重量比）で30〜70／70〜30
である。

【００７７】このような低温で焼成が可能なセラミック
ス基材によれば、導体層にＣｕ、Ａｇ、Ａｕ等を用いる
ことが可能であることから、従来のセラミックス基板の
内部配線層に比べて信号配線の配線抵抗等を低減するこ
とができる。また、前述したＡｌＮ基板やＳｉ₃Ｎ₄基
板等に比べて誘電率が低いことから、信号配線の高周波
特性等を改善することができる。さらに、一般的な多層
セラミックス配線基板を用いた半導体パッケージに比べ
て低コスト化することができる。低温焼成セラミックス
基材を用いる場合には、前述したキャビティ構造や図８
に示した分割形状の絶縁基材を用いた構造等を適用する
ことができる。

【００７８】なお、各図に示した半導体パッケージの部
分構造は、それぞれ自由に組合せて使用し得るものであ
る。また、上記した実施形態では本発明をＢＧＡおよび
ＬＧＡパッケージに適用した例について説明したが、本
発明はＰＧＡパッケージ等に適用することも可能であ
る。

【００７９】

【発明の効果】以上説明したように、本発明の半導体パ
ッケージによれば、フリップチップ構造の半導体素子を
搭載可能とした上で、この半導体素子からの放熱性を大
幅に高めることができる。また、より一層の狭ピッチ配
線への対応およびパッケージ外形の小形化、さらには実
装ボード等との接続部信頼性の向上や製造コストの低減
を実現することが可能となる。このような半導体パッケ
ージの工業的価値は極めて大である。

【図面の簡単な説明】

【図１】本発明の半導体パッケージの一実施形態の概
略構造を示す断面図である。

【図２】図１に示す半導体パッケージの変形例の概略
構造を示す断面図である。

【図３】図１に示す半導体パッケージの他の変形例の
概略構造を示す断面図である。

【図４】図１に示す半導体パッケージのさらに他の変
形例の概略構造を示す断面図である。

【図５】図１に示す半導体パッケージのさらに他の変
形例の概略構造を示す断面図である。

【図６】本発明の半導体パッケージの他の実施形態の
概略構造を示す断面図である。

【図７】本発明の半導体パッケージのさらに他の実施
形態の概略構造を示す断面図である。

【図８】本発明の半導体パッケージのさらに他の実施
形態の概略構造を示す断面図である。

【符号の説明】

１、１３、１６、１８、２２、２５……ＢＧＡ構造の半
導体パッケージ２………セラミックス基板３………フリップチップ構造の半導体素子４………キャビティ５………バイアホール型内部配線層８………導体ボール１０……導体層１１……樹脂フィルム１２……接着剤層１４……接続用突起１９……ＬＧＡ構造の半導体パッケージ２０……異方性導電シート２３……分割形状の樹脂フィルム

フロントページの続き (72)発明者門馬旬神奈川県横浜市鶴見区末広町２丁目４番地株式会社東芝京浜事業所内 (72)発明者木村和生神奈川県横浜市鶴見区末広町２丁目４番地株式会社東芝京浜事業所内 (72)発明者浅井博紀神奈川県横浜市鶴見区末広町２丁目４番地株式会社東芝京浜事業所内

Claims

【特許請求の範囲】

【請求項１】半導体素子が搭載される第１の主面と、
外部接続端子の形成面となる第２の主面とを有し、かつ
内部配線層が設けられたセラミックス基板からなるパッ
ケージ本体と、少なくとも一方の主面に前記内部配線層の一方の端部と
電気的に接続された導体層を有し、前記セラミックス基
板の第１の主面に接合された絶縁基材と、前記内部配線層の他方の端部と電気的に接続され、前記
セラミックス基板の第２の主面側に接合形成された外部
接続端子と、前記セラミックス基板の第１の主面側に搭載され、前記
絶縁基材の導体層と電気的に接続されたフリップチップ
構造の半導体素子とを具備することを特徴とする半導体
パッケージ。
【請求項２】請求項１記載の半導体パッケージにおい
て、前記導体層を有する絶縁基材は、樹脂基材または低温焼
成セラミックス基材からなることを特徴とする半導体パ
ッケージ。
【請求項３】請求項１記載の半導体パッケージにおい
て、前記セラミックス基板は、その第１の主面側にキャビテ
ィを有し、かつ前記半導体素子は前記キャビティ内に収
容されていることを特徴とする半導体パッケージ。
【請求項４】請求項２記載の半導体パッケージにおい
て、前記樹脂基材は、曲折または湾曲形状を有することを特
徴とする半導体パッケージ。
【請求項５】請求項１記載の半導体パッケージにおい
て、前記絶縁基材は、分割形状を有することを特徴とする半
導体パッケージ。
【請求項６】請求項１記載の半導体パッケージにおい
て、前記半導体素子は、前記絶縁基材に接着剤層を介して機
械的に接合されていると共に、前記絶縁基材の導体層お
よび前記半導体素子の少なくとも一方に設けられた接続
用突起を介して、前記絶縁基材の導体層と電気的に接続
されていることを特徴とする半導体パッケージ。
【請求項７】請求項１記載の半導体パッケージにおい
て、前記半導体素子は異方性導電層を介して、前記絶縁基材
に機械的に接合されていると共に、前記絶縁基材の導体
層と電気的に接続されていることを特徴とする半導体パ
ッケージ。
【請求項８】請求項１記載の半導体パッケージにおい
て、前記絶縁基材は、前記セラミックス基板に接着剤層を介
して機械的に接合されていると共に、前記絶縁基材の導
体層および前記セラミックス基板の内部配線層の端部の
少なくとも一方に設けられた接続用突起を介して、前記
絶縁基材の導体層と前記セラミックス基板の内部配線層
とが電気的に接続されていることを特徴とする半導体パ
ッケージ。
【請求項９】請求項１記載の半導体パッケージにおい
て、前記セラミックス基板の内部配線層は、バイアホール型
配線層により構成されていることを特徴とする半導体パ
ッケージ。
【請求項１０】請求項１記載の半導体パッケージにお
いて、前記外部接続端子は導体ボールからなることを特徴とす
る半導体パッケージ。