KR100377471B1 - 반도체패키지 및 그 제조방법 - Google Patents
반도체패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR100377471B1 KR100377471B1 KR10-1999-0056410A KR19990056410A KR100377471B1 KR 100377471 B1 KR100377471 B1 KR 100377471B1 KR 19990056410 A KR19990056410 A KR 19990056410A KR 100377471 B1 KR100377471 B1 KR 100377471B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- circuit pattern
- circuit board
- glass
- circuit
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 136
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000011521 glass Substances 0.000 claims abstract description 52
- 239000011347 resin Substances 0.000 claims abstract description 21
- 229920005989 resin Polymers 0.000 claims abstract description 21
- 239000008393 encapsulating agent Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
이 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, CCD용 반도체칩을 탑재한 반도체패키지에서 플립 타일 기술(Flip Tile Technology)을 이용하여 와이어본딩 없이 범프로서 CCD용 반도체칩과 회로기판을 연결할 수 있도록, 상면에 다수의 입출력패드가 형성된 반도체칩과; 수지층에 상기 반도체칩이 위치될 수 있도록 일정 크기의 캐비티가 관통되어 형성되고, 상기 수지층의 상면에는 본드핑거를 포함하는 회로패턴이 형성되고, 하면에는 랜드를 포함하는 회로패턴이 형성되며, 상기 상, 하면의 회로패턴은 도전성 비아홀에 의해 연결된 회로기판과; 상기 반도체칩 및 본드핑거의 상면에 위치되어 있되, 저면에는 회로패턴이 형성되어 있는 글래스와; 상기 글래스의 회로패턴과 상기 반도체칩의 입출력패드 및 본드핑거를 전기적으로 상호 접속시켜주는 도전성 범프와; 상기 회로기판 하면의 랜드에 형성되어 마더보드에 실장되는 입출력 단자를 포함하여 이루어진 것을 특징으로 함.
Description
본 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 CCD용 반도체칩을 탑재한 반도체패키지에서 플립 타일 기술(Flip Tile Technology)을 이용하여 와이어본딩 없이 범프로서 CCD용 반도체칩과 회로기판을 연결할 수 있는 반도체패키지 및 그 제조 방법에 관한 것이다.
통상 CCD는 Charge Coupled Devices의 약어로 반도체 소자의 일종인 전하결합 소자를 말하며 하나의 소자로부터 인접한 다른 소자로 전하를 전송할 수 있는 소자를 말한다. 텔레비전 카메라의 영상신호 계통에서 피사체의 빛은 렌즈를 통과한 후 색분해 광학계에 의해 3원색으로 분해돼 각각 촬상 디바이스의 수광면에 결상되는데 그 상을 소자내에서 전자적으로 주사해 전기신호로 변환시켜 출력하는 소자가 고체촬상소자이다. 이러한 CCD의 응용분야는 촬상디바이스, 대용량메모리, 아날로그 신호처리의 세가지이며 구조적으로는 MOS집적회로이기 때문에 MOS프로세스 기술을 사용해 고집적회로(LSI)화도 용이하다. CCD는 특히 자기주사 기능과 광전변환 기능을 함께 갖추고 있기 때문에 촬상디바이스에 주로 응용되며 일차원의 라인센서와 이차원의 에이리어 센서가 있으며 그 화소수는 일반적으로 라인센서는 1,500화소, 에이리어센서는 512×320화소의 것이 있다.
상기한 CCD 소자가 다수 형성된 CCD용 반도체칩을 탑재한 반도체패키지는 통상 그 반도체칩이 외부의 빛을 수광할 수 있도록 반도체칩의 상면에 글래스가 위치되어 있으며, 이러한 종래의 반도체패키지(100')를 도1을 참조하여 간단히 설명하면 다음과 같다.
먼저 다수의 입출력패드(2a)가 형성된 CCD용 반도체칩(2)이 구비되어 있고, 상기 CCD용 반도체칩(2)은 접착제에 의해 회로기판(10)에 접착되어 있다. 상기 회로기판(10)은 수지층(11)을 중심으로 상기 반도체칩(2)이 위치되는 영역에 일정한 공간이 형성되도록 중앙부에 대칭되는 계단형의 턱(15)이 형성되어 있다. 상기 계단형 턱(15)의 높이는 반도체칩(2)이 두께보다 크게 되어 있다. 상기 회로기판(10)의 계단형 턱(15)에는 본드핑거(12)를 포함하는 회로패턴이 형성되어 있고, 회로기판(10)의 저면에는 실장용 패드(13)가 형성되어 있으며, 상기 회로패턴과 실장용 패드(13)는 도전성 비아홀(14)에 의해 상호 연결되어 있다.
상기 반도체칩(2)의 입출력패드(2a)와 회로기판(10)의 본드핑거(12)는 도전성와이어(20)에 의해 상호 전기적으로 접속되어 있다.
상기 회로기판(10)의 계단형 턱(15) 상면에는 접착제에 의해 상기 반도체칩(2) 및 도전성와이어(20) 등을 외부 환경으로부터 보호함은 물론 외부의 빛을 상기 반도체칩(2)이 용이하게 수광할 수 있도록 투명체의 글래스(30)가 접착되어 있다.
이러한 반도체패키지(100')는 상기 반도체칩(2)으로 수광된 빛에 의해 소정의 전기적 신호가 도전성와이어(20), 도전성비아홀(14) 및 실장용 패드(13)를 통해서 마더보드에 전달된다.
그러나 이러한 종래의 반도체패키지는 회로기판에 반도체칩을 탑재할 수 있도록 계단형 턱을 형성하여야 함으로써, 전체적인 반도체패키지의 생산비가 증가됨은 물론 회로기판상에 반도체칩이 위치됨으로써 반도체패키지의 두께 및 크기 등이 커지는 단점이 있다.
또한 상기와 같이 회로기판에 계단형 턱을 형성하고, 상기 계단형 턱 중 소정 부위에만 회로패턴을 형성하여야 함으로써 제조 공정이 복잡해지는 단점도 있다.
더불어, 반도체칩의 모든 입출력패드와 회로기판의 모든 본드핑거를 일일이 도전성와이어로 본딩하여야 함으로써 본딩시간이 오래 소비되고 또한 본딩 불량률이 높은 문제점이 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, CCD용 반도체칩을 탑재한 반도체패키지에서 플립 타일 기술(Flip Tile Technology)을 이용하여 와이어본딩 없이 범프로서 CCD용 반도체칩과 회로기판을 연결할 수 있는 반도체패키지 및 그 제조 방법의 제공에 있다.
도1은 종래의 반도체패키지를 도시한 단면도이다.
도2a 및 도2b는 본 발명의 제1,2실시예에 의한 반도체패키지를 도시한 단면도이다.
도3a 내지 도3f는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 순차 설명도이다.
- 도면중 주요 부호에 대한 설명 -
100,101; 본 발명에 의한 반도체패키지
2; 반도체칩 2a; 입출력패드
10; 회로기판 11; 수지층
12; 본드핑거 13; 랜드
14; 도전성 비아홀 15; 캐비티
18; 커버코트 20; 글래스
21; 도전성 범프 22; 회로패턴
30; 도전성 플레이트층 31; 도전성 볼
40; 봉지재
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지에 의하면 상면에 다수의 입출력패드가 형성된 반도체칩과; 수지층에 상기 반도체칩이 위치될 수 있도록 일정 크기의 캐비티가 관통되어 형성되고, 상기 수지층의 상면에는 본드핑거를 포함하는 회로패턴이 형성되고, 하면에는 랜드를 포함하는 회로패턴이 형성되며, 상기 상, 하면의 회로패턴은 도전성 비아홀에 의해 연결된 회로기판과; 상기반도체칩 및 본드핑거의 상면에 위치되어 있되, 저면에는 회로패턴이 형성되어 있는 글래스와; 상기 글래스의 회로패턴과 상기 반도체칩의 입출력패드 및 본드핑거를 전기적으로 상호 접속시켜주는 도전성 범프와; 상기 회로기판 하면의 랜드에 형성되어 마더보드에 실장되는 입출력 단자를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 회로기판의 캐비티 벽면과 반도체칩의 측면 사이는 봉지재로 봉지될 수 있다.
상기 입출력 단자는 도전성 플레이트층 또는 도전성 볼중 어느 하나일 수 있다.
또한 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조 방법에 의하면, 저면에 회로패턴이 형성되어 있는 글래스를 제공하는 단계와; 상기 글래스의 회로패턴 양단부에 도전성 범프를 형성하는 단계와; 상기 글래스의 저면에 반도체칩을 위치시키고, 상기 반도체칩의 입출력패드와 상기 회로패턴의 일단에 형성된 도전성 범프를 전기적으로 접속시키는 단계와; 수지층에 상기 반도체칩이 위치될 수 있도록 일정 크기의 캐비티가 관통되어 형성되고, 상기 수지층의 상면에는 본드핑거를 포함하는 회로패턴이 형성되고, 하면에는 랜드를 포함하는 회로패턴이 형성되며, 상기 상, 하면의 회로패턴은 도전성 비아홀에 의해 연결된 회로기판을 제공하는 단계와; 상기 회로기판의 캐비티에 글래스가 부착된 반도체칩을 위치시키되, 상기 글래스의 회로패턴 타단에 형성된 도전성 범프를 상기 회로기판의 본드핑거에 전기적으로 접속시키는 단계와; 상기 회로기판의 랜드에 입출력 단자를형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 글래스의 회로패턴과 반도체칩의 입출력패드 및 회로기판의 본드핑거를 전기적으로 접속하는 단계는 회로기판의 캐비티에 반도체칩을 위치시킨 후, 상부에서 회로패턴에 도전성 범프가 형성된 글래스를 압착하여 반도체칩의 입출력패드 및 회로기판의 본드핑거를 상기 글래스의 회로패턴과 동시에 전기적으로 접속할 수도 있다.
또한, 상기 도전성 범프는 반도체칩의 입출력패드 및 회로기판의 본드핑거에 미리 형성한 후 회로패턴이 형성된 글래스를 전기적으로 접속시킬 수도 있다.
상기 회로기판의 캐비티 벽면과 반도체칩의 측면 사이를 봉지재로 봉지하는 단계를 더 포함할 수도 있다.
상기 입출력 단자는 도전성 플레이트층 또는 도전성 볼중 어느 하나를 이용할 수 있다.
상기와 같이 하여 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면 글래스에 미리 회로패턴을 형성하고, 이 회로패턴이 반도체칩과 회로기판의 전기적 신호를 전달하는 매개체가 되도록 반도체칩을 플립칩 형식으로 본딩함으로써 와이어본딩 공정 없이 CCD용 반도체칩을 탑재한 반도체패키지를 얻을 수 있다.
또한 종래는 와이어 루프 높이를 고려하여 반도체칩 및 회로기판으로부터 소정 거리를 유지한 채 글래스가 위치되도록 하였으나, 본 발명은 이와 같이 와이어 루프 높이를 고려하지 않고 반도체칩 및 회로기판의 상면에 직접 글래스를 위치시킴으로써 보다 박형화한 반도체패키지를 얻을 수 있다.
더불어, 반도체칩의 저면이 외부로 직접 노출된 형태를 함으로써 반도체칩으로부터 발생되는 열이 용이하게 외부로 방출되는 효과가 있다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a 및 도2b는 본 발명의 제1,2실시예에 의한 반도체패키지(100,101)를 도시한 단면도이다.
먼저 도2a의 반도체패키지(100)를 참조하면, 상면에 다수의 입출력패드(2a)가 형성된 반도체칩(2)이 위치되어 있다. 상기 반도체칩(2)은 회로기판(10)의 캐비티(15) 내측에 위치되어 있으며, 반도체칩(2)의 저면과 회로기판(10)의 저면은 동일면을 형성하고 있다.
상기 회로기판(10)의 구조를 좀더 자세히 설명하면 수지층(11)을 중심으로 상면에는 본드핑거(12)를 포함하는 회로패턴(22)이 형성되어 있고, 상기 수지층(11) 하면에는 랜드(13)를 포함하는 회로패턴(22)이 형성되어 있으며, 상기 상, 하면의 회로패턴(22)은 도전성 비아홀(14)에 의해 상호 연결되어 있다. 또한 상기한 바와 같이 반도체칩(2)이 위치될 수 있도록 수지층(11)의 중앙부근이 관통되어 일정 크기의 캐비티(15)를 형성하고 있다. 또한 상기 본드핑거(12) 및 랜드(13)를 제외한 모든 회로패턴(22)은 커버코트(18)로 코팅되어 있다.
여기서, 상기 회로패턴(22) 즉, 본드핑거(12) 및 랜드(13)를 포함하는 회로패턴(22)은 일반적인 구리(Cu) 또는 얼로이(Alloy) 42 등을 이용한 금속 박막 형태이다.
또한 상기 본드핑거(12)에는 은(Ag)을 도금하여 차후 도전성 범프(21)와 양호하게 본딩되도록 하고, 랜드(13)에는 금(Au), 은(Ag), 니켈(Ni) 및 팔라디엄(Pd) 등이 더 도금되어 차후 입출력 단자와의 양호한 본딩이 이루어지도록 되어 있다.
또한, 여기서 상기 회로기판(10)은 수지층(11)을 중심으로 그 상, 하면에 회로패턴이 형성된 일반적인 인쇄회로기판을 예로 하였으나, 이밖에도 써킷테이프(circuit tape), 써킷필름(circuit film) 등을 이용할 수도 있으며, 이는 당업자의 선택 사항에 불과하며, 여기서 한정하는 것은 아니다.
상기 반도체칩(2) 및 회로기판(10)의 상면에는 상기 반도체칩(2)은 물론 회로기판(10)의 본드핑거(12) 상부 영역을 덮을 만큼의 크기로 글래스(20)가 위치되어 있다. 상기 글래스(20)는 저면에 금속 박막 형태로 회로패턴(22)이 형성되어 있으며, 이 회로패턴(22)은 반도체칩(2)의 입출력단자와 회로기판(10)의 본드핑거(12)를 전기적으로 상호 접속시켜주는 역할을 한다.
즉, 상기 회로패턴(22)의 양측단부에는 골드 범프와 같은 도전성 범프(21)가 형성되어 있으며, 이 도전성 범프(21) 각각은 반도체칩(2)의 입출력패드(2a)와 회로기판(10)의 본드핑거(12)에 융착되어 있다.
여기서, 상기 글래스(20)에 형성된 회로패턴(22)은 도전성 잉크 등을 이용하여 글래스(20) 표면에 직접 형성하거나 또는 회로패턴(22)이 형성된 써킷테이프 또는 써킷필름을 접착함으로써 형성된다.
또한 상기 회로기판(10) 저면에 형성된 랜드(13)에는 솔더 플레이트층과 같은 도전성 플레이트층(30)을 형성함으로써 이를 입출력단자로 이용할 수 있다. 상기 입출력단자는 차후 마더보드에 접속됨으로써 반도체칩(2)의 신호를 마더보드까지 전달시키는 역할을 한다.
또한 상기 입출력단자는 도2b에 도시된 반도체패키지(101)에서와 같이 회로기판(10)의 랜드(13)에 솔더볼과 같은 도전성볼(31)을 융착함으로써 얻을 수도 있다.
한편, 상기 회로기판(10)의 캐비티(15) 벽면과 반도체칩(2)의 측면은 봉지재(40)로 봉지하여 상기 반도체칩(2)이 보다 안정적으로 상기 회로기판(10)에 탑재될 수 있도록 할 수 있으며 이는 당업자의 선택사항에 불과하다. 이때 상기 봉지재(40)는 바람직하기로 디스펜서를 이용하여 봉지하는 액상 봉지재를 이용함이 바람직하다.
도3a 내지 도3f는 본 발명에 의한 반도체패키지(100의 제조 방법을 도시한 순차 설명도이다.
먼저 저면에 도전성 잉크에 의해 프린트되거나 또는 써킷테이프 또는 써킷필름이 접착되어 소정의 회로패턴(22)이 형성된 글래스(20)를 제공한다.(도3a 참조)
이어서, 상기 글래스(20)의 회로패턴(22) 양단부에는 골드 범프와 같은 도전성 범프(21)를 형성한다.(도3b 참조)
이어서, 상기 글래스(20)의 저면에 다수의 입출력패드(2a)가 구비된 반도체칩(2)을 위치시키고, 상기 반도체칩(2)의 입출력패드(2a)와 상기 회로패턴(22)의 일단에 형성된 도전성 범프(21)를 전기적으로 접속시킨다.(도3c 참조)
이어서, 수지층(11)에 상기 반도체칩(2)이 위치될 수 있도록 일정 크기의 캐비티(15)가 관통되어 형성되고, 상기 수지층(11)의 상면에는 본드핑거(12)를 포함하는 회로패턴이 형성되고, 하면에는 랜드(13)를 포함하는 회로패턴이 형성되며, 상기 상, 하면의 회로패턴은 도전성 비아홀(14)에 의해 연결된 회로기판(10)을 제공한다.
이어서, 상기 회로기판(10)의 캐비티(15)에 글래스(20)의 회로패턴(22) 일단이 도전성 범프(21)에 의해 접속된 반도체칩(2)을 위치시키고, 상기 글래스(20)의 회로패턴(22)이 타단에 형성된 도전성 범프(21)를 상기 회로기판(10)의 본드핑거(12)에 전기적으로 접속시킨다.(도3d 참조)
이어서, 상기 회로기판(10)의 캐비티(15) 벽면과 반도체칩(2)의 측면 사이에 봉지재(40)를 충진하여 상기 반도체칩(2)이 보다 안정적으로 회로기판(10)에 탑재될 수 있도록 한다.(도3e 참조) 여기서, 상기 봉지재 충진 공정은 생략될 수도 있으며, 이는 당업자의 선택 사항에 불과하다.
계속해서, 상기 회로기판(10)의 랜드(13)에 도전성 플레이트층(30) 또는 도전성볼(31)을 융착하여 차후 마더보드에 실장되는 입출력 단자를 형성한다.(도3f 참조)
한편, 상기 글래스(20)의 회로패턴(22)과 반도체칩(2)의 입출력패드(2a) 및 회로기판(10)의 본드핑거(12)를 전기적으로 접속하는 단계는 여러가지 다른 방법으로 실시될 수도 있다.
예를 들면, 회로기판(10)의 캐비티(15)에 반도체칩(2)을 미리 위치시킨 후,도전성 범프(21)가 형성된 글래스(20)를 상기 반도체칩(2) 및 회로기판(10)의 상면에서 위치 정렬한 후 압착시킴으로써 반도체칩(2)의 입출력패드(2a) 및 회로기판(10)의 본드핑거(12)가 상기 글래스(20)의 회로패턴(22) 양단에 동시에 접속되도록 할 수 있다.
또한, 상기 도전성볼(31)이 융착된 글래스(20)를 회로기판(10)의 본드핑거(12)상에 위치시킨 후 상기 글래스(20)의 회로패턴(22) 일단과 상기 본드핑거(12)를 먼저 전기적으로 접속시킨 후, 반도체칩(2)을 상기 회로기판(10)의 캐비티(15)에 위치시켜 반도체칩(2)의 입출력패드(2a)를 글래스(20)의 회로패턴(22) 타단과 접속시킬 수도 있다. 이러한 글래스(20)의 회로패턴(22)과 반도체칩(2) 및 회로기판(10)의 전기적 접속 방법은 여기서 설명하지 않는 여러가지 다른 방법으로 가능할 것이다.
물론, 상기 도전성 범프(21)는 글래스(20)의 회로패턴(22) 양단에 형성하지 않고, 상기 반도체칩(2)의 입출력패드(2a) 및 회로기판(10)의 본드핑거(12)에 미리 형성한 후 상기 회로패턴(22)이 형성된 글래스(20)를 전기적으로 접속시키는 것도 가능할 것이다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면, 글래스에미리 회로패턴을 형성하고, 이 회로패턴이 반도체칩과 회로기판의 전기적 신호를 전달하는 매개체가 되도록 반도체칩을 플립칩 형식으로 본딩함으로써 와이어본딩 공정 없이 CCD용 반도체칩을 탑재한 반도체패키지를 얻을 수 있는 효과가 있다.
또한 종래는 와이어 루프 높이를 고려하여 반도체칩 및 회로기판으로부터 소정 거리를 유지한 채 글래스가 위치되도록 하였으나, 본 발명은 이와 같이 와이어 루프 높이를 고려하지 않고 반도체칩 및 회로기판의 상면에 직접 글래스를 위치시킴으로써 보다 박형화한 반도체패키지를 얻을 수 있는 효과가 있다.
더불어, 반도체칩의 저면이 외부로 직접 노출된 형태를 함으로써 반도체칩으로부터 발생되는 열이 용이하게 외부로 방출되는 효과가 있다.
Claims (9)
- 상면에 다수의 입출력패드가 형성된 반도체칩과;수지층에 상기 반도체칩이 위치될 수 있도록 일정 크기의 캐비티가 관통되어 형성되고, 상기 수지층의 상면에는 본드핑거를 포함하는 회로패턴이 형성되고, 하면에는 랜드를 포함하는 회로패턴이 형성되며, 상기 상, 하면의 회로패턴은 도전성 비아홀에 의해 연결된 회로기판과;상기 반도체칩 및 본드핑거의 상면에 위치되어 있되, 저면에는 회로패턴이 형성되어 있는 글래스와;상기 글래스의 회로패턴과 상기 반도체칩의 입출력패드 및 본드핑거를 전기적으로 상호 접속시켜주는 도전성 범프와;상기 회로기판 하면의 랜드에 형성되어 마더보드에 실장되는 입출력 단자를 포함하여 이루어진 것을 특징으로 하는 반도체패키지.
- 제1항에 있어서, 상기 회로기판의 캐비티 벽면과 반도체칩의 측면 사이는 봉지재로 봉지된 것을 특징으로 하는 반도체패키지.
- 제1항에 있어서, 상기 입출력 단자는 도전성 플레이트층 또는 도전성 볼중 어느 하나인 것을 특징으로 하는 반도체패키지.
- 저면에 회로패턴이 형성되어 있는 글래스를 제공하는 단계와;상기 글래스의 회로패턴 양단부에 도전성 범프를 형성하는 단계와;상기 글래스의 저면에 반도체칩을 위치시키고, 상기 반도체칩의 입출력패드와 상기 회로패턴의 일단에 형성된 도전성 범프를 전기적으로 접속시키는 단계와;수지층에 상기 반도체칩이 위치될 수 있도록 일정 크기의 캐비티가 관통되어 형성되고, 상기 수지층의 상면에는 본드핑거를 포함하는 회로패턴이 형성되고, 하면에는 랜드를 포함하는 회로패턴이 형성되며, 상기 상, 하면의 회로패턴은 도전성 비아홀에 의해 연결된 회로기판을 제공하는 단계와;상기 회로기판의 캐비티에 글래스가 부착된 반도체칩을 위치시키되, 상기 글래스의 회로패턴 타단에 형성된 도전성 범프를 상기 회로기판의 본드핑거에 전기적으로 접속시키는 단계와;상기 회로기판의 랜드에 입출력 단자를 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체패키지의 제조 방법.
- 저면에 회로패턴이 형성되어 있는 글래스를 제공하는 단계와;상기 글래스의 회로패턴 양단부에 도전성 범프를 형성하는 단계와;수지층에 반도체칩이 위치될 수 있도록 일정 크기의 캐비티가 관통되어 형성되고, 상기 수지층의 상면에는 본드핑거를 포함하는 회로패턴이 형성되고, 하면에는 랜드를 포함하는 회로패턴이 형성되며, 상기 상, 하면의 회로패턴은 도전성 비아홀에 의해 연결된 회로기판을 제공하는 단계와;상기 글래스의 저면에 반도체칩을 위치시키고, 상기 반도체칩의 입출력패드와 상기 회로패턴의 일단에 형성된 도전성 범프를 전기적으로 접속시키는 단계와;상기 회로기판의 캐비티에 글래스가 부착된 반도체칩을 위치시키되, 상기 글래스의 회로패턴 타단에 형성된 도전성 범프를 상기 회로기판의 본드핑거에 전기적으로 접속시키는 단계와;상기 회로기판의 랜드에 입출력 단자를 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체패키지의 제조 방법.
- 제4항 또는 제5항중 어느 한항에 있어서, 상기 글래스의 회로패턴과 반도체칩의 입출력패드 및 회로기판의 본드핑거를 전기적으로 접속하는 단계는 회로기판의 캐비티에 반도체칩을 위치시킨 후, 상부에서 회로패턴에 도전성 범프가 형성된 글래스를 압착하여 반도체칩의 입출력패드 및 회로기판의 본드핑거를 상기 글래스의 회로패턴과 동시에 전기적으로 접속함을 특징으로 하는 반도체패키지의 제조 방법.
- 제4항 또는 제5항중 어느 한 항에 있어서, 상기 도전성 범프는 반도체칩의 입출력패드 및 회로기판의 본드핑거에 미리 형성한 후 회로패턴이 형성된 글래스를 전기적으로 접속시키는 것을 특징으로 하는 반도체패키지의 제조 방법.
- 제4항 또는 제5항중 어느 한 항에 있어서, 상기 회로기판의 캐비티 벽면과반도체칩의 측면 사이를 봉지재로 봉지하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체패키지의 제조 방법.
- 제4항 또는 제5항중 어느 한 항에 있어서, 상기 입출력 단자는 도전성 플레이트층 또는 도전성 볼중 어느 하나를 이용함을 특징으로 하는 반도체패키지의 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0056410A KR100377471B1 (ko) | 1999-12-10 | 1999-12-10 | 반도체패키지 및 그 제조방법 |
| JP2000310702A JP2001185657A (ja) | 1999-12-10 | 2000-10-11 | 半導体パッケージ及びその製造方法 |
| US09/734,832 US20010004128A1 (en) | 1999-12-10 | 2000-12-11 | Semiconductor package and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0056410A KR100377471B1 (ko) | 1999-12-10 | 1999-12-10 | 반도체패키지 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010055256A KR20010055256A (ko) | 2001-07-04 |
| KR100377471B1 true KR100377471B1 (ko) | 2003-03-26 |
Family
ID=19624764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0056410A KR100377471B1 (ko) | 1999-12-10 | 1999-12-10 | 반도체패키지 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100377471B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100686824B1 (ko) * | 2001-08-17 | 2007-02-23 | 앰코 테크놀로지 코리아 주식회사 | 시스템인패키지의 수동소자 실장 구조 |
| KR101185859B1 (ko) | 2010-10-19 | 2012-09-25 | 에스케이하이닉스 주식회사 | 반도체 패키지용 범프, 상기 범프를 갖는 반도체 패키지 및 적층 반도체 패키지 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494666B1 (ko) * | 2001-12-28 | 2005-06-13 | 동부아남반도체 주식회사 | 씨시디이미지센서장착 씨에스피 반도체 |
| KR100704980B1 (ko) * | 2005-11-28 | 2007-04-09 | 삼성전기주식회사 | 카메라 모듈 패키지 |
| SG149725A1 (en) * | 2007-07-24 | 2009-02-27 | Micron Technology Inc | Thin semiconductor die packages and associated systems and methods |
| SG149724A1 (en) | 2007-07-24 | 2009-02-27 | Micron Technology Inc | Semicoductor dies with recesses, associated leadframes, and associated systems and methods |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02278872A (ja) * | 1989-04-20 | 1990-11-15 | Ibiden Co Ltd | 画像センサー |
| JPH03155671A (ja) * | 1989-08-28 | 1991-07-03 | Toshiba Corp | 固体撮像装置 |
| JPH10256429A (ja) * | 1997-03-07 | 1998-09-25 | Toshiba Corp | 半導体パッケージ |
| JPH11135679A (ja) * | 1997-08-29 | 1999-05-21 | Toshiba Corp | 電子装置および半導体パッケージ |
| JPH11238828A (ja) * | 1998-02-20 | 1999-08-31 | Toshiba Corp | Ｂｇａ型パッケージの半導体装置およびその製造方法、実装装置 |
| JPH11330301A (ja) * | 1998-05-15 | 1999-11-30 | Hitachi Ltd | 半導体装置およびその実装構造体並びに配線樹脂基板およびその製造方法 |
| JPH11354769A (ja) * | 1998-04-10 | 1999-12-24 | Matsushita Electric Ind Co Ltd | 固体撮像装置及びその製造方法 |
-
1999
- 1999-12-10 KR KR10-1999-0056410A patent/KR100377471B1/ko active IP Right Grant
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02278872A (ja) * | 1989-04-20 | 1990-11-15 | Ibiden Co Ltd | 画像センサー |
| JPH03155671A (ja) * | 1989-08-28 | 1991-07-03 | Toshiba Corp | 固体撮像装置 |
| JPH10256429A (ja) * | 1997-03-07 | 1998-09-25 | Toshiba Corp | 半導体パッケージ |
| JPH11135679A (ja) * | 1997-08-29 | 1999-05-21 | Toshiba Corp | 電子装置および半導体パッケージ |
| JPH11238828A (ja) * | 1998-02-20 | 1999-08-31 | Toshiba Corp | Ｂｇａ型パッケージの半導体装置およびその製造方法、実装装置 |
| JPH11354769A (ja) * | 1998-04-10 | 1999-12-24 | Matsushita Electric Ind Co Ltd | 固体撮像装置及びその製造方法 |
| JPH11330301A (ja) * | 1998-05-15 | 1999-11-30 | Hitachi Ltd | 半導体装置およびその実装構造体並びに配線樹脂基板およびその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100686824B1 (ko) * | 2001-08-17 | 2007-02-23 | 앰코 테크놀로지 코리아 주식회사 | 시스템인패키지의 수동소자 실장 구조 |
| KR101185859B1 (ko) | 2010-10-19 | 2012-09-25 | 에스케이하이닉스 주식회사 | 반도체 패키지용 범프, 상기 범프를 갖는 반도체 패키지 및 적층 반도체 패키지 |
| US8823183B2 (en) | 2010-10-19 | 2014-09-02 | SK Hynix Inc. | Bump for semiconductor package, semiconductor package having bump, and stacked semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010055256A (ko) | 2001-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11508776B2 (en) | Image sensor semiconductor packages and related methods | |
| US9117684B1 (en) | Semiconductor package having a plurality of input/output members | |
| US5608262A (en) | Packaging multi-chip modules without wire-bond interconnection | |
| US7282693B2 (en) | Camera module for compact electronic equipments | |
| JP2001185657A (ja) | 半導体パッケージ及びその製造方法 | |
| KR20170064624A (ko) | 반도체 패키지 | |
| KR100377471B1 (ko) | 반도체패키지 및 그 제조방법 | |
| KR100664316B1 (ko) | 이미지 센서 패키지, 고체촬상장치 및 그 제조방법 | |
| US7847414B2 (en) | Chip package structure | |
| CN206558504U (zh) | 图像传感器模组 | |
| JP2001044452A (ja) | 光通信用モジュール | |
| KR100377472B1 (ko) | 반도체패키지 및 그 제조방법 | |
| KR100370116B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| US20040263667A1 (en) | Solid-state imaging apparatus and method for making the same | |
| KR100388290B1 (ko) | 반도체패키지 및 그 제조방법 | |
| KR100377473B1 (ko) | 반도체패키지 및 그 제조방법 | |
| KR100381841B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| KR20050018381A (ko) | 고체 촬상용 반도체 장치 및 그 제조방법 | |
| KR100377470B1 (ko) | 반도체패키지 | |
| KR100394775B1 (ko) | 와이어본딩 방법 및 이를 이용한 반도체패키지 | |
| KR100362505B1 (ko) | 반도체패키지 | |
| KR20010058581A (ko) | 반도체패키지 및 그 제조방법 | |
| KR100449034B1 (ko) | 반도체패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130307 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140311 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150306 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160311 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170306 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20180309 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20190307 Year of fee payment: 17 |