KR100377473B1 - 반도체패키지 및 그 제조방법 - Google Patents
반도체패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR100377473B1 KR100377473B1 KR10-1999-0056408A KR19990056408A KR100377473B1 KR 100377473 B1 KR100377473 B1 KR 100377473B1 KR 19990056408 A KR19990056408 A KR 19990056408A KR 100377473 B1 KR100377473 B1 KR 100377473B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- semiconductor chip
- semiconductor package
- cavity
- resin layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 112
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000011347 resin Substances 0.000 claims abstract description 24
- 229920005989 resin Polymers 0.000 claims abstract description 24
- 239000011521 glass Substances 0.000 claims abstract description 15
- 230000000149 penetrating effect Effects 0.000 claims abstract description 5
- 239000000853 adhesive Substances 0.000 claims description 10
- 230000001070 adhesive effect Effects 0.000 claims description 10
- 239000008393 encapsulating agent Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 230000004927 fusion Effects 0.000 claims description 2
- 230000017525 heat dissipation Effects 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 5
- 239000002390 adhesive tape Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
이 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, CCD용 반도체칩을 탑재한 반도체패키지에서 CCD용 반도체칩의 열방출 성능을 향상시킴은 물론, 플립칩 기술을 응용하기 위해, 상면에 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 상면에 위치되어 있되, 중앙부가 관통되어 일정 크기의 캐비티가 형성된 수지층이 구비되고, 수지층에는 본드핑거 및 랜드를 포함하는 회로패턴이 형성된 회로기판과; 상기 반도체칩의 입출력패드와 회로기판의 본드핑거를 전기적으로 접속하는 접속수단과; 상기 회로기판의 캐비티를 폐쇄하도록 상기 회로기판의 상면에 댐이 개재되어 부착된 글래스와; 상기 회로기판의 랜드에 융착된 다수의 도전성볼을 포함하여 이루어진 것을 특징으로 함.
Description
본 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 CCD용 반도체칩을 탑재한 반도체패키지에서 CCD용 반도체칩의 열방출 성능을 향상시킴은 물론, 플립칩 기술을 응용한 반도체패키지 및 그 제조 방법에 관한 것이다.
통상 CCD는 Charge Coupled Devices의 약어로 반도체 소자의 일종인 전하결합 소자를 말하며 하나의 소자로부터 인접한 다른 소자로 전하를 전송할 수 있는 소자를 말한다. 텔레비전 카메라의 영상신호 계통에서 피사체의 빛은 렌즈를 통과한 후 색분해 광학계에 의해 3원색으로 분해돼 각각 촬상 디바이스의 수광면에 결상되는데 그 상을 소자내에서 전자적으로 주사해 전기신호로 변환시켜 출력하는 소자가 고체촬상소자이다. 이러한 CCD의 응용분야는 촬상디바이스, 대용량메모리, 아날로그 신호처리의 세가지이며 구조적으로는 MOS집적회로이기 때문에 MOS프로세스 기술을 사용해 고집적회로(LSI)화도 용이하다. CCD는 특히 자기주사 기능과 광전변환 기능을 함께 갖추고 있기 때문에 촬상디바이스에 주로 응용되며 일차원의 라인센서와 이차원의 에이리어 센서가 있으며 그 화소수는 일반적으로 라인센서는 1,500화소, 에이리어센서는 512×320화소의 것이 있다.
상기한 CCD 소자가 다수 형성된 CCD용 반도체칩을 탑재한 반도체패키지는 통상 그 반도체칩이 외부의 빛을 수광할 수 있도록 반도체칩의 상면에 글래스가 위치되어 있으며, 이러한 종래의 반도체패키지(100')를 도1을 참조하여 간단히 설명하면 다음과 같다.
먼저 다수의 입출력패드(2a)가 형성된 CCD용 반도체칩(2)이 구비되어 있고, 상기 CCD용 반도체칩(2)은 접착제에 의해 회로기판(10)에 접착되어 있다. 상기 회로기판(10)은 수지층(11)을 중심으로 상기 반도체칩(2)이 위치되는 영역에 일정한 공간이 형성되도록 중앙부에 대칭되는 계단형의 턱(15)이 형성되어 있다. 상기 계단형 턱(15)의 높이는 반도체칩(2)이 두께보다 크게 되어 있다. 상기 회로기판(10)의 계단형 턱(15)에는 본드핑거(12)를 포함하는 회로패턴이 형성되어 있고, 회로기판(10)의 저면에는 실장용 패드(13)가 형성되어 있으며, 상기 회로패턴과 실장용 패드(13)는 도전성 비아홀(14)에 의해 상호 연결되어 있다.
상기 반도체칩(2)의 입출력패드(2a)와 회로기판(10)의 본드핑거(12)는 도전성와이어(20)에 의해 상호 전기적으로 접속되어 있다.
상기 회로기판(10)의 계단형 턱(15) 상면에는 접착제에 의해 상기 반도체칩(2) 및 도전성와이어(20) 등을 외부 환경으로부터 보호함은 물론 외부의 빛을 상기 반도체칩(2)이 용이하게 수광할 수 있도록 투명체의 글래스(30)가 접착되어 있다.
이러한 반도체패키지(100')는 상기 반도체칩(2)으로 수광된 빛에 의해 소정의 전기적 신호가 도전성와이어(20), 도전성비아홀(14) 및 실장용 패드(13)를 통해서 마더보드에 전달된다.
그러나 이러한 종래의 반도체패키지는 회로기판에 반도체칩을 탑재할 수 있도록 계단형 턱을 형성하여야 함으로써, 전체적인 반도체패키지의 생산비가 증가되는 문제점이 있다.
또한 상기와 같이 회로기판에 계단형 턱을 형성하고, 상기 계단형 턱 중 소정 부위에만 회로패턴을 형성하여야 함으로써 제조 공정이 복잡해지는 단점도 있다.
더불어 반도체칩의 저면이 회로기판에 직접 접착되어 있음으로써 반도체칩으로부터의 열방출 성능이 작은 단점이 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체패키지의 생산비를 절감하고, 제조 공정을 단순화함은 물론 CCD용 반도체칩의 열방출 성능을 향상시킬 수 있는 반도체패키지 및 그 제조 방법을 제공하는데 있다.
도1은 종래의 반도체패키지를 도시한 단면도이다.
도2a 및 도2b는 본 발명의 제1,2실시예에 의한 반도체패키지를 도시한 단면도이다.
도3a 내지 도3e는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 순차 설명도이다.
- 도면중 주요 부호에 대한 설명 -
100,101; 본 발명에 의한 반도체패키지
2; 반도체칩 2a; 입출력패드
10; 회로기판 11; 수지층
12; 본드핑거 13; 랜드
14; 도전성 비아홀 15; 캐비티
18; 커버코트 20; 글래스
21; 댐 30; 도전성와이어
40; 도전성 범프 50; 도전성 볼
60; 접착수단 60; 봉지재
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 상면에 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 상면에 위치되어 있되, 중앙부가 관통되어 일정 크기의 캐비티가 형성된 수지층이 구비되고, 수지층에는 본드핑거 및 랜드를 포함하는 회로패턴이 형성된 회로기판과; 상기 반도체칩의 입출력패드와 회로기판의 본드핑거를 전기적으로 접속하는 접속수단과; 상기 회로기판의 캐비티를 폐쇄하도록 상기 회로기판의 상면에 댐이 개재되어 부착된 글래스와; 상기 회로기판의 랜드에 융착된 다수의 도전성볼을 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 회로기판은 수지층을 중심으로 상면에 본드핑거를 포함하는 회로패턴이 형성되고, 하면에는 랜드를 포함하는 회로패턴이 형성되며, 상기 상,하면의 회로패턴은 도전성비아홀에 의해 상호 연결된 것을 이용할 수 있다. 이때, 상기 접속수단은 도전성와이어가 바람직하다. 또한 상기 반도체칩의 상면과 회로기판의 저면 사이에는 접착수단을 개재하여 상호 접착시킴이 바람직하다.
또한, 상기 회로기판은 수지층의 하면에만 본드핑거 및 랜드를 포함하는 회로패턴이 형성된 회로기판을 이용할 수도 있다. 이때, 상기 접속수단은 도전성범프로 함이 바람직하다. 또한, 상기 반도체칩의 측면과 회로기판의 저면 사이에는 봉지재를 충진함이 바람직하다.
한편, 상기 댐은 필름 접착제 또는 양면 접착 테이프중 어느 하나를 이용함이 바람직하다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조 방법은 중앙에 관통되어 캐비티가 구비된 수지층과, 상기 수지층에 본드핑거 및 랜드를 포함하여 형성된 회로패턴으로 이루어진 회로기판을 제공하는 단계와; 상기 회로기판의 캐비티 저면에 반도체칩을 위치시키되, 상기 반도체칩의 입출력패드가 상기 회로기판의 캐비티 또는 본드핑거를 향하도록 위치시키는 단계와; 상기 반도체칩의 입출력패드와 회로기판의 본드핑거를 전기적으로 접속시키는 단계와; 상기 회로기판의 상면에 캐비티를 폐쇄할 수 있도록 댐을 개재하여 글래스를 부착하는 단계와; 상기 회로기판의 각 랜드에 도전성볼을 융착하는 단계를 포함하여 이루어진 것을특징으로 한다.
여기서, 상기 회로기판 제공 단계는 수지층을 중심으로 상면에 본드핑거를 포함하는 회로패턴이 형성되고, 하면에는 랜드를 포함하는 회로패턴이 형성되며, 상기 상,하면의 회로패턴은 도전성비아홀로 상호 연결되어 이루어진 회로기판을 제공할 수 있다. 이때, 상기 전기적 접속단계는 도전성와이어로 실시함이 바람직하다. 또한, 상기 반도체칩의 상면과 회로기판의 저면 사에는 접착수단을 개재하여 상호 접착되도록 함이 바람직하다.
또한, 상기 회로기판 제공 단계는 수지층의 하면에만 본드핑거 및 랜드를 포함하는 회로패턴이 형성되어 이루어진 회로기판을 제공할 수도 있다.
이때, 상기 전기적 접속 단계는 도전성 범프로 실시함이 바람직하다. 또한 상기 반도체칩의 측면과 회로기판의 저면 사이에는 봉지재를 충진함이 바람직하다.
상기와 같이 하여 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면 종래와 같이 회로기판에 반도체칩을 탑재할 수 있도록 계단형 턱을 형성하지 않아도 되기 때문에 전체적인 반도체패키지의 생산비가 절감된다.
또한, 회로기판에 일정 공간을 갖는 캐비티를 형성하고 그 상,하면에 글래스 및 반도체칩을 위치시킴으로써 전체적인 반도체패키지의 제조 공정이 단순하게 된다.
더불어, 상기 반도체칩의 저면 및 측면 등이 외부로 직접 노출되어 있음으로써 반도체칩으로부터의 열방출 성능이 향상된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a 및 도2b는 본 발명의 제1,2실시예에 의한 반도체패키지(100,101)를 도시한 단면도이다.
먼저 도2a를 참조하면, 상면에 다수의 입출력패드(2a)가 형성된 반도체칩(2)이 구비되어 있다. 상기 반도체칩(2)은 회로기판(10)의 캐비티(15) 저면에 위치되어 있다.
이를 좀더 자세히 설명하면 상기 회로기판(10)은 수지층(11)을 중심으로 상면에는 본드핑거(12)를 포함하는 회로패턴이 형성되어 있고, 상기 수지층(11) 하면에는 랜드(13)를 포함하는 회로패턴이 형성되어 있으며, 상기 상,하면의 회로패턴은 도전성 비아홀(14)에 의해 상호 연결되어 있다. 또한 상기한 바와 같이 반도체칩(2)이 저면에 위치되는 중앙부에는 일정크기로 관통되어 캐비티(15)를 형성하고 있다. 또한 상기 본드핑거(12) 및 랜드(13)를 제외한 모든 회로패턴은 커버코트(18)로 코팅되어 있다.
여기서, 상기 회로패턴 즉, 본드핑거(12) 및 랜드(13)를 포함하는 회로패턴은 일반적인 구리(Cu) 또는 얼로이(Alloy) 42 등을 이용한 금속 박막 형태이다.
또한 상기 본드핑거(12)에는 은(Ag)을 도금하여 차후 도전성와이어(30)와의 본딩이 양호하게 이루어지도록 하고, 랜드(13)에는 금(Au), 은(Ag), 니켈(Ni) 및 팔라디엄(Pd) 등이 더 도금되어 차후 도전성볼(50)과의 양호한 본딩이 이루어지도록 되어 있다.
또한, 여기서 상기 회로기판(10)은 수지층(11)을 중심으로 그 상,하면에 회로패턴이 형성된 일반적인 인쇄회로기판을 예로 하였으나, 이밖에도 써킷테이프(circuit tape), 써킷필름(circuit film) 등을 이용할 수도 있으며, 이는 당업자의 선택 사항에 불과하며, 여기서 한정하는 것은 아니다.
한편, 상기 반도체칩(2)의 상면 즉, 입출력패드(2a)의 외주연인 반도체칩(2)의 상면과 상기 회로기판(10)의 저면 즉, 캐비티(15) 외주연의 회로기판(10) 저면 사이에는 접착제 또는 양면 접착 테이프와 같은 접착수단(60)이 개재되어 상기 반도체칩(2)이 회로기판(10)의 캐비티(15) 저면에 접착된 상태를 하고 있다.
상기 반도체칩(2)의 입출력패드(2a)와 회로기판(10)의 본드핑거(12)는 골드와이어 또는 알루미늄와이어와 같은 도전성와이어(30)에 의해 전기적으로 접속되어 있다. 여기서, 상기 본드핑거(12)는 회로기판(10)의 상면인 캐비티(15) 외주연에 형성되어 있고, 반도체칩(2)의 입출력패드(2a)는 캐비티(15)의 저면에 위치됨으로써 상기 도전성와이어(30)는 캐비티(15)를 관통하여 위치되어 있다.
상기 회로기판(10)의 본드핑거(12) 외주연에는 필름 접착제 또는 양면 접착 테이프와 같은 다양한 접착성 물질로 댐(21)이 형성되어 있고, 상기 댐(21)상에는 반도체칩(2)이 외부의 빛을 수광하고 또한 외부 환경으로부터 보호되도록 투명체의 글래스(20)가 부착되어 있다. 상기 글래스(20)에 의해 캐비티(15)의 상면이 폐쇄됨으로써 상기 반도체칩(2)의 상면, 입출력패드(2a) 및 도전성와이어(30) 등은 외부의 영향을 받지 않게 된다. 물론, 상기 댐(21)의 높이는 반도체칩(2)의 입출력패드(2a)와 본드핑거(12)를 전기적으로 접속시켜주는 도전성 와이어의 루프높이보다 높게 형성되어 글래스(20)가 상기 도전성 와이어와 간섭하지 않토록 되어 있다.
상기 회로기판(10)의 저면에 형성된 다수의 랜드(13)에는 각각 솔더볼과 같은 도전성볼(50)이 융착되어 마더보드에 실장 가능하게 되어 있다. 물론, 상기 도전성볼(50)의 직경은 반도체칩(2)의 두께보다 더 크게 형성함으로써 마더보드에 상기 모든 도전성볼(50)이 용이하게 융착되도록 한다.
한편, 도2b에 도시된 반도체패키지(100,101)에서와 같이 상기 회로기판(10)은 저면에만 본드핑거(12) 및 랜드(13)를 포함하는 회로패턴이 형성될 수도 있다. 이때, 상기 반도체칩(2)과 상기 본드핑거(12)와의 전기적 접속수단은 도전성범프(40)이다. 또한, 상기 반도체칩(2)의 측면과 회로기판(10)의 저면 사이에는 봉지재(60) 바람직하기로는 액상봉지재(60)가 충진되어 상기 회로기판(10)의 캐비티(15) 내측으로 외부 오염물질이 침투하지 못하도록 되어 있다.
도3a 내지 도3e는 본 발명에 의한 반도체패키지(100)의 제조 방법을 도시한 순차 설명도이다.
먼저, 중앙에 일정크기로 캐비티(15)가 형성된 수지층(11)을 중심으로 상면에는 본드핑거(12)를 포함하는 회로패턴이 형성되고, 하면에는 랜드(13)를 포함하는 회로패턴이 형성되며, 상기 상,하면의 회로패턴은 도전성비아홀(14)로 상호 연결되어 이루어진 회로기판(10)을 제공한다.(도3a 참조)
여기서, 상기 회로기판(10)의 본드핑거(12) 및 랜드(13)를 제외한 상,하면 전체는 커버코트(18)로 코팅되어 있다.
한편, 상기 회로기판(10)은 수지층(11)의 하면에만 본드핑거(12) 및 랜드(13)를 포함하는 회로패턴이 형성된 것을 이용할 수도 있다.
상기 회로기판(10)의 저면 캐비티(15) 외주연에 접착수단(60)을 개재하여 반도체칩(2)을 접착한다. 즉, 반도체칩(2)의 입출력패드(2a)가 상기 회로기판(10)의 캐비티(15)에 위치할 수 있도록 반도체칩(2)의 입출력패드(2a) 외주연면을 캐비티(15) 외주연의 회로기판(10)면에 접착시킨다.(도3b 참조)
계속해서, 상기 반도체칩(2)의 입출력패드(2a)와 회로기판(10)의 본드핑거(12)를 골드와이어 또는 알루미늄와이어와 같은 도전성와이어(30)를 이용하여 전기적으로 접속한다.(도3c 참조)
여기서, 회로기판(10)의 저면에만 본드핑거(12) 및 랜드(13)를 포함한 회로패턴이 형성된 경우에는 상기 반도체칩(2)과 본드핑거(12)의 전기적 접속수단으로서 골드범프와 같은 도전성범프(40)를 이용함이 바람직하다.
또한, 상기와 같이 도전성범프(40)를 이용한 경우에는 상기 반도체칩(2)의 측면과 회로기판(10)의 저면 사이에 봉지재(60)를 충진하여 외부의 오염물 침투를 방지한다.
계속해서, 상기 회로기판(10)의 상면 캐비티(15) 외주연에 필름 접착제 또는 양면 접착 테이프 등으로 댐(21)을 형성하고, 상기 댐(21)상에는 투명체의 글래스(20)를 접착한다.(도3d 참조)
이때, 상기 댐(21)의 높이는 상기 도전성와이어(30)의 루프 높이보다 높게 함으로써 상기 글래스(20)가 상기 도전성와이어(30)와 접촉하지 않토록 주의한다.물론, 상기 반도체칩(2)과 회로기판(10)의 전기적 접속수단이 도전성범프(40)일 경우에는 이러한 고려는 필요치 않다.
마지막으로, 상기 회로기판(10) 저면의 랜드(13)에 솔더볼과 같은 도전성볼(50)을 융착함으로써 마더보드에 실장 가능한 형태가 되도록 한다.(도3e 참조)
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기 예만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면, 종래와 같이 회로기판에 반도체칩을 탑재할 수 있도록 계단형 턱을 형성하지 않아도 되기 때문에 전체적인 반도체패키지의 생산비가 절감된다. 또한, 회로기판에 일정 공간을 갖는 캐비티를 형성하고 그 상,하면에 글래스 및 반도체칩을 위치시킴으로써 전체적인 반도체패키지의 제조 공정이 단순해진다. 더불어, 상기 반도체칩의 저면 및 측면 등이 외부로 직접 노출되어 있음으로써 반도체칩으로부터의 열방출 성능이 향상된다.
Claims (14)
- 상면에 다수의 입출력패드가 형성된 반도체칩과;상기 반도체칩의 상면에 위치되어 있되, 중앙부가 관통되어 일정 크기의 캐비티가 형성된 수지층이 구비되고, 수지층에는 본드핑거 및 랜드를 포함하는 회로패턴이 형성된 회로기판과;상기 반도체칩의 입출력패드와 회로기판의 본드핑거를 전기적으로 접속하는 접속수단과;상기 회로기판의 캐비티를 폐쇄하도록 상기 회로기판의 상면에 댐이 개재되어 부착된 글래스와;상기 회로기판의 랜드에 융착된 다수의 도전성볼을 포함하여 이루어진 것을 특징으로 하는 반도체패키지.
- 제1항에 있어서, 상기 회로기판은 수지층을 중심으로 상면에 본드핑거를 포함하는 회로패턴이 형성되고, 하면에는 랜드를 포함하는 회로패턴이 형성되며, 상기 상,하면의 회로패턴은 도전성비아홀에 의해 상호 연결된 것을 특징으로 하는 반도체패키지.
- 제2항에 있어서, 상기 접속수단은 도전성와이어인 것을 특징으로 하는 반도체패키지.
- 제2항에 있어서, 상기 반도체칩의 상면과 회로기판의 저면 사이에는 접착수단이 개재된 것을 특징으로 하는 반도체패키지.
- 제1항에 있어서, 상기 회로기판은 수지층의 하면에 본드핑거 및 랜드를 포함하는 회로패턴이 형성된 것을 특징으로 하는 반도체패키지.
- 제5항에 있어서, 상기 접속수단은 도전성범프인 것을 특징으로 하는 반도체패키지.
- 제5항 또는 제6항중 어느 한 항에 있어서, 상기 반도체칩의 측면과 회로기판의 저면 사이에는 봉지재가 충진된 것을 특징으로 하는 반도체패키지.
- 중앙에 관통되어 캐비티가 구비된 수지층과, 상기 수지층에 본드핑거 및 랜드를 포함하여 형성된 회로패턴으로 이루어진 회로기판을 제공하는 단계와;상기 회로기판의 캐비티 저면에 반도체칩을 위치시키되, 상기 반도체칩의 입출력패드가 상기 회로기판의 캐비티 또는 본드핑거를 향하도록 위치시키는 단계와;상기 반도체칩의 입출력패드와 회로기판의 본드핑거를 전기적으로 접속시키는 단계와;상기 회로기판의 상면에 캐비티를 폐쇄할 수 있도록 댐을 개재하여 글래스를부착하는 단계와;상기 회로기판의 각 랜드에 도전성볼을 융착하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체패키지의 제조 방법.
- 제8항에 있어서, 상기 회로기판 제공 단계는 수지층을 중심으로 상면에 본드핑거를 포함하는 회로패턴이 형성되고, 하면에는 랜드를 포함하는 회로패턴이 형성되며, 상기 상,하면의 회로패턴은 도전성비아홀로 상호 연결되어 이루어진 회로기판을 제공하는 것을 특징으로 하는 반도체패키지의 제조 방법.
- 제9항에 있어서, 상기 전기적 접속단계는 도전성와이어로 실시함을 특징으로 하는 반도체패키지의 제조 방법.
- 제9항에 있어서, 상기 반도체칩의 상면과 회로기판의 저면 사이에는 접착수단을 개재하여 상호 접착함을 특징으로 하는 반도체패키지의 제조 방법.
- 제8항에 있어서, 상기 회로기판 제공 단계는 수지층의 하면에 본드핑거 및 랜드를 포함하는 회로패턴이 형성되어 이루어진 회로기판을 제공함을 특징으로 하는 반도체패키지의 제조 방법.
- 제12항에 있어서, 상기 전기적 접속 단계는 도전성 범프로 실시함을 특징으로 하는 반도체패키지의 제조 방법.
- 제12항에 있어서, 상기 반도체칩의 측면과 회로기판의 저면 사이에는 봉지재를 충진함을 특징으로 하는 반도체패키지의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0056408A KR100377473B1 (ko) | 1999-12-10 | 1999-12-10 | 반도체패키지 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0056408A KR100377473B1 (ko) | 1999-12-10 | 1999-12-10 | 반도체패키지 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010055254A KR20010055254A (ko) | 2001-07-04 |
| KR100377473B1 true KR100377473B1 (ko) | 2003-03-26 |
Family
ID=19624762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0056408A KR100377473B1 (ko) | 1999-12-10 | 1999-12-10 | 반도체패키지 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100377473B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100439399B1 (ko) * | 2001-07-19 | 2004-07-09 | 삼성전기주식회사 | 광픽업장치를 위한 포토다이오드 패키지 및 그 제조방법 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58178529A (ja) * | 1982-04-13 | 1983-10-19 | Mitsubishi Electric Corp | 混成集積回路装置 |
| JPH02278872A (ja) * | 1989-04-20 | 1990-11-15 | Ibiden Co Ltd | 画像センサー |
| KR960026906A (ko) * | 1994-12-31 | 1996-07-22 | 문정환 | 반도체 고체촬상소자 패키지 및 그 제조방법 |
| KR970072373A (ko) * | 1996-04-26 | 1997-11-07 | 쯔지 하루오 | 테이프 캐리어 패키지 및 액정 표시 장치 |
| JPH1098070A (ja) * | 1996-09-20 | 1998-04-14 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH11204565A (ja) * | 1998-01-16 | 1999-07-30 | Toshiba Corp | 半導体装置 |
| JPH11354769A (ja) * | 1998-04-10 | 1999-12-24 | Matsushita Electric Ind Co Ltd | 固体撮像装置及びその製造方法 |
-
1999
- 1999-12-10 KR KR10-1999-0056408A patent/KR100377473B1/ko active IP Right Grant
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58178529A (ja) * | 1982-04-13 | 1983-10-19 | Mitsubishi Electric Corp | 混成集積回路装置 |
| JPH02278872A (ja) * | 1989-04-20 | 1990-11-15 | Ibiden Co Ltd | 画像センサー |
| KR960026906A (ko) * | 1994-12-31 | 1996-07-22 | 문정환 | 반도체 고체촬상소자 패키지 및 그 제조방법 |
| KR970072373A (ko) * | 1996-04-26 | 1997-11-07 | 쯔지 하루오 | 테이프 캐리어 패키지 및 액정 표시 장치 |
| JPH1098070A (ja) * | 1996-09-20 | 1998-04-14 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH11204565A (ja) * | 1998-01-16 | 1999-07-30 | Toshiba Corp | 半導体装置 |
| JPH11354769A (ja) * | 1998-04-10 | 1999-12-24 | Matsushita Electric Ind Co Ltd | 固体撮像装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010055254A (ko) | 2001-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7282693B2 (en) | Camera module for compact electronic equipments | |
| KR100559664B1 (ko) | 반도체패키지 | |
| JP2001185657A (ja) | 半導体パッケージ及びその製造方法 | |
| KR20010064907A (ko) | 와이어본딩 방법 및 이를 이용한 반도체패키지 | |
| KR20000070837A (ko) | 수지봉입형 반도체장치 및 그 제조방법 | |
| TWI284402B (en) | Build-up package and method of an optoelectronic chip | |
| US10847478B2 (en) | Method of forming an electronic device structure having an electronic component with an on-edge orientation and related structures | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| US7781854B2 (en) | Image sensor chip package structure and method thereof | |
| US7372167B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| WO2018121288A1 (zh) | 双影像传感器封装模组及其形成方法 | |
| KR100377471B1 (ko) | 반도체패키지 및 그 제조방법 | |
| US7847414B2 (en) | Chip package structure | |
| KR100377472B1 (ko) | 반도체패키지 및 그 제조방법 | |
| KR100377473B1 (ko) | 반도체패키지 및 그 제조방법 | |
| CN206558504U (zh) | 图像传感器模组 | |
| US20060211173A1 (en) | Package of image sensor device and formation thereof | |
| KR100388290B1 (ko) | 반도체패키지 및 그 제조방법 | |
| KR20030069321A (ko) | 플립칩 범핑을 이용한 반도체 촬상소자 패키지 및 그제조방법 | |
| KR100370116B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100449034B1 (ko) | 반도체패키지 및 그 제조방법 | |
| KR100381841B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| CN217405439U (zh) | 芯片封装结构 | |
| KR20010058581A (ko) | 반도체패키지 및 그 제조방법 | |
| KR100377470B1 (ko) | 반도체패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130307 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140311 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150306 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160311 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170306 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20180309 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20190307 Year of fee payment: 17 |