KR20000070837A - 수지봉입형 반도체장치 및 그 제조방법 - Google Patents

수지봉입형 반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR20000070837A
KR20000070837A KR1019997007100A KR19997007100A KR20000070837A KR 20000070837 A KR20000070837 A KR 20000070837A KR 1019997007100 A KR1019997007100 A KR 1019997007100A KR 19997007100 A KR19997007100 A KR 19997007100A KR 20000070837 A KR20000070837 A KR 20000070837A
Authority
KR
South Korea
Prior art keywords
resin
semiconductor chip
inner lead
lead
semiconductor device
Prior art date
Application number
KR1019997007100A
Other languages
English (en)
Other versions
KR100500919B1 (ko
Inventor
오이다세이시
야마구치유키오
스에마츠노부히로
Original Assignee
모리 가즈히로
마츠시다 덴시 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리 가즈히로, 마츠시다 덴시 고교 가부시키가이샤 filed Critical 모리 가즈히로
Publication of KR20000070837A publication Critical patent/KR20000070837A/ko
Application granted granted Critical
Publication of KR100500919B1 publication Critical patent/KR100500919B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

리드 프레임의 다이패드(13) 상에 반도체 칩(15)이 접합되고, 내부리드(12)와 반도체 칩(15)의 전극패드는 금속세선(16)에 의해 전기적으로 접속되어 있다. 다이패드(13), 반도체 칩(15) 및 내부리드는 봉입수지(17)에 의해 봉입되어 있지만, 내부리드(12)의 이면측에는 봉입수지(17)는 존재하지 않고, 내부리드(12)의 이면측은 봉입수지(17)의 이면보다도 하방으로 돌출되어 있고, 외부전극(18)으로 되어 있다. 외부전극(18)이 돌출되어 있으므로 외부전극(18)과 실장기판의 전극의 접합에서 외부전극(18)의 스탠드오프 높이가 미리 확보된다. 따라서 외부전극(18)을 그대로 외부단자로서 이용할 수 있고, 외부전극(18)에 땜납 등으로 된 볼전극을 부설할 필요가 없어지고, 재조공정, 제조가격면에서 유리하게 된다.

Description

수지봉입형 반도체장치 및 그 제조방법{RESIN SEALED SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
최근 전자기기의 소형화에 대응하기 위해 전자기기에 탑재되는 반도체부품을 고밀도로 실장하는 것이 요구되고, 그에 따라 반도체부품의 소형, 슬림형화가 진행되고 있다.
이하 종래의 수지봉입형 반도체장치에 대하여 설명하기로 한다.
도 23의 (a)는 종래의 수지봉입형 반도체장치의 평면도이며, 도 23의 (b)는 종래의 수지봉입형 반도체장치의 단면도이다.
도 23의 (a), (b)에 도시된 바와 같이 종래의 수지봉입형 반도체장치는 이면측에 외부전극을 갖는 타입의 수지봉입형 반도체장치이다.
종래의 수지봉입형 반도체장치는 내부리드(201)와, 다이패드(202)와, 그 다이패드(202)를 지지하는 현수식 리드(203)로 된 리드 프레임을 구비하고 있다. 그리고 다이패드(202) 상에 반도체 칩(204)이 접착제로 접합되어 있고, 반도체 칩(204)의 전극패드(도시생략)와 내부리드(201)는 금속세선(205)에 의해 전기적으로 접속되어 있다. 그리고 다이패드(202), 반도체 칩(204), 내부리드(201), 현수식 리드(203) 및 금속세선(205)은 봉입수지(6)로 봉입되어 있다. 이 구조에서는 내부리드(201)의 이면측에는 봉입수지(206)는 존재하지 않고, 내부리드(201)의 이면측은 노출되어 있고, 이 노출면을 포함하는 내부리드(201)의 하부가 외부전극(207)으로 되어 있다.
이와 같은 수지봉입형 반도체장치에 있어서는 봉입수지(206)의 이면과 내부리드(201)의 이면은 공통면 상에 있다. 또 다이패드(202)는 내부리드(201)에 대하여 상방에 위치하고 있다. 즉 현수식 리드(203)에 디프레스부(208)를 설치함으로써 다이패드(202)를 내부리드(201)에 대하여 업 세트하고 있다. 이런 이유로 봉입수지 (206)로 봉입한 경우에는 봉입수지(206)는 다이패드(202)의 이면측에도 얇게 형성되어 있다. 또 도 23의 (a)는 봉입수지(206)를 투명체로서 취급하여 반도체장치의 내부를 투과하여 나타내고 있으나, 도면 중 반도체 칩(204)은 점선으로 나타내고 금속세선(205)은 도시를 생략하고 있다.
또 종래에는 프린트기판 등의 실장기판에 수지봉입형 반도체장치를 실장하는 경우에 외부전극과 실장기판의 전극의 접합에서 필요한 봉입수지(206)의 이면으로부터의 스탠드오프 높이를 확보하기 위해, 도 24에 도시된 바와 같이 외부전극 (207)에 대하여 땜납으로 된 볼전극(209)을 설치하고, 볼전극(209)에 의해 스탠드오프 높이를 확보하여 실장기판 상에 실장하고 있었다.
다음으로 종래의 수지봉입형 반도체장치의 제조방법에 대하여 도면을 참조하여 설명하기로 한다. 도 25∼도 27은 종래의 수지봉입형 반도체장치의 제조공정을 도시한 단면도이다.
우선 도 25에 도시된 바와 같이 내부리드(201), 다이패드(202)를 갖는 리드 프레임(210)을 준비한다. 또 도면 중 다이패드(202)는 현수식 리드에 의해 지지되어 있는 것이지만 현수식 리드의 도시는 생략하고 있다. 또 현수식 리드에는 디프레스부가 형성되고, 다이패드(202)는 내부리드(201)의 면보다도 상방에 업 세트되어 있다. 또 이 리드 프레임(210)에는 수지봉입시 봉입수지의 유출을 막는 지지봉이 설치되어 있지 않다.
다음으로 도 26에 도시된 바와 같이 준비한 리드 프레임의 다이패드(202) 상에 반도체 칩(204)을 접착제로 접합한다. 이 공정은 이른바 다이본드공정이다.
그리고 도 27에 도시된 바와 같이 다이패드(202) 상에 접합된 반도체 칩(204)과 내부리드(201)를 금속세선(205)으로 전기적으로 접속한다. 이 공정은 이른바 와이어본드공정이다. 금속세선(205)에는 알루미늄 세선, 금(Au)선 등이 적절히 이용된다.
다음으로 도 28에 도시된 바와 같이 다이패드(202), 반도체 칩(204), 내부리드(201), 현수식 리드 및 금속세선(205)을 봉입수지(206)로 봉입한다. 이 경우, 반도체 칩(204)이 접합된 리드 프레임이 봉입금형 내에 수납되어 트랜스퍼 성형(transfer mold)되지만 특히 내부리드(201)의 이면이 봉입금형의 상부금형 또는 하부금형에 접촉된 상태로 수지봉입이 행해진다.
마지막으로, 수지봉입후에 봉입수지(206)로부터 바깥쪽으로 돌출되어 있는 내부리드(201)의 선단부(211)를 절단한다. 이 절단공정에 의해 도 29에 도시된 바와 같이 절단후의 내부리드(201)의 선단면과 봉입수지(6)의 측면이 거의 같은 면 상에 있게 되어 내부리드(201)의 하부가 외부전극(207)이 된다.
그리고 종래의 수지봉입형 반도체장치의 제조공정에서는 수지봉입공정에서 봉입수지(206)가 내부리드(201)의 이면측으로 들어가 수지버(resin burr)(수지의 돌출부분)를 형성하는 경우가 있기 때문에, 통상은 수지봉입공정후 내부리드(201)의 절단공정전에 수지버를 불어 날리기 위한 워터젯공정을 도입하고 있다.
또 필요에 따라 외부전극(207)의 하면 상에 땜납으로 된 볼전극을 형성하고, 도 24에 도시된 바와 같은 수지봉입형 반도체장치로 한다. 또 땜납볼 대신에 땜납도금층을 형성하는 경우도 있었다.
- 해결과제 -
그러나 종래의 수지봉입형 반도체장치에서는 반도체장치의 이면에서 외부전극 (207)의 하면과 봉입수지(206)의 면이 거의 같은 면 상에 있으므로, 봉입수지 (206)로부터의 스탠드오프 높이가 얻어지지 않는다. 이런 이유로 땜납 등으로 된 볼전극(209)을 설치하고, 실장기판 상에 실장해야 하므로 효율적인 실장을 행할 수 없다는 문제점이 있었다.
또 종래의 수지봉입형 반도체장치의 제조방법의 수지봉입공정에서는 반도체 칩이 접합된 리드 프레임을 봉입금형 내에 수납하고, 하부금형의 면에 내부리드를 눌러 밀착시켜 수지봉입하고 있지만, 그래도 봉입수지가 내부리드의 이면측으로 들어가 외부전극의 표면에 수지버(수지가 돌출된 만큼)가 발생한다는 문제점이 있었다.
도 30은 도 23의 (a)의 원 내에 나타낸 반도체장치의 이면에서의 외부전극 (207) 및 그 주위의 부분을 확대한 부분평면도이다. 도 30에 도시된 바와 같이 종래의 수지봉입공정에서는 외부전극(207)의 하면상에 수지버(206a)가 발생되는 일이 있다. 즉 수지봉입공정에서 봉입수지(206)가 외부전극(207)의 하면측으로 들어가 수지버(206a)가 되고, 외부전극(207)의 일부가 봉입수지(206) 내에 매몰된 상태로 되어 있다.
따라서 종래에는 외부전극(207) 상의 수지버(206a)를 불어 날리기 위해 워터젯 공정을 도입하고 있었지만, 이와 같은 워터젯공정에는 많은 수고를 필요로 하고, 수지봉입형 반도체장치의 양산공정에서의 공정삭감 등의 공정의 간략화에 대한 요청에 반한다. 즉 수지버의 발생은 이와 같은 공정의 간략화에 커다란 저해요인이 되고 있었다.
또 현재 범용으로 되어 수지봉입형 반도체장치에 이용되는 리드 프레임에는 통상 동(Cu)소재 또는 42합금재를 이용하고, 거기에 니켈(Ni)의 베이스를 도금한 후, 팔라듐(Pd)도금 및 금(Au)도금이 실시되고 있다. 그런데 상기 종래의 공정에서는 수지버를 제거하기 위해 도입된 워터젯공정에서 고압의 워터젯으로 수지버를 불어 날리면, 그 워터젯에 의해 수지버 뿐만아니라 부드러운 금속도금도 벗겨지는 문제가 있고, 또 불순물이 부착된다는 품질상의 커다란 문제가 발생될 우려도 있었다.
이 문제를 회피하고자 하면 리드 프레임으로의 도금공정을 워터젯공정후에 행하는 등의 대책을 필요로 하고, 수지봉입공정전에 리드 프레임 상태에서 도금처리를 행하는 등의 금속층의 프리도금처리(사전도금처리)를 행할 수 없다. 그 결과, 도금공정이 비효율적이 되고, 제조공정의 간략화를 더욱 저해하는 요인이 된다. 또 수지봉입형 반도체장치의 신뢰성 면에서도 바람직하지 않다.
본 발명의 목적은 수지봉입공정에서 리드 프레임의 이면으로의 수지버가 발생되는 것을 억제하거나 혹은 외부전극의 봉입수지로부터의 스탠드오프 높이를 확보하여 제조공정을 간략화하기 위한 요청에 대응할 수 있는 수지봉입형 반도체장치 및 그 제조방법을 제공하는 것이다.
본 발명은 반도체 칩 및 리드 프레임을 봉입수지로 봉입한 수지봉입형 반도체장치 및 그 제조방법에 관한 것으로, 특히 리드 프레임의 일부 이면을 봉입수지로부터 노출시키도록 한 것에 관한 것이다.
도 1의 (a), (b)는 본 발명의 제 1 실시예에 관한 수지봉입형 반도체장치의 봉입수지를 투과하여 도시한 평면도 및 단면도이다.
도 2는 제 1 실시예의 수지봉입형 반도체장치의 제조공정에서의 리드 프레임을 준비하는 공정을 도시한 단면도이다.
도 3은 제 1 실시예의 수지봉입형 반도체장치의 제조공정에서의 다이패드 상에 반도체 칩을 접합하는 공정을 도시한 단면도이다.
도 4는 제 1 실시예의 수지봉입형 반도체장치의 제조공정에서의 금속세선을 형성하는 공정을 도시한 단면도이다.
도 5는 제 1 실시예의 수지봉입형 반도체장치의 제조공정에서의 봉입테이프를 리드 프레임 아래에 부설하는 공정을 도시한 단면도이다.
도 6은 제 1 실시예의 수지봉입형 반도체장치의 제조공정에서의 수지봉입공정을 도시한 단면도이다.
도 7은 제 1 실시예의 수지봉입형 반도체장치의 제조공정에서의 내부리드의 선단커트공정 종료후의 수지봉입형 반도체장치의 단면도이다.
도 8은 제 1 실시예의 수지봉입형 반도체장치의 제조공정에 의해 형성된 수지봉입형 반도체장치의 부분이면도이다.
도 9는 본 발명의 제 2 실시예에 관한 기판접합타입의 수지봉입형 반도체장치의 단면도이다.
도 10의 (a), (b)는 제 2 실시예의 수지봉입형 반도체장치의 제조공정에서의 금속세선에 의한 접합, 범프에 의한 접합을 이용한 반도체 칩의 기판으로의 실장공정을 각각 도시한 단면도이다.
도 11은 제 2 실시예의 수지봉입형 반도체장치의 제조공정에서의 수지봉입공정을 도시한 단면도이다.
도 12는 제 2 실시예의 수지봉입형 반도체장치의 제조공정에서의 봉입테이프를 제거한 후의 수지봉입체의 단면도이다.
도 13은 본 발명의 제 3 실시예에 관한 방열판을 구비한 수지봉입형 반도체장치의 단면도이다.
도 14는 제 3 실시예의 수지봉입형 반도체장치의 제조공정에서의 리드 프레임을 준비하는 공정을 도시한 단면도이다.
도 15는 제 3 실시예의 수지봉입형 반도체장치의 제조공정에서의 방열판 상에 반도체 칩을 접합하고, 금속세선을 형성하는 공정을 도시한 단면도이다.
도 16은 제 3 실시예의 수지봉입형 반도체장치의 제조공정에서의 봉입테이프를 방열판 및 리드 프레임 아래에 부설하는 공정을 도시한 단면도이다.
도 17은 제 3 실시예의 수지봉입형 반도체장치의 제조공정에서의 수지봉입공정을 도시한 단면도이다.
도 18은 제 3 실시예의 수지봉입형 반도체장치의 제조공정에서의 봉입테이프를 제거한 후의 수지봉입형 반도체장치의 단면도이다.
도 19는 본 발명의 제 4 실시예에 관한 CCD 패키지로서의 수지봉입형 반도체장치의 단면도이다.
도 20은 제 4 실시예의 수지봉입형 반도체장치의 제조공정에서의 수지봉입공정을 도시한 단면도이다.
도 21은 제 4 실시예의 수지봉입형 반도체장치의 제조공정에서의 수지봉입후의 봉입테이프를 제거하는 공정을 도시한 단면도이다.
도 22는 제 4 실시예의 수지봉입형 반도체장치의 제조공정에서의 금속세선의 형성과 봉입유리로 봉입하는 공정을 도시한 단면도이다.
도 23의 (a), (b)는 이면측에 외부전극을 갖는 타입의 종래의 수지봉입형 반도체장치의 평면도 및 단면도이다.
도 24는 외부전극에 볼전극을 설치하여 스탠드오프 높이를 확보한 종래의 수지봉입형 반도체장치의 단면도이다.
도 25는 종래의 수지봉입형 반도체장치의 제조공정에서의 리드 프레임을 준비하는 공정을 도시한 단면도이다.
도 26은 종래의 수지봉입형 반도체장치의 제조공정에서의 다이패드 상에 반도체 칩을 접합하는 공정을 도시한 단면도이다.
도 27은 종래의 수지봉입형 반도체장치의 제조공정에서의 금속세선을 형성하는 공정을 도시한 단면도이다.
도 28은 종래의 수지봉입형 반도체장치의 제조공정에서의 수지봉입공정을 도시한 단면도이다.
도 29는 종래의 수지봉입형 반도체장치의 제조공정에서의 수지봉입 종료후의 수지봉입형 반도체장치의 단면도이다.
도 30은 종래의 수지봉입형 반도체장치의 제조공정에 의해 형성된 수지봉입형 반도체장치의 이면도이다.
상기 목적을 달성하기 위해 본 발명에서는 수지봉입시에 수지가 들어가는 것을 방지하기 위한 봉입테이프를 이용함으로써 형성되는 수지봉입형 반도체장치와, 봉입테이프를 이용한 수지봉입형 반도체장치의 제조방법을 개시(開示)하고 있다.
본 발명의 수지봉입형 반도체장치는 전극패드를 갖는 반도체 칩과, 내부리드와, 상기 반도체 칩의 전극패드와 상기 내부리드를 전기적으로 접속하는 접속부재와, 상기 반도체 칩, 내부리드 및 접속부재를 봉입하는 봉입수지를 구비하고, 상기 내부리드의 이면의 적어도 일부를 포함하는 하부가 외부전극으로 되고 있고, 상기 외부전극이 상기 봉입수지의 이면보다도 하방에 돌출되어 있다.
이로 인하여 내부리드의 외부전극이 봉입수지로부터 돌출된 구조로 되어 있으므로 외부전극의 스탠드오프 높이를 확보할 수 있다. 즉 외부전극에 볼전극을 부설하지 않아도 그대로 외부단자로서 직접 실장기판 상의 배선 등에 접속할 수 있는 구조가 되어 상기 제 1의 목적을 달성할 수 있다.
상기 수지봉입형 반도체장치에 있어서, 상기 반도체 칩을 지지하는 다이패드와, 상기 다이패드를 지지하는 현수식 리드를 추가로 설치하고, 상기 현수식 리드에 상기 다이패드를 상기 내부리드보다 상방에 위치시키기 위한 디프레스부를 설치할 수 있다.
이로 인하여 다이패드의 하방에 봉입수지가 존재하게 되므로 다이패드 및 반도체 칩에 대한 봉입수지의 유지력이 향상된다. 더구나 다이패드는 현수식 리드의 디프레스량만큼 약간 업 세트되어 있는 데에 지나지 않으므로, 수지봉입형 반도체장치 전체의 두께가 커지는 일 없이 슬림형 수지봉입형 반도체장치의 구조를 유지할 수 있다.
상기 수지봉입형 반도체장치에 있어서, 상기 외부전극의 상기 봉입수지의 이면으로부터의 돌출량은 약 10∼40㎛인 것이 바람직하다.
이로 인하여 내부리드에 대한 봉입수지의 유지력을 그만큼 약화시키는 일도 없고, 또 외부전극을 외부단자로서 기능시킬 수도 있다.
본 발명의 기본적인 수지봉입형 반도체장치의 제조방법은 봉입금형과 반도체 칩 및 주변부재를 준비하는 제 1 공정과, 상기 주변부재와 봉입금형 사이에 상기 주변부재의 표면의 일부에 밀착하는 봉입테이프를 장착하는 제 2 공정과, 상기 봉입테이프를 장착한 상태에서 상기 반도체 칩 및 상기 주변부재의 적어도 상기 표면의 일부를 제거하는 부분을 봉입수지 내에 봉입하는 제 3 공정과, 상기 제 3 공정후에 상기 봉입테이프를 제거하는 제 4 공정을 구비하고, 상기 제 4 공정 종료후에는 상기 주변부재의 적어도 상기 표면의 일부가 상기 봉입수지로부터 노출되어 있다.
이 방법에 의해 주변부재 중 봉입수지로부터 확실하게 노출시키고 싶은 부분이 있는 경우에 제 2 공정에서 주변부재의 그 부분에 봉입테이프를 밀착시켜 둠으로써 그 부분이 확실하게 봉입수지로부터 노출된 구조가 실현된다. 그리고 주변부재의 그 부분에 수지버가 형성되는 일도 없으므로 종래 필요로 하던 워터젯 등의 공정을 필요로 하지 않으므로 제조공정의 간략화를 도모할 수 있고, 상기 제 1의 목적을 달성할 수 있다.
상기 기본적인 수지봉입형 반도체장치의 제조방법에 있어서, 상기 제 1 공정에 상기 주변부재로서 내부리드와 반도체 칩을 지지하는 영역을 갖는 리드 프레임을 준비하는 제 1 부공정과, 상기 반도체 칩을 상기 리드 프레임의 반도체 칩을 지지하는 영역에 접합하는 제 2 부공정과, 상기 반도체 칩과 상기 내부리드를 전기적으로 접합하는 제 3 부공정을 설치하고, 상기 제 2 공정에서는 상기 내부리드의 이면에 상기 봉입테이프를 밀착시킬 수 있다.
이 방법에 의해 리드 프레임에 접속된 반도체 칩을 봉입수지 내에 설치하여 되는 수지봉입형 반도체장치가 얻어진다. 그리고 내부리드의 이면이 봉입수지로부터 확실하게 노출된 구조가 되는 것과 아울러, 내부리드의 봉입테이프에 대한 압력을 조정함으로써 내부리드가 봉입수지의 이면으로부터 돌출되어 있는 양, 즉 내부리드의 스탠드오프 높이를 조정할 수 있으므로 상기 제 1의 수지봉입형 반도체장치와 같은 이점을 갖는 수지봉입형 반도체장치를 용이하게 형성할 수 있다.
상기 리드 프레임을 구비한 수지봉입형 반도체장치의 제조방법에 있어서, 상기 제 1 공정중의 제 1 부공정에서는 상기 반도체 칩을 지지하는 영역으로서의 다이패드와, 상기 다이패드를 지지하는 현수식 리드를 형성하는 것과 아울러, 상기 현수식 리드에 상기 다이패드를 상기 내부리드보다도 상방에 위치시키기 위한 디프레스부를 형성하고, 상기 제 1 공정중의 제 2 부공정에서는 상기 반도체 칩을 상기 다이패드 상에 접합하고, 상기 제 1 공정중의 제 3 부공정에서는 상기 다이패드 상에 접합한 반도체 칩과 상기 내부리드를 금속세선에 의해 전기적으로 접합하고, 상기 제 2 공정에서는 상기 봉입테이프를 상기 리드 프레임중 내부리드의 이면에만 밀착시킬 수 있다.
이 방법에 의해 수지봉입형 반도체장치의 전체 두께를 그만큼 두껍게 하지 않고 다이패드의 이면측에 봉입수지를 존재시킬 수 있으므로 다이패드에 대한 봉입수지의 유지력이 좋아지고, 더구나 슬림형 수지봉입형 반도체장치를 용이하게 형성할 수 있다.
상기 리드 프레임을 구비한 수지봉입형 반도체장치의 제조방법에 있어서, 상기 제 4 공정의 종료후에 상기 내부리드의 선단면과 상기 봉입수지의 측면이 거의 같은 면이 되도록 상기 내부리드중 봉입수지의 측방에 돌출되는 부분을 잘라내는 공정을 추가로 구비할 수 있다.
이 방법에 의해 측방의 내부리드의 돌출부분이 없어지므로 면적면에서도 소형의 수지봉입형이 형성되게 된다.
상기 리드 프레임을 구비한 수지봉입형 반도체장치의 제조방법에 있어서, 상기 제 1 공정중의 제 1 부공정에서는 니켈(Ni)층, 팔라듐(Pd)층, 금(Au)층의 각 금속도금이 실시되어 있는 리드 프레임을 준비하는 것이 바람직하다.
이 방법에 의해 사전도금에 의한 품질이 우수한 도금층을 형성하면서 봉입테이프의 사용에 의해 수지봉입후의 워터젯 등의 수지버를 제거하기 위한 공정을 필요로 하지 않으므로 수지버를 제거할 필요가 있는 경우에 발생되는 도금층의 박리를 피할 수 있다.
상기 리드 프레임을 구비한 수지봉입형 반도체장치의 제조방법에 있어서, 상기 제 2 공정에서는 수지봉입후에 상기 내부리드의 하면이 상기 봉입수지의 이면으로부터 소정값만큼 하방으로 돌출되도록 상기 소정값에 따른 두께의 봉입테이프를 장착할 수 있다.
이 방법에 의해 내부리드의 돌출량을 봉입테이프의 두께에 의해 용이하게 조정할 수 있으므로 내부리드에 대한 봉입수지의 유지력과, 내부리드의 하부를 외부단자로서 기능시키기 위한 스탠드오프 높이를 모두 적정한 값으로 할 수 있다.
상기 기본적인 수지봉입형 반도체장치의 제조방법에 있어서, 상기 제 1 공정에 상기 주변부재로서 상면에 배선이 설치되고, 이면에는 상기 배선에 접속되는 외부전극이 설치된 기판을 준비하는 제 1 부공정과, 상기 기판의 상면에 반도체 칩을 접합하는 제 2 부공정과, 상기 반도체 칩과 상기 기판의 상면의 배선을 접속부재를 통하여 전기적으로 접속하는 제 3 부공정을 설치하고, 상기 제 2 공정에서는 상기 봉입테이프를 적어도 상기 외부전극에 밀착시킬 수 있다.
이 방법에 의해 외부전극이 확실하게 봉입수지로부터 노출된 구조의 기판접합타입의 수지봉입형 반도체장치가 형성된다.
상기 기본적인 수지봉입형 반도체장치의 제조방법에 있어서, 상기 제 1 공정에 상기 주변부재로서 적어도 방열판을 준비하는 제 1 부공정과, 상기 방열판 상에 반도체 칩을 탑재하는 제 2 부공정을 설치하고, 상기 제 2 공정에서는 상기 방열판의 이면에 상기 봉입테이프를 밀착시킬 수 있다.
이 방법에 의해 방열판의 이면으로의 봉입수지가 들어가는 일이 없는 방열특성이 양호한 방열판을 구비한 수지봉입형 반도체장치가 형성된다.
상기 방열판을 구비한 수지봉입형 반도체장치의 제조방법에 있어서, 상기 제 1 공정의 제 1 부공정에서는 상기 주변부재로서 리드와 베드를 갖는 리드 프레임을 준비하고, 상기 제 1 공정의 제 2 부공정에서는 상기 반도체 칩을 상기 베드 상에 접합한 후 상기 베드를 상기 방열판 상에 탑재함으로써 반도체 칩을 방열판 상에 탑재할 수 있다.
이 방법에 의해 리드 프레임을 이용하여 방열판을 구비한 수지봉입형 반도체장치를 용이하게 형성할 수 있다.
상기 기본적인 수지봉입형 반도체장치의 제조방법에 있어서, 상기 제 1 공정에서는 상기 주변부재로서 내부리드와 외부리드를 갖는 리드체를 준비하고, 상기 제 2 공정에서는 상기 내부리드와 봉입금형 사이에 상기 내부리드의 표면의 일부에 밀착하는 봉입테이프를 장착하고, 상기 제 3 공정에서는 상기 봉입테이프를 장착한 상태에서 상기 내부리드의 적어도 상기 표면의 일부를 제외하는 부분을 봉입수지내에 봉입하여, 개구부와 상기 개구부 내에 있는 오목부를 갖는 수지 패키지체를 형성하고, 상기 제 4 공정후에 전극패드를 갖는 반도체 칩을 상기 수지 패키지체의 홈부에 탑재하는 공정과, 상기 반도체 칩의 전극패드와 상기 내부리드를 접속부재를 통하여 전기적으로 접속하는 공정과, 상기 개구부를 봉입부재로 봉입하는 공정을 추가로 구비하고, 상기 제 4 공정의 종료후에는 적어도 상기 내부리드의 상기 표면의 일부를 상기 봉입수지로부터 노출시킬 수 있다.
이 방법에 의해 상방을 공간으로 해 둘 필요가 있는 고체촬상소자 등을 내장한 수지봉입형 반도체장치가 용이하게 형성된다. 이 때 내부리드의 반도체 칩과의 접속부를 확실하게 봉입수지로부터 노출시켜 둘 수 있다.
( 제 1 실시예 )
도 1의 (a)는 제 1 실시예에 관한 수지봉입형 반도체장치의 평면도이며, 도 1의 (b)는 도 1의 (a)에 도시된 1b-1b선에서의 단면도이다. 단 도 1의 (a)에서는 봉입수지(17)를 투명체로서 취급하고, 반도체 칩(15)은 점선으로 나타내는 윤곽을 갖는 것으로 하고 있고, 금속세선(16)은 도시생략되어 있다.
도 1의 (a) 및 (b)에 도시된 바와 같이 본 실시예의 수지봉입형 반도체장치는 내부리드(12)와, 반도체 칩을 지지하기 위한 다이패드(13)와, 그 다이패드(13)를 지지하기 위한 현수식 리드(14)로 된 리드 프레임을 구비하고 있다. 그리고 다이패드(13) 상에 반도체 칩(15)이 접착제로 접합되어 있고, 반도체 칩(15)의 전극패드(도시생략)와 내부리드(12)는 금속세선(16)에 의해 서로 전기적으로 접속되어 있다. 그리고 내부리드(12), 다이패드(13), 현수식 리드(14), 반도체 칩(15) 및 금속세선 (16)은 봉입수지(17) 내에 봉입되어 있다. 또 다이패드(13)는 내부리드(12)에 대하여 상방에 위치하도록 현수식 리드(14)의 디프레스부(19)에 의해 업 세트되어 있다. 이런 이유로 봉입수지(17)에 의해 봉입된 상태에서는 봉입수지(17)가 다이패드 (13)의 이면측에도 얇게 존재하고 있다.
여기에서 본 실시예에 관한 수지봉입형 반도체장치의 특징부분에 대하여 설명하기로 한다. 내부리드(12)의 하면측에는 봉입수지(17)가 존재하지 않고, 내부리드(12)의 하면이 노출되어 있으며, 이 내부리드(12)의 하면이 실장기판과의 접속면이 된다. 즉 내부리드(12)의 하부가 외부전극(18)으로 되어 있다. 또 이 외부전극(18)에는 본래적으로 수지봉입공정에서의 수지의 돌출부분인 수지버가 존재하지 않고, 또 이 외부전극(18)은 봉입수지(17)의 이면보다 하방으로 조금 돌출되어 있다. 이와 같은 수지버가 존재하지 않고 또 하방으로 돌출된 외부전극(18)의 구조는 후술하는 제조방법에 의해 용이하게 실현할 수 있다.
본 실시예의 수지봉입형 반도체장치에 의하면 내부리드(12)의 측방에는 종래와 같은 외부전극단자가 되는 외부리드가 존재하지 않고, 내부리드(12)의 하면 및 측면을 포함하는 부분이 외부전극(18)으로 되어 있으므로 반도체장치의 소형화를 도모할 수 있다. 더구나 내부리드(12)의 하면 즉 외부전극(18)의 하면에는 수지버가 존재하고 있지 않으므로 실장기판 전극과의 접합의 신뢰성이 향상된다. 또 외부전극(18)이 봉입수지(17)의 면보다 돌출되어 형성되어 있기 때문에, 실장기판에 수지봉입형 반도체장치를 실장할 때의 외부전극과 실장기판의 전극과의 접합에서 외부전극(18)의 스탠드오프 높이가 미리 확보되어 있게 된다. 따라서 외부전극(18)을 그대로 외부단자로서 이용할 수 있고, 종래와 같이 실장기판으로의 실장을 위해 외부전극(18)에 땜납볼을 부설할 필요가 없어 제조공정수, 제조가격면에서 유리하게 된다.
또 다이패드(13)가 내부리드(12)에 대하여 업 세트되어 봉입수지(17)가 다이패드(13)의 이면측에도 얇게 존재하고 있으므로 수지봉입형 반도체장치로서의 신뢰성이 향상된다.
또 본 실시예에서는 반도체 칩(15)을 지지하기 위해 다이패드(13)를 설치하고 있지만, 다이패드(13)가 없어도 내부리드의 선단부를 절연화하여 그 선단부에서 반도체 칩을 지지하거나 수지테이프를 설치하여 그 위에 반도체 칩을 탑재할 수도 있다. 즉 다이패드(13)가 반드시 필요한 것은 아니며 다이패드가 없는 리드 프레임에 대해서도 본 실시예를 적용할 수 있다.
또 본 실시예에서는 반도체 칩(15)의 전극과 내부리드(12)를 전기적으로 접속하는 수단으로서 금속세선(16)을 이용하고 있지만, 플립칩 접합을 이용하여 범프를 개재시키거나 공정합금(共晶合金)의 형성에 의한 직접 접합 등으로 반도체 칩 (15)의 전극과 내부리드(12)를 전기적으로 접속할 수도 있다.
다음으로 본 실시예의 수지봉입형 반도체장치의 제조방법에 대하여 도면을 참조하여 설명하기로 한다. 도 2∼도 7은 본 실시예의 수지봉입형 반도체장치의 제조공정을 도시한 단면도이다.
우선 도 2에 도시된 공정에서 내부리드(12)와 반도체 칩을 지지하기 위한 다이패드(13)가 설치되어 있는 리드 프레임(20)을 준비한다. 도면중 다이패드(13)는 현수식 리드에 의해 지지되어 있지만, 이 단면에는 나타나지 않기 때문에 도시되어 있지 않다. 또 현수식 리드에는 디프레스부가 형성되고, 다이패드(13)는 내부리드 (12)의 면보다도 상방에 업 세트되어 있는 것이다. 더구나 준비하는 리드 프레임 (20)은 수지봉입시에 봉입수지의 유출을 방지하는 지지봉을 설치하지 않은 리드 프레임이다.
또 본 실시예에서의 리드 프레임(20)은 동(Cu) 소재의 프레임에 대하여 베이스 도금으로서 니켈(Ni)층이 도금되고, 그 위에 팔라듐(Pd)층이 도금되며, 최상층에 박막의 금(Au)층이 도금된 3층의 금속도금된 리드 프레임이다. 단, 동(Cu) 소재 이외에도 42합금재 등의 소재를 사용할 수 있고, 또 니켈(Ni), 팔라듐(Pd), 금(Au) 이외의 귀금속 도금이 실시되어 있어도 되고, 또 반드시 3층도금이 아니어도 된다.
다음으로 도 3에 도시된 공정에서, 준비한 리드 프레임의 다이패드 상에 반도체 칩(15)을 실어두고, 접착제로 양자를 서로 접합한다. 이 공정은 이른바 다이본드공정이다. 또 반도체 칩을 지지하는 부재는 리드 프레임에 한정되는 것은 아니고, 다른 반도체 칩을 지지할 수 있는 부재, 예를 들면 TAB 테이프, 기판을 이용해도 된다.
그리고 도 4에 도시된 공정에서 다이패드(13) 상에 접합한 반도체 칩(15)과 내부리드(12)를 금속세선(16)으로 전기적으로 접합한다. 이 공정은 이른바 와이어본드공정이다. 금속세선으로서는 알루미늄세선, 금(Au)선 등을 적절히 선택하여 이용할 수 있다. 또 반도체 칩(15)과 내부리드(12)의 전기적인 접속은 금속세선(16)을 통해서가 아니라 범프 등을 통하여 행해도 된다.
다음으로 도 5에 도시된 공정에서 리드 프레임의 다이패드(13) 상에 반도체 칩(15)이 접합된 상태에서 내부리드(12)의 이면측에 봉입테이프(21)를 부착한다.
이 봉입테이프(21)는 특히 내부리드(12)의 이면측에 수지봉입시에 봉입수지가 들어가지 않도록 하는 마스크적인 역할을 수행하게 하기 위한 것이며, 이 봉입테이프(21)의 존재에 의해 내부리드(12)의 이면에 수지버가 형성되는 것을 방지할 수 있다. 이 내부리드(12) 등에 부착하는 봉입테이프(21)는 폴리에틸렌테레프탈레이트, 폴리이미드, 폴리카보네이트 등을 주성분으로 하는 수지를 베이스로 한 테이프이며, 수지봉입후는 용이하게 벗길 수 있고, 또 수지봉입시의 고온환경에 내성이 있는 것이면 된다. 본 실시예에서는 폴리에틸렌테레프탈레이트를 주성분으로 한 테이프를 이용하고 두께는 50[㎛]로 하였다.
또 본 실시예에서는 이 봉입테이프(21)는 리드 프레임의 내부리드(12) 면에만 밀착된 상태로 리드 프레임의 이면측 전체에 걸쳐 부착하도록 행하고 있고, 현수식 리드의 디프레스부에 의해 업 세트된 다이패드(13)의 이면에는 밀착되어 있지 않지만, 다이패드(13)의 이면에 밀착시키고, 수지봉입공정후에 봉입테이프(21)를 벗김으로써 다이패드(13)의 이면을 노출시켜 방열특성의 향상을 꾀해도 된다.
또 도 6에 도시된 공정에서 반도체 칩(15)이 접합되고, 봉입테이프(21)가 부착된 리드 프레임을 금형 내에 수납하고, 금형 내에 봉입수지(17)를 흘려넣어 수지봉입한다. 이 때 내부리드(12)의 이면측에 봉입수지(17)가 들어가지 않도록 금형으로 리드 프레임의 내부리드(12)의 선단부분(22)을 하방으로 눌러 수지봉입한다. 또 내부리드(12)의 이면측의 봉입테이프(21)면을 금형면측으로 눌러 수지봉입한다.
마지막으로, 도 7에 도시된 공정에서 내부리드(12)의 이면에 부착된 봉입테이프(21)를 벗겨서 제거하고, 봉입수지(17)의 이면으로부터 돌출된 외부전극(18)을 형성한다. 그리고 내부리드(12)의 선단측을 내부리드(12)의 선단면과 봉입수지(17)의 측면이 거의 동일면이 되도록 분리함으로써 도 7에 도시된 바와 같은 수지봉입형 반도체장치가 완성된다.
도 8은 외부전극(18)의 부분을 확대하여 나타낸 본 실시예의 수지봉입형 반도체장치의 부분이면도이다. 도 8에 도시된 바와 같이 본 실시예에서는 봉입테이프 (21)를 리드 프레임의 이면에 부착한 수지봉입공정을 행하고 있으므로 내부리드 (12)의 이면이나 측면, 즉 외부전극(18)의 표면 상에서의 수지버의 발생을 방지할 수 있다. 또 종래의 제조방법과 같이 봉입수지(17)가 외부전극(18)의 표면으로 들어가고, 외부전극(18)의 일부가 봉입수지(17) 내에 매몰되는 것을 방지할 수 있다.
본 실시예의 제조방법에서는 수지봉입공정전에 미리 내부리드(12)의 이면에 봉입테이프(21)를 부착하고 있으므로 봉입수지(17)가 들어가는 일 없이, 외부전극이 되는 내부리드(12)의 이면에는 수지버의 발생이 없다. 따라서 내부리드의 하면을 노출시키는 종래의 수지봉입형 반도체장치의 제조방법과 같이, 내부리드 상에 형성된 수지버를 워터젯 등으로 제거할 필요는 없다. 즉 이 수지버를 제거하기 위한 번거로운 공정을 삭제함으로써 수지봉입형 반도체장치의 양산공정에서의 공정의 간략화가 가능하게 된다. 또 종래 워터젯 등에 의한 수지버 제거공정에서 발생될 우려가 있던 리드 프레임의 니켈(Ni), 팔라듐(Pd), 금(Au) 등의 금속도금층의 박리를 해소할 수 있다. 이런 이유로 수지봉입공정전의 각 금속층의 사전도금이 가능하게 된다.
덧붙여서 본 실시예의 제조방법에 의해 형성된 외부전극(18)은 봉입수지(17)로부터 돌출되어 있으므로 종래와 같이 땜납볼을 부설하지 않고 외부전극(18)을 그대로 외부단자로서 이용할 수 있다.
또 워터젯에 의한 수지버 제거공정을 삭제할 수 있는 대신 봉입테이프를 부착하는 공정이 새롭게 필요하게 되지만, 봉입테이프(21)를 부착하는 공정쪽이 워터젯공정보다도 가격면에서 저렴하며, 또 공정관리도 용이하기 때문에 확실하게 공정의 간략화가 도모된다. 무엇보다도 종래 필요하였던 워터젯공정에서는 리드 프레임의 금속도금이 벗겨지고, 불순물이 부착된다는 품질상의 문제점이 발생되지만, 본 실시예의 방법에서는 봉입테이프의 부착에 의해 워터젯이 불필요하게 되어 도금 박리 등을 없앨 수 있는 점은 커다란 공정상의 이점이 된다. 또 봉입테이프의 부착상태 등에 따라 수지버가 발생되는 일이 있다고 해도 매우 얇은 수지버이므로 낮은 수압으로 워터젯처리하여 수지버를 제거할 수 있고, 도금박리를 방지할 수 있기 때문에 금속층의 사전도금공정이 가능하다.
또 도 6에 도시된 바와 같이 수지봉입공정에서는 용융하고 있는 봉입수지의 열에 의해 봉입테이프(21)가 연화하는 것과 아울러 열수축하므로 내부리드(12)가 봉입테이프(21)에 크게 용입하여 내부리드(12)의 이면과 봉입수지(17)의 이면 사이에는 단차가 형성된다. 따라서 내부리드(12)의 이면은 봉입수지(17)의 이면으로부터 돌출된 구조가 되어 내부리드(12)의 하부인 외부전극(18)의 스탠드오프 높이를 확보할 수 있다. 이런 이유로 이 돌출된 외부전극(18)을 그대로 외부단자로서 이용할 수 있게 된다.
또 내부리드(12)의 이면과 봉입수지(17)의 이면 사이의 단차의 크기는 봉입공정전에 부착된 봉입테이프(21)의 두께에 의해 제어할 수 있다. 본 실시예에서는 50[㎛]의 봉입테이프(21)를 이용하고 있으므로 단차의 크기 즉 외부전극(18)의 돌출량은 일반적으로는 그 1/2 정도이며, 최대 50[㎛]이다. 즉 봉입테이프(21)가 내부리드(12)의 이면보다도 상방으로 들어가는 양이 봉입테이프(21)의 두께분량으로 정해지기 때문에 외부전극(18)의 돌출량을 봉입테이프(21)의 두께에 의해 셀프 컨트롤할 수 있고, 제조의 용이화를 도모할 수 있다. 이 외부전극(18)의 돌출량을 관리하기 위해서는 양산공정에서 봉입테이프(21)의 두께를 관리하는 것 만으로 되고, 다른 공정을 설치할 필요가 없으므로 본 실시예의 제조방법은 공정관리의 원가면에서 매우 유리한 방법이다. 또 부착하는 봉입테이프(21)에 대해서는 원하는 단차의 크기에 맞추어 재질의 경도, 두께 및 열에 의한 연화성을 결정할 수 있다.
또 도 2에 도시된 바와 같이 본 실시예의 수지봉입형 반도체장치에 있어서, 다이패드(13)의 이면측에는 봉입수지(17)가 존재하고 있지만, 그 두께는 다이패드 (13)의 업 세트량과 같이 매우 얇다. 따라서 본 실시예의 수지봉입형 반도체장치는 실질적으로는 편면(片面)봉입형 반도체장치이다.
또 본 실시예에서는 수지봉입공정전에 미리 봉입테이프(21)를 리드 프레임의 내부리드(12)의 하면에 부착한 예를 나타내었으나, 이와 같은 부착방법 대신 봉입테이프(21)를 봉입금형으로 세트하고 그 위에 리드 프레임(12)을 밀착시켜도 된다. 이 경우는 후술하는 바와 같이 봉입테이프의 봉입금형으로 릴을 공급하는 것이 가능하게 되어 더욱 공정이 합리화된다.
또 본 실시예에서는 리드 프레임의 이면에 봉입테이프를 부착하여 수지봉입하는 제조방법의 예를 나타내었으나, 본 발명의 방법은 리드 프레임을 구비하고 있는 반도체장치에 한정되는 것은 아니다. 본 발명의 기본적인 개념인 수지봉입공정에서 봉입테이프를 이용하는 방법은 널리 반도체 칩을 탑재하고, 수지봉입되는 부재를 갖는 반도체장치의 수지봉입공정에 적용할 수 있는 것이며, TAB 타입, 기판타입 등의 반도체장치의 수지봉입공정에 적용할 수 있다.
( 제 2 실시예 )
다음으로 본 발명의 제 2 실시예에 대하여 설명하기로 한다. 도 9는 본 실시예의 기판접합타입의 수지봉입형 반도체장치를 도시한 단면도이다.
도 9에 도시된 바와 같이 본 실시예의 수지봉입형 반도체장치는 BGA(Ball Grid Array)로 대표되는 기판접합타입의 수지봉입형 반도체장치이며, 유리에폭시계 플라스틱이나 세라믹단층 혹은 다층으로 된 기판(24)과, 상기 기판(24) 상에 탑재된 반도체 칩(25)과, 기판(24)의 상면에 형성된 배선(도시생략)과 반도체 칩(25)의 전극패드(도시생략)를 전기적으로 접속하는 금속세선(26)을 구비하고 있다. 그리고 기판(24)의 상면측에서 반도체 칩(25), 배선 및 금속세선(26)은 절연성의 봉입수지(27)로 봉입되어 있다. 또 기판(24)의 이면상에는 외부전극패드(28)(랜드)가 형성되어 있고, 기판(24)의 상면의 배선은 스루홀이나 비아홀을 통하여 기판(24)의 이면상의 외부전극패드(28)(랜드)에 접속되어 있다.
또 본 실시예에서는 외부전극패드(28)에 외부기판과의 접합용 도전성재료로 된 볼전극(29)을 부설하고 있으나, 이 볼전극(29)이 반드시 부설되어 있을 필요는 없다. 또 기판(24)은 폴리이미드계의 얇은 필름으로 구성되어도 된다.
여기에서 본 실시예에서는 후술하는 바와 같이 수지봉입공정에서 기판(24)의이면에 봉입테이프를 부착한 상태에서 봉입수지를 트랜스퍼 성형하도록 하고 있으므로 외부전극패드(28)상으로의 봉입수지(27)가 들어가는 것이 저지된다. 따라서 외부전극패드(28) 상으로의 수지버의 형성이 없고 실장기판과의 접속면을 확보할 수 있고, 볼전극(29)을 부설했을 때의 접속 신뢰성을 향상시킬 수 있다.
다음으로 본 실시예의 수지봉입형 반도체장치의 제조방법에 대하여 도면을 참조하여 설명하기로 한다. 도 10∼도 12는 본 실시예의 BGA 타입의 수지봉입형 반도체장치의 제조방법을 도시한 공정마다의 단면도이다.
우선 도 10의 (a)에 도시된 공정에서 단층 또는 다층의 유리에폭시계 플라스틱판이나 세라믹판으로 된 기판(24) 상에 배선(도시생략)을 형성하고, 기판(24)에 스루홀이나 비아홀을 형성하고, 기판(24)의 이면에 외부전극패드(28)를 형성하고, 그 후 이 기판(24) 상의 소정의 위치에 반도체 칩(25)을 다이본드재 등으로 접합하고, 기판 상의 배선과 반도체 칩 상의 전극패드(도시생략)를 금속세선(26)을 통하여 접속한다.
단 반도체 칩(25)을 기판(24)으로 실장하는 것은 도 10의 (b)에 도시된 바와 같은 페이스다운방식이어도 된다. 그 경우에는 기판(24) 상의 배선과 반도체 칩 (25) 상의 전극패드는 범프로 대표되는 금속 볼(30)로 접합되는 것이 일반적이지만 기판(24) 상의 배선과 반도체 칩(25)의 전극패드가 합금화를 이용하여 직접 접합시킬 때도 있다. 이후의 공정에 대해서는 도 10의 (a)에 도시된 접합구조를 채용한 것으로서 설명하기로 한다.
다음으로 도 11에 도시된 공정에서 하부금형(31a)과 상부금형(31b)으로 된 봉입금형(31)을 이용하여 기판(24)의 상측의 영역에서 반도체 칩(25), 배선 및 금속세선(26)을 봉입하는 수지봉입공정을 행한다. 그 때 수지봉입을 행하기 전에 기판(24)의 이면측, 즉 봉입금형(31)의 하부금형(31a)의 상면에 제 1 봉입테이프(32 a)를 장착하고, 기판(24)의 외부전극패드(28)의 하면에 봉입테이프(32a)를 밀착시킨다. 이 때 금형에 가해지는 압력에 의해 외부전극패드(28)가 봉입테이프(32a)에 침식된 상태가 되어 봉입테이프(32a)는 기판(24)의 이면과 외부전극(28)의 하면에 밀착된 상태로 되어 있다. 또 봉입금형(31)의 상부금형(31b)의 하면에도 제 2 봉입테이프(32b)를 밀착시킨다. 이 상태에서 봉입수지(27)를 이용하여 트랜스퍼 성형함으로써 기판(24)의 상면측의 영역에서 반도체 칩(25)을 둘러싸는 영역만을 수지봉입하고, 기판(24)의 이면으로 봉입수지(27)가 들어가는 것을 방지할 수 있다. 그리고 상술한 바와 같이 기판(24) 이면의 외부전극패드(28)에 수지버가 형성되는 것을 방지할 수 있다.
또 제 1 봉입테이프(31a)뿐만아니라 제 2 봉입테이프(32b)를 이용하고 있으므로 봉입수지(27)와 상부금형(31b)의 분리가 용이하게 된다는 이점까지도 갖고 있 다.
또 이와 같은 수지봉입방법에서는 기판(24)에 대하여 봉입금형(31)으로 압력을 인가하여 수지봉입하지만, 제 1, 제 2의 봉입테이프(32a, 32b)에서 기판(24)을 끼운 구조로 압력을 인가하므로 기판(24)에 가해지는 힘을 완충시킬 수 있고, 수지봉입시의 기판(24)의 파손, 변형을 방지할 수 있다는 이점도 있다.
마지막으로 도 12에 도시된 공정에서 봉입수지(27)에 의해 기판(24)의 상측의 반도체 칩(25)을 둘러싸는 영역을 봉입하여 되는 수지봉입체를 봉입금형(31)으로부터 분리하면, 기판(24) 이면의 외부전극패드(28)로 봉입수지가 들어가지 않는 수지봉입체가 얻어진다.
그 후 기판(24)의 이면상의 외부전극패드(28)에 볼전극(29)(점선 참조)을 설치함으로써 BGA 타입의 수지봉입형 반도체장치가 얻어진다. 단, 이 외부전극패드 (28)를 두껍게 형성해 둠으로써 볼전극(29)을 형성하지 않고 외부전극패드(28)를 그대로 외부단자로서 사용할 수도 있다.
이상 본 실시예의 BGA 타입의 수지봉입형 반도체장치의 제조방법에서는 제 1, 제 2의 봉입테이프(32a, 32b)를 이용함으로써 그 탄력성을 이용하여 봉입금형 내에서의 기판(24)의 변형을 억제하고, 기판(24)의 외부전극패드(28)의 면으로 봉입수지, 이물이 부착되는 것을 방지할 수 있다.
또 제 1, 제 2의 봉입테이프(32a, 32b) 중 제 1 봉입테이프(32a)는 반드시 필요한 것은 아니다. 제 2 봉입테이프(32b)만을 설치한 경우라도 제 2 봉입테이프 (32b)와 기판(24)의 상면이 접하므로 봉입수지가 측면이나 이면측으로 들어가는 것을 저지할 수 있다.
또 봉입테이프(32a)를 기판(24)의 이면 전체에 반드시 밀착시킬 필요는 없고, 적어도 외부전극패드(28)의 하면에 밀착시켜 넣으면 된다.
( 제 3 실시예 )
다음으로 본 발명의 제 3 실시예에 대하여 설명하기로 한다. 도 13은 본 실시예에 관한 수지봉입형 반도체장치를 도시한 단면도이다. 본 실시예의 수지봉입형 반도체장치는 방열판을 갖는 수지봉입형 반도체장치이며, 비교적 대량의 열을 발생하는, 예를 들면 대전력용 트랜지스터 등을 내장한 반도체 칩을 구비한 수지봉입형 반도체장치이다.
도 13에 도시된 바와 같이 본 실시예의 반도체장치는 리드 프레임의 지지부인 베드(33)와, 베드(33) 상에 다이본드재로 접합된 반도체 칩(34)과, 리드 프레임의 금속단자(35)와, 금속단자(35)와 반도체 칩(34)을 전기적으로 접속하는 금속세선(36)과, 베드(33)를 지지하는 방열판(37)을 구비하고 있다. 그리고 방열판(37)의 이면측 이외의 부분, 즉 방열판(37)의 상면상이나 측면상을 포함하고, 베드(33), 반도체 칩(34), 금속세선(36) 및 금속단자(35)의 일부가 절연성 봉입수지(38)로 수지봉입되고, 금속단자(35)의 다른 부분이 외부단자로서 봉입수지 (38)로부터 돌출된 구조를 갖는다.
본 실시예에서는 후술하는 바와 같이 수지봉입공정에서 방열판(37)의 이면에 봉입테이프를 부착한 상태에서 트랜스퍼 성형를 행함으로써, 방열판(37)의 이면으로 봉입수지(38)가 들어가는 것을 저지하여 방열판(37)의 이면에 수지버가 형성되는 것을 방지할 수 있다. 따라서 방열판(37)의 방열면(이면)을 확보하고, 반도체장치의 반도체 칩으로부터 발생되는 열을 외부로 방출하는 방열기능을 유지, 향상시킬 수 있다.
다음으로 본 실시예의 수지봉입형 반도체장치의 제조방법에 대하여 도면을 참조하여 설명하기로 한다. 도 14∼도 18은 본 실시예의 방열판을 갖는 수지봉입형 반도체장치의 제조방법을 도시한 공정마다의 단면도이다.
우선 도 14에 도시된 공정에서 반도체 칩의 지지부인 베드(33)와 금속단자(35)를 갖는 리드 프레임을 준비하고, 그 베드(33)의 상면에 반도체 칩(34)을 다이본드재로 접합한다. 그리고 반도체 칩(34)과 금속단자(35)를 금속세선(36)으로 접속한다.
다음으로 도 15에 도시된 공정에서 베드(33)의 이면에 방열판(37)을 접합한다. 또 베드(33) 자체의 두께를 두껍게 하고, 베드(33)가 방열판으로서의 기능을 아울러 갖도록 구성해도 된다.
다음으로 도 16에 도시된 공정에서 방열판(37)의 이면에 봉입테이프(39)를 밀착시킨다. 이 경우, 방열판(37)에 봉입테이프(39)를 밀착시킨 것을 봉입금형에 실어두어도 되고, 봉입금형, 특히 하부금형에 봉입테이프(39)를 부설해두고, 방열판(37)을 하부금형 상에 실어둠으로써 방열판(37)의 이면과 봉입테이프(39)가 밀착되도록 해도 된다.
다음으로 도 17에 도시된 공정에서 봉입테이프(39)를 방열판(37)의 이면에 밀착시킨 상태로 절연성의 봉입수지(38)로 베드(33), 반도체 칩(34), 금속세선(36) 및 금속단자(35)의 일부를 봉입한다. 이 때 방열판(37)의 이면 및 금속단자(35)의 다른 부분은 봉입수지(38)로부터 노출된 상태로 되어 있다.
마지막으로, 도 18에 도시된 공정에서 봉입테이프(39)를 방열판(37)의 이면으로부터 벗겨 금속단자(35)를 성형함으로써 도 18에 도시된 바와 같은 방열판(37)의 이면이 노출된 수지봉입형 반도체장치를 얻는다.
본 실시예의 방열판을 갖는 수지봉입형 반도체장치의 제조방법에 의하면 수지봉입공정에서 방열판(37)의 이면에 밀착하는 봉입테이프(39)를 이용함으로써 방열판(37)의 이면으로 봉입수지가 들어가는 것을 저지하고, 수지버의 발생을 방지할 수 있다. 즉 방열판(37)의 이면을 확실하게 노출시킬 수 있기 때문에 방열판(37)의 방열효과를 손상시키는 일 없는 수지봉입형 반도체장치가 얻어진다. 또 봉입테이프 (39)를 방열판(37)의 이면에 밀착시켜 수지봉입하기 때문에 봉입테이프(39)의 일부가 방열판(37)의 측면부분으로 침식되고, 봉입후는 방열판(37)이 봉입수지부의 이면으로부터 약간 돌출된 구조가 된다. 따라서 수지봉입형 반도체장치를 실장했을 때에는 방열판(37)의 이면 전체가 실장 기판에 확실하게 접하기 때문에 방열효과를 높일 수 있다.
( 제 4 실시예 )
다음으로 본 발명의 제 4 실시예에 대하여 도면을 참조하여 설명하기로 한다. 도 19는 본 실시예에 관한 CCD 패키지로 대표되는 수지봉입형 반도체장치를 도시한 단면도이다.
도 19에 도시된 바와 같이 본 실시예의 수지봉입형 반도체장치는 상방이 개구되고 이 개구부 중에 오목부(42)를 갖는 수지패키지(41)와, 수지패키지(41)의 오목부(42)의 저면에 다이본드재로 접합된 고체촬상소자(40)와, 수지패키지(41)의 오목부(42) 부근의 영역에 설치된 내부리드(43)와, 상기 내부리드(43)에 연결되고 수지패키지(41)를 관통하여 외방까지 연장되는 외부리드(46)와, 고체촬상소자 (40) 상의 전극패드(도시생략)와 수지패키지(41) 상의 내부리드(43)를 전기적으로 접속하는 금속세선(44)을 구비한다. 그리고 수지패키지(41)의 개구부는 봉입유리 (45)로 봉입되어 있다. 또 수지패키지(41)로부터 돌출되어 있는 외부리드(46)는 하방으로 구부려져 있다. 또 수지패키지(41)는 절연성 수지의 트랜스퍼 성형에 의해 일체로 형성된 패키지이다.
본 실시예의 수지봉입형 반도체장치는 후술하는 바와 같이 수지봉입공정에서 내부리드(43) 상에 봉입테이프를 부착한 상태로 트랜스퍼 성형을 행하여 수지패키지(41)를 형성하고 있으므로 내부리드(43)의 상면에 수지버가 형성되는 일 없이 노출되어 있고, 내부리드(43)와 고체촬상소자(40) 사이의 금속세선(44)에 의한 접속의 신뢰성이 높은 수지봉입형 반도체장치이다.
다음으로 본 실시예에 관한 CCD 패키지로 대표되는 수지봉입형 반도체장치의 제조방법에 대하여 도면을 참조하여 설명하기로 한다. 도 20∼도 22는 본 실시예에 관한 수지봉입형 반도체장치의 제조방법을 도시한 공정마다의 단면도이다.
우선 도 20에 도시된 공정에서 내부리드(43) 및 외부리드(46)를 갖는 리드체를 준비하고, 수지패키지를 성형하기 전에 그 리드체의 내부리드(43)가 되는 부분 상에 봉입테이프(47)를 밀착 또는 접착시켜두고, 내부리드(43)의 상면에 봉입수지가 들어가지 않도록 한다. 그리고 상부금형(51a)과 하부금형(51b)으로 된 봉입금형 내에서 트랜스퍼 성형에 의해 수지봉입하여 수지패키지(41)를 형성한다. 도 20은 수지패키지(41)가 형성된 상태를 도시하고, 봉입테이프(47)로 내부리드(43) 및 외부리드(46)의 표면을 커버한 상태를 도시한다.
그리고 도 21에 도시된 공정에서 봉입테이프(47)를 벗김으로써 개구부내에서 내부리드(43)의 상면이 확실하게 노출되어 있는 수지패키지(41)가 얻어진다. 봉입테이프(47)는 고온상태에서는 내부리드(43)에 틈없이 밀착되기 때문에, 봉입테이프 (47)를 박리한 후 노출되어 있는 내부리드(43)의 표면에는 봉입수지의 수지버 등의 이물이 부착되어 있지 않다.
그리고 도 22에 도시된 공정에서 고체촬상소자(40)를 수지패키지(41) 내에 형성된 오목부(42)의 저면상에 접합하고, 고체촬상소자(40) 상의 전극패드와 내부리드(43)를 금속세선(44)으로 접속한다. 그리고 수지패키지(41)의 개구부를 봉입유리(45)로 봉입한 후 외부리드(46)를 성형한다. 외부리드(46)는 반도체장치의 종류 등에 따라 원하는 형상으로 성형한다.
본 실시예의 봉입테이프를 이용한 수지봉입공법은 상방이 개구된 수지패키지를 갖는 반도체 디바이스, 예를 들면 CCD나 홀로그램으로 대표되는 광학계 반도체 디바이스의 제조에 특히 적합하고, 특히 리드가 부설된 수지패키지의 성형시에 현저한 효과를 발휘할 수 있다.
본 실시예의 다른 응용예로서는 LED 등 패키지의 색채나 투명성이 요구되는 부품을 제조할 때에는 성형금형의 이물이나 오염이 패키지체에 전사되지 않도록 미리 봉입금형에 봉입테이프를 붙임으로써 효과적인 봉입이 가능하고, 우수한 패키지를 형성할 수 있다.
본 발명의 수지봉입형 반도체장치 및 그 제조방법은 각종 트랜지스터에 의해 형성되는 반도체 집적회로를 이용한 전자기기 전반에 적용할 수 있다.

Claims (14)

  1. 전극패드를 갖는 반도체 칩과,
    내부리드와,
    상기 반도체 칩의 전극패드와 상기 내부리드를 전기적으로 접속하는 접속부재와,
    상기 반도체 칩, 내부리드 및 접속부재를 봉입하는 봉입수지를 구비하고,
    상기 내부리드의 이면의 적어도 일부를 포함하는 하부가 외부전극으로 되어 있고, 상기 외부전극이 상기 봉입수지의 이면보다도 하방에 돌출되어 있는 것을 특징으로 하는 수지봉입형 반도체장치.
  2. 제 1항에 있어서,
    상기 반도체 칩을 지지하는 다이패드와,
    상기 다이패드를 지지하는 현수식 리드를 추가로 구비하고,
    상기 현수식 리드는 상기 다이패드를 상기 내부리드보다도 상방에 위치시키기 위한 디프레스부를 갖는 것을 특징으로 하는 수지봉입형 반도체장치.
  3. 제 1항 또는 제 2항에 있어서,
    상기 외부전극의 상기 봉입수지의 이면으로부터의 돌출량은 10∼40㎛인 것을 특징으로 하는 수지봉입형 반도체장치.
  4. 봉입금형과 반도체 칩 및 주변부재를 준비하는 제 1 공정과,
    상기 주변부재와 봉입금형 사이에 상기 주변부재의 표면의 일부에 밀착하는 봉입테이프를 장착하는 제 2 공정과,
    상기 봉입테이프를 장착한 상태에서 상기 반도체 칩 및 상기 주변부재의 적어도 상기 표면의 일부를 제거하는 부분을 봉입수지 내에 봉입하는 제 3 공정과,
    상기 제 3 공정후에는 상기 봉입테이프를 제거하는 제 4 공정을 구비하고,
    상기 제 4 공정 종료후에는 상기 주변부재의 적어도 상기 표면의 일부가 상기 봉입수지로부터 노출되어 있는 것을 특징으로 하는 수지봉입형 반도체장치의 제조방법.
  5. 제 4항에 있어서,
    상기 제 1 공정은,
    상기 주변부재로서 내부리드와 반도체 칩을 지지하는 영역을 갖는 리드 프레임을 준비하는 제 1 부공정과,
    상기 반도체 칩을 상기 리드 프레임의 반도체 칩을 지지하는 영역에 접합하는 제 2 부공정과,
    상기 반도체 칩과 상기 내부리드를 전기적으로 접합하는 제 3 부공정을 갖고 있고,
    상기 제 2 공정에서는 상기 내부리드의 이면에 상기 봉입테이프를 밀착시키는 것을 특징으로 하는 수지봉입형 반도체장치의 제조방법.
  6. 제 5항에 있어서,
    상기 제 1 공정중의 제 1 부공정에서는 상기 반도체 칩을 지지하는 영역으로서의 다이패드와, 상기 다이패드를 지지하는 현수식 리드를 형성하는 것과 아울러, 상기 현수식 리드에 상기 다이패드를 상기 내부리드보다도 상방에 위치시키기 위한 디프레스부를 형성하고,
    상기 제 1 공정중의 제 2 부공정에서는 상기 반도체 칩을 상기 다이패드 상에 접합하고,
    상기 제 1 공정중의 제 3 부공정에서는 상기 다이패드 상에 접합한 반도체 칩과 상기 내부리드를 금속세선으로 전기적으로 접합하고,
    상기 제 2 공정에서는 상기 봉입테이프를 상기 리드 프레임중 내부리드의 이면에만 밀착시키는 것을 특징으로 하는 수지봉입형 반도체장치의 제조방법.
  7. 제 5항 또는 제 6항에 있어서,
    상기 제 4 공정의 종료후에 상기 내부리드의 선단면과 상기 봉입수지의 측면이 거의 같은 면이 되도록 상기 내부리드중 봉입수지의 측방에 돌출되는 부분을 잘라내는 공정을 추가로 구비하는 것을 특징으로 하는 수지봉입형 반도체장치의 제조방법.
  8. 제 5항 내지 제 7항 중 어느 한 항에 있어서,
    상기 제 1 공정중의 제 1 부공정에서는 니켈(Ni)층, 팔라듐(Pd)층, 금(Au)층의 각 금속도금이 실시되고 있는 리드 프레임을 준비하는 것을 특징으로 하는 수지봉입형 반도체장치의 제조방법.
  9. 제 5항 내지 제 7항 중 어느 한 항에 있어서,
    상기 제 2 공정에서는 수지봉입후에 상기 내부리드의 하면이 상기 봉입수지의 이면으로부터 소정값만큼 하방으로 돌출되도록 상기 소정값에 따른 두께의 봉입테이프를 장착하는 것을 특징으로 하는 수지봉입형 반도체장치의 제조방법.
  10. 제 4항에 있어서,
    상기 제 1 공정은,
    상기 주변부재로서 상면에 배선이 설치되고, 이면에는 상기 배선에 접속되는 외부전극이 설치된 기판을 준비하는 제 1 부공정과,
    상기 기판의 상면에 반도체 칩을 접합하는 제 2 부공정과,
    상기 반도체 칩과 상기 기판의 상면의 배선을 접속부재를 통하여 전기적으로 접속하는 제 3 부공정을 갖고,
    상기 제 2 공정에서는 상기 봉입테이프를 적어도 상기 외부전극에 밀착시키는 것을 특징으로 하는 수지봉입형 반도체장치의 제조방법.
  11. 제 4항에 있어서,
    상기 제 1 공정은,
    상기 주변부재로서, 적어도 방열판을 준비하는 제 1 부공정과,
    상기 방열판 상에 반도체 칩을 탑재하는 제 2 부공정을 갖고,
    상기 제 2 공정에서는 상기 방열판의 이면에 상기 봉입테이프를 밀착시키는 것을 특징으로 하는 수지봉입형 반도체장치의 제조방법.
  12. 제 4항에 있어서,
    상기 제 1 공정은,
    상기 주변부재로서 적어도 방열판을 준비하는 제 1 부공정과,
    상기 방열판 상에 반도체 칩을 탑재하는 제 2 부공정을 갖고,
    상기 제 2 공정에서는 상기 방열판의 이면에 상기 봉입테이프를 밀착시키는 것을 특징으로 하는 수지봉입형 반도체장치의 제조방법.
  13. 제 12항에 있어서,
    상기 제 1 공정의 제 1 부공정에서는 상기 주변부재로서 리드와 베드를 갖는 리드 프레임을 추가로 준비하고,
    상기 제 1 공정의 제 2 부공정에서는 상기 반도체 칩을 상기 베드 상에 접합한 후, 상기 베드를 상기 방열판 상에 탑재함으로써 반도체 칩을 방열판 상에 탑재하는 것을 특징으로 하는 수지봉입형 반도체장치의 제조방법.
  14. 제 4항에 있어서,
    상기 제 1 공정에서는 상기 주변부재로서 내부리드와 외부리드를 갖는 리드체를 준비하고,
    상기 제 2 공정에서는 상기 내부리드와 봉입금형 사이에 상기 내부리드의 표면의 일부에 밀착하는 봉입테이프를 장착하고,
    상기 제 3 공정에서는 상기 봉입테이프를 장착한 상태에서 상기 내부리드의 적어도 상기 표면의 일부를 제외한 부분을 봉입수지내에 봉입하여 개구부와 상기 개구부 내에 있는 홈부를 갖는 수지 패키지체를 형성하고,
    상기 제 4 공정후에,
    전극패드를 갖는 반도체 칩을 상기 수지 패키지체의 홈부에 탑재하는 공정과,
    상기 반도체 칩의 전극패드와 상기 내부리드를 접속부재를 통하여 전기적으로 접속하는 공정과,
    상기 개구부를 봉입부재로 봉입하는 공정을 추가로 구비하고,
    상기 제 4 공정의 종료후에는 적어도 상기 내부리드의 상기 표면의 일부가 상기 봉입수지로부터 노출되어 있는 것을 특징으로 하는 수지봉입형 반도체장치의 제조방법.
KR10-1999-7007100A 1997-02-10 1998-02-04 수지봉입형 반도체장치 및 그 제조방법 KR100500919B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP???9-26487 1997-02-10
JP2648797 1997-02-10
JP27411797 1997-10-07
JP???9-274117 1997-10-07
PCT/JP1998/000476 WO1998035382A1 (en) 1997-02-10 1998-02-04 Resin sealed semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20000070837A true KR20000070837A (ko) 2000-11-25
KR100500919B1 KR100500919B1 (ko) 2005-07-14

Family

ID=26364277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7007100A KR100500919B1 (ko) 1997-02-10 1998-02-04 수지봉입형 반도체장치 및 그 제조방법

Country Status (7)

Country Link
US (2) US6291274B1 (ko)
EP (1) EP0977251B1 (ko)
JP (1) JP3255646B2 (ko)
KR (1) KR100500919B1 (ko)
CN (1) CN1122304C (ko)
TW (1) TW385509B (ko)
WO (1) WO1998035382A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100785744B1 (ko) * 2006-10-23 2007-12-18 크루셜텍 (주) 광 포인팅 장치의 이미지 센서 패키징 방법
KR100819800B1 (ko) * 2005-04-15 2008-04-07 삼성테크윈 주식회사 반도체 패키지용 리드 프레임

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049135A (en) * 1996-05-28 2000-04-11 Kabushiki Kaisha Toshiba Bed structure underlying electrode pad of semiconductor device and method for manufacturing same
WO1998029903A1 (en) * 1996-12-26 1998-07-09 Hitachi, Ltd. Resin-encapsulated semiconductor device and method for manufacturing the same
US6692989B2 (en) * 1999-10-20 2004-02-17 Renesas Technology Corporation Plastic molded type semiconductor device and fabrication process thereof
JP3417292B2 (ja) * 1998-04-08 2003-06-16 松下電器産業株式会社 半導体装置
TW428295B (en) * 1999-02-24 2001-04-01 Matsushita Electronics Corp Resin-sealing semiconductor device, the manufacturing method and the lead frame thereof
NL1011929C2 (nl) * 1999-04-29 2000-10-31 3P Licensing Bv Werkwijze voor het inkapselen van elektronische componenten, in het bijzonder geintegreerde schakelingen.
US6700185B1 (en) * 1999-11-10 2004-03-02 Hitachi Chemical Co., Ltd. Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method for manufacturing semiconductor device
JP3664045B2 (ja) 2000-06-01 2005-06-22 セイコーエプソン株式会社 半導体装置の製造方法
US6534707B1 (en) * 2000-10-11 2003-03-18 Visteon Global Technologies, Inc. Method for absorbing active, external and dynamic magnetic fields using a ferrite encapsulated coating
US6489571B1 (en) * 2000-10-31 2002-12-03 Lsi Logic Corporation Molded tape ball grid array package
TW543172B (en) * 2001-04-13 2003-07-21 Yamaha Corp Semiconductor device and package, and method of manufacture therefor
JP4614586B2 (ja) * 2001-06-28 2011-01-19 三洋電機株式会社 混成集積回路装置の製造方法
JP2003017646A (ja) 2001-06-29 2003-01-17 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
JP2003100980A (ja) 2001-09-27 2003-04-04 Hamamatsu Photonics Kk 半導体装置及びその製造方法
JP3540793B2 (ja) * 2001-12-05 2004-07-07 松下電器産業株式会社 樹脂封止型半導体装置及びその製造方法
TW517361B (en) 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US7595017B2 (en) 2002-01-31 2009-09-29 Stmicroelectronics, Inc. Method for using a pre-formed film in a transfer molding process for an integrated circuit
US7242033B2 (en) * 2002-03-08 2007-07-10 Rohm Co., Ltd. Semiconductor device using LED chip
US6812552B2 (en) 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7799611B2 (en) 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US8236612B2 (en) 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP3851845B2 (ja) * 2002-06-06 2006-11-29 株式会社ルネサステクノロジ 半導体装置
US20040058478A1 (en) 2002-09-25 2004-03-25 Shafidul Islam Taped lead frames and methods of making and using the same in semiconductor packaging
US20040108580A1 (en) * 2002-12-09 2004-06-10 Advanpack Solutions Pte. Ltd. Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture
NZ540730A (en) * 2002-12-24 2010-09-30 Rinat Neuroscience Corp Anti-NGF antibodies and methods using same
US6788541B1 (en) * 2003-05-07 2004-09-07 Bear Hsiung LED matrix moldule
KR100550856B1 (ko) * 2003-06-03 2006-02-10 삼성전기주식회사 발광 다이오드(ｌｅｄ) 소자의 제조 방법
JP4170950B2 (ja) * 2003-10-10 2008-10-22 松下電器産業株式会社 光学デバイスおよびその製造方法
JP2005252140A (ja) * 2004-03-08 2005-09-15 Olympus Corp 固体撮像装置用パッケージ
CN1956180B (zh) * 2005-03-26 2010-08-04 阎跃军 采用点胶液态树脂封装的电子器件的基片结构
JP4766050B2 (ja) * 2005-11-02 2011-09-07 パナソニック株式会社 電子回路装置の製造方法
US7482683B2 (en) * 2006-05-12 2009-01-27 Stats Chippac Ltd. Integrated circuit encapsulation system with vent
TW200807583A (en) * 2006-07-20 2008-02-01 Chipmos Technologies Inc Chip package and manufacturing method threrof
EP2084744A2 (en) 2006-10-27 2009-08-05 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US20080217759A1 (en) * 2007-03-06 2008-09-11 Taiwan Solutions Systems Corp. Chip package substrate and structure thereof
US20080251866A1 (en) * 2007-04-10 2008-10-16 Honeywell International Inc. Low-stress hermetic die attach
CN102047397B (zh) * 2008-06-12 2013-10-16 三菱综合材料株式会社 使用锡焊膏进行的基板与焊件的接合方法
JP5320863B2 (ja) * 2008-07-02 2013-10-23 オムロン株式会社 電子部品
JP2010135723A (ja) * 2008-10-29 2010-06-17 Panasonic Corp 半導体装置
US8598602B2 (en) 2009-01-12 2013-12-03 Cree, Inc. Light emitting device packages with improved heat transfer
US7923739B2 (en) * 2009-06-05 2011-04-12 Cree, Inc. Solid state lighting device
US8860043B2 (en) * 2009-06-05 2014-10-14 Cree, Inc. Light emitting device packages, systems and methods
US9111778B2 (en) 2009-06-05 2015-08-18 Cree, Inc. Light emitting diode (LED) devices, systems, and methods
US8686445B1 (en) 2009-06-05 2014-04-01 Cree, Inc. Solid state lighting devices and methods
TWI469289B (zh) 2009-12-31 2015-01-11 矽品精密工業股份有限公司 半導體封裝結構及其製法
US8269244B2 (en) * 2010-06-28 2012-09-18 Cree, Inc. LED package with efficient, isolated thermal path
US8648359B2 (en) 2010-06-28 2014-02-11 Cree, Inc. Light emitting devices and methods
USD643819S1 (en) 2010-07-16 2011-08-23 Cree, Inc. Package for light emitting diode (LED) lighting
USD679842S1 (en) 2011-01-03 2013-04-09 Cree, Inc. High brightness LED package
US8610140B2 (en) 2010-12-15 2013-12-17 Cree, Inc. Light emitting diode (LED) packages, systems, devices and related methods
US11101408B2 (en) 2011-02-07 2021-08-24 Creeled, Inc. Components and methods for light emitting diode (LED) lighting
TW201251140A (en) 2011-01-31 2012-12-16 Cree Inc High brightness light emitting diode (LED) packages, systems and methods with improved resin filling and high adhesion
JP5796309B2 (ja) * 2011-03-15 2015-10-21 セイコーエプソン株式会社 電気光学装置及び電子機器
US20120241926A1 (en) * 2011-03-23 2012-09-27 Zigmund Ramirez Camacho Integrated circuit packaging system with leveling standoff and method of manufacture thereof
JP5927434B2 (ja) * 2011-09-30 2016-06-01 パナソニックＩｐマネジメント株式会社 慣性力センサ
US8937374B2 (en) * 2011-12-22 2015-01-20 Panasonic Corporation Semiconductor package, method and mold for producing same, input and output terminals of semiconductor package
JP6182916B2 (ja) * 2013-03-15 2017-08-23 日亜化学工業株式会社 発光装置の封止部材の取り外し方法
EP2975096B1 (en) 2014-07-17 2021-11-17 3M Innovative Properties Company Pressure sensitive adhesive assembly suitable for bonding to uneven substrates
CN112655285B (zh) * 2018-10-05 2022-04-01 株式会社东芝 半导体封装

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5267966A (en) * 1975-12-03 1977-06-06 Toshiba Corp Manufacture of semiconductor unit
JPS6050354B2 (ja) * 1980-11-14 1985-11-08 松下電子工業株式会社 樹脂封止型半導体装置
JPS57176751A (en) 1981-04-22 1982-10-30 Toshiba Corp Semiconductor device
JPS6050354A (ja) 1983-08-31 1985-03-20 株式会社日立製作所 極低温冷凍装置における冷凍能力制御方法
JPS6086851A (ja) * 1983-10-19 1985-05-16 Nec Corp 樹脂封止型半導体装置
JPS6426420A (en) 1987-07-23 1989-01-27 Nissha Printing Device for injection molding and simultaneous decorating and manufacture of injection-molded and simultaneously decorated product
EP0351581A1 (de) * 1988-07-22 1990-01-24 Oerlikon-Contraves AG Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
JPH02122555A (ja) * 1988-10-31 1990-05-10 Mitsui High Tec Inc 半導体装置の製造方法
JPH02134832A (ja) * 1988-11-16 1990-05-23 Seiko Epson Corp 集積回路チップのモールド方法
JPH02209739A (ja) * 1989-02-09 1990-08-21 Mitsui Petrochem Ind Ltd 半導体装置の製造方法
US5000903A (en) 1989-04-06 1991-03-19 Libbey-Owens-Ford Co. Method of molding plastic products having chemically bonded protective coatings
JP2840316B2 (ja) 1989-09-06 1998-12-24 新光電気工業株式会社 半導体装置およびその製造方法
JPH03131059A (ja) * 1989-10-16 1991-06-04 Mitsubishi Electric Corp 半導体装置
JPH03240260A (ja) 1990-02-19 1991-10-25 Matsushita Electric Ind Co Ltd 集積回路装置の製造方法
US5218759A (en) * 1991-03-18 1993-06-15 Motorola, Inc. Method of making a transfer molded semiconductor device
JPH04337657A (ja) 1991-05-14 1992-11-25 Hitachi Cable Ltd 半導体装置用リードフレーム
JPH0547954A (ja) * 1991-08-20 1993-02-26 Toshiba Corp 樹脂封止型半導体装置
FR2684802B1 (fr) * 1991-12-04 2001-06-08 Gemplus Card Internat Procede de moulage de micromodules de circuits integres.
JP3246769B2 (ja) * 1992-07-15 2002-01-15 株式会社日立製作所 半導体装置及びその製造方法
JPH0729927A (ja) * 1993-07-07 1995-01-31 Hitachi Ltd 半導体集積回路装置の製造方法
JPH0745765A (ja) * 1993-07-27 1995-02-14 Fuji Electric Co Ltd 樹脂封止型半導体装置の樹脂封止法
US5441684A (en) * 1993-09-24 1995-08-15 Vlsi Technology, Inc. Method of forming molded plastic packages with integrated heat sinks
US5674343A (en) 1994-04-19 1997-10-07 Nitto Denko Corporation Method for manufacturing a semiconductor
US5846477A (en) 1994-12-08 1998-12-08 Nitto Denko Corporation Production method for encapsulating a semiconductor device
JP3246848B2 (ja) 1995-02-22 2002-01-15 アピックヤマダ株式会社 汎用ゲート位置樹脂モールド装置および樹脂モールド方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819800B1 (ko) * 2005-04-15 2008-04-07 삼성테크윈 주식회사 반도체 패키지용 리드 프레임
KR100785744B1 (ko) * 2006-10-23 2007-12-18 크루셜텍 (주) 광 포인팅 장치의 이미지 센서 패키징 방법

Also Published As

Publication number Publication date
US20010045640A1 (en) 2001-11-29
US6291274B1 (en) 2001-09-18
TW385509B (en) 2000-03-21
KR100500919B1 (ko) 2005-07-14
EP0977251A1 (en) 2000-02-02
JP3255646B2 (ja) 2002-02-12
CN1246963A (zh) 2000-03-08
WO1998035382A1 (en) 1998-08-13
CN1122304C (zh) 2003-09-24
EP0977251B1 (en) 2011-11-16
EP0977251A4 (en) 2005-09-28

Similar Documents

Publication Publication Date Title
KR100500919B1 (ko) 수지봉입형 반도체장치 및 그 제조방법
US10566271B2 (en) Carrier-free semiconductor package and fabrication method
JP3562311B2 (ja) リードフレームおよび樹脂封止型半導体装置の製造方法
KR100301357B1 (ko) 반도체장치및그제조방법및리드프레임의제조방법
KR100304681B1 (ko) 몰드bga형반도체장치및그제조방법
JP3461720B2 (ja) 樹脂封止型半導体装置
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
KR0152901B1 (ko) 플라스틱 반도체 패키지 및 그 제조방법
KR100445072B1 (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
US6483187B1 (en) Heat-spread substrate
JP2003017518A (ja) 混成集積回路装置の製造方法
JP2000243887A (ja) 半導体装置とその製造方法
US6894904B2 (en) Tab package
JP3478139B2 (ja) リードフレームの製造方法
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
JP3458057B2 (ja) 樹脂封止型半導体装置
JP4334047B2 (ja) 半導体装置とその製造方法
JP3443406B2 (ja) 樹脂封止型半導体装置
JP3445930B2 (ja) 樹脂封止型半導体装置
KR100487135B1 (ko) 볼그리드어레이패키지
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
KR100197876B1 (ko) 반도체 패키지 및 그 제조방법
JP2003318208A (ja) 樹脂封止型半導体装置の製造方法
JP2001127196A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110617

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee