JP2003100980A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003100980A
JP2003100980A JP2001297620A JP2001297620A JP2003100980A JP 2003100980 A JP2003100980 A JP 2003100980A JP 2001297620 A JP2001297620 A JP 2001297620A JP 2001297620 A JP2001297620 A JP 2001297620A JP 2003100980 A JP2003100980 A JP 2003100980A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead terminals
lead
resin
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001297620A
Other languages
English (en)
Inventor
Masayuki Sakakibara
正之 榊原
Masaru Morishita
勝 森下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2001297620A priority Critical patent/JP2003100980A/ja
Priority to PCT/JP2002/010090 priority patent/WO2003030259A1/ja
Priority to KR1020047003953A priority patent/KR100798543B1/ko
Priority to CNB028188616A priority patent/CN100356560C/zh
Priority to US10/490,980 priority patent/US7098081B2/en
Priority to DE10297264T priority patent/DE10297264B4/de
Publication of JP2003100980A publication Critical patent/JP2003100980A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/1084—Notched leads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 リード端子の先端面にハンダを付けることが
容易な半導体装置及びそのリードフレームを用いた半導
体装置の製造方法を提供する 【解決手段】 半導体装置１００が有するリード端子１
１ａ〜１１ｈそれぞれは、その露出部分１２ａ〜１２ｈ
の先端面１３ａ〜１３ｈに切り欠き面１５ａ〜１５ｈが
形成されており、切り欠き面１５ａ〜１５ｈにはハンダ
濡れ性を向上させるメッキが施されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子を搭載
した半導体装置及びその半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】従来、図８に示すように、リードフレー
ムを用いた半導体装置２００が提案されている。この半
導体装置２００は、リードフレーム２１０の半導体素子
搭載側と各リード端子２１１間の双方を樹脂２１９でモ
ールドしたものである。各リード端子２１１は、半導体
素子搭載部２１６上の半導体素子２１８とボンディング
ワイヤ２１７で接続されている。また、各リード端子２
１１の樹脂２１９から露出した露出部分は、ハンダが容
易に付着するようにメッキ処理されている。
【０００３】
【発明が解決しようとする課題】しかしながら、リード
フレーム２１０が有する各リード端子２１１の先端面２
１３は、リード端子２１１が切断され形成された面であ
り、メッキ処理後に切断が行われるリード端子２１１
は、その先端面２１３にメッキが施されておらず、ハン
ダが付き難い。
【０００４】このような問題に鑑みて、本発明は、リー
ド端子の先端面にハンダを付けることが容易な半導体装
置及びその半導体装置の製造方法を提供することを課題
とする。
【０００５】
【課題を解決するための手段】上記課題を解決するた
め、本発明による半導体装置は、複数個のリード端子を
有するリードフレームに半導体素子が搭載され、複数個
のリード端子それぞれと半導体素子とが電気的に接続さ
れ、半導体素子が搭載されているリードフレームの搭載
側と各リード端子間との双方が樹脂でモールドされた半
導体装置であって、複数個のリード端子それぞれの露出
部分の先端面はリードフレームの素材よりハンダ濡れ性
が良い金属でメッキが施されている、ことを特徴とす
る。
【０００６】これにより、半導体装置は、複数個のリー
ド端子それぞれの露出部分の先端面にハンダ濡れ性を向
上させるメッキが施されているので、リード端子の先端
面にハンダを付けることが容易になる。
【０００７】また、本発明による半導体装置では、複数
個のリード端子それぞれの露出部分の先端面は、切断面
と切り欠き面とで構成され、切り欠き面には、メッキが
施されていることを特徴とする。また、メッキは、金、
銀、パラジウム及びそれらの合金のうちいずれかである
ことを特徴とする。
【０００８】また、本発明による半導体装置製造方法
は、複数個のリード端子それぞれにスルーホールが形成
されており、スルーホールの内壁面にハンダ濡れ性を向
上させるメッキが施されているリードフレームに半導体
素子を搭載し、複数個のリード端子それぞれと半導体素
子とを電気的に接続し、半導体素子が搭載される前記リ
ードフレームの搭載側と各リード端子間との双方をスル
ーホールが露出するように樹脂でモールドし、複数個の
リード端子それぞれをスルーホールが形成されている位
置で切断して、スルーホールの内壁面それぞれの一部を
複数個のリード端子の先端面の一部とする半導体装置を
製造することを特徴とする。
【０００９】これにより、複数個のリード端子が切断さ
れることによって形成された先端面にハンダ濡れ性を向
上させるメッキが施されているので、リード端子の先端
面にハンダを付けることが容易な半導体装置を得ること
ができる。
【００１０】また、本発明による半導体装置製造方法で
は、半導体素子が搭載されるリードフレームの搭載側と
各リード端子間との双方を樹脂でモールドする際に、前
記スルーホールが金型によって塞がれていることを特徴
とする。
【００１１】
【発明の実施の形態】以下、添付図面を参照して本発明
の好適な実施の形態について詳細に説明する。なお、説
明の理解を容易にするため、各図面において同一の構成
要素に対しては可能な限り同一の参照番号を付し、重複
する説明は省略する。
【００１２】まず、本発明に係る半導体装置の実施形態
について説明する。図１は本実施形態に係る半導体装置
１００の斜視図であり、図２は本実施形態に係る半導体
装置１００の断面図である。以下、図１及び図２を用い
て説明する。
【００１３】半導体装置１００は、リードフレーム１０
と、ボンディングワイヤ１７ａ〜１７ｈ（図と異なる）
と、半導体素子１８と、樹脂１９とで構成されている。
【００１４】リードフレーム１０は、金属製であり、例
えば銅合金や鉄合金でつくられている。このリードフレ
ーム１０は、８個のリード端子１１ａ〜１１ｈと半導体
素子搭載部１６とを含んでいる。なお、図２は、リード
フレーム１０に垂直であってリード端子１１ｂ及びリー
ド端子１１ｆと交差する線に沿って切断したときの（図
１に示す点線に沿って切断したときの）断面図である。
【００１５】半導体素子１８は、光半導体素子やＩＣチ
ップなどであり、半導体素子搭載部１６に接着剤で接着
され搭載されている。この半導体素子１８は、その表面
にボンディングパッド（図示せず）が形成されている。
【００１６】半導体装置１００は、このボンディングワ
イヤ１７ａ〜１７ｈを複数本有している。ボンディング
ワイヤ１７ａ〜１７ｈは金製の細線である。ボンディン
グワイヤ１７ａ〜１７ｈの一端は、半導体素子１８の表
面にある何れかのボンディングパッドに接続されてい
て、他端は何れかのリード端子１１ａ〜１１ｈに接続さ
れている。
【００１７】樹脂１９は、絶縁性を有し、各リード端子
１１ａ〜１１ｈの一部と、半導体素子搭載部１６と、ボ
ンディングワイヤ１７ａ〜１７ｈと、半導体素子１８と
を封止している。また、樹脂１９は、各ボンディングワ
イヤ１７ａ〜１７ｈ同士の短絡も防いでいる。
【００１８】樹脂１９は、半導体素子１８が搭載されて
いるリードフレーム１０の搭載側と各リード端子１１ａ
〜１１ｈ間とをモールドしている。また、樹脂１９は、
リードフレーム１０の非搭載側もリードフレーム１０が
露出しない程度にモールドしている。しかし、リードフ
レーム１０の搭載側の樹脂１９の厚さに比べ、リードフ
レーム１０の非搭載側の樹脂１９の厚さは薄い。これ
は、基板への実装時に、リード端子１１ａ〜１１ｈを折
り曲げることなくリード端子１１ａ〜１１ｈを長くする
必要がないようにするためである。また、リード端子１
１ａ〜１１ｈ間の樹脂１９の厚さは、リード端子１１ａ
〜１１ｈの厚さとほぼ同じである。
【００１９】リードフレーム１０が有する各リード端子
１１ａ〜１１ｈは、半導体素子１８に近い側が樹脂１９
で封止されていて、半導体素子１８に遠い側が露出部分
１２ａ〜１２ｈとなっている。次に、図２に示すリード
端子１１ｂの露出部分１２ｂを図３を用いて説明する。
図３は本実施形態に係る半導体装置１００が有するリー
ド端子１１ｂの露出部分１２ｂの拡大図である。リード
端子１１ｂは、露出部分１２ｂを含んでおり、露出部分
１２ｂは、先端に先端面１３ｂを含んでいる。さらに、
先端面１３ｂは、切断面１４ｂと切り欠き面１５ｂとで
構成されている。
【００２０】切り欠き面１５ｂは、リード端子１１ｂの
露出部分１２ｂの先端から切り欠いたように形成されて
いる。なお、切り欠き面１５ｂは、露出部分１２ｂの先
端から切り欠いたように形成された面のため、上記のよ
うに称することとする。
【００２１】リード端子１１ｂを含むリードフレーム１
０の表面にはメッキが施されている。なお、ここでのメ
ッキは、リードフレーム１０の素材の金属よりもハンダ
濡れ性が良い金属であり、半導体素子１８とリード端子
１１ａ〜１１ｈとを接続するボンディングワイヤ１７ａ
〜１７ｈの接続性とハンダ濡れ性との両方を向上させる
金属である。具体的には、金、銀、パラジウム及びそれ
らの合金などであり、それらを複数積層して構成しても
構わない。
【００２２】先端面１３ｂは、メッキが施されている部
分とメッキが施されていない部分とを有している。メッ
キが施されている部分は切り欠き面１５ｂであり、メッ
キが施されていない部分は切断面１４ｂである。従っ
て、切断面１４ｂはハンダ濡れ性が悪く、切り欠き面１
５ｂはハンダ濡れ性が良い。
【００２３】このように、先端面１３ｂにメッキが施さ
れている面とメッキが施されていない面とがあるのは、
製造上、リードフレーム１０全体にメッキを施した後
に、各リード端子１１ａ〜１１ｈを切断したからであ
る。従って、切断されたことによって形成された切断面
１４ｂは、メッキが施されていない。
【００２４】以上、図３を用いてリード端子１１ｂの露
出部分１２ｂを説明したが、この露出部分１２ｂの構成
は、他のリード端子１１ａ，１１ｃ〜１１ｈの露出部分
１２ａ，１２ｃ〜１２ｈと同じである。よって、リード
端子１１ａ，１１ｃ〜１１ｈの露出部分１２ａ，１２ｃ
〜１２ｈの説明は省略する。
【００２５】このような半導体装置１００のリード端子
１１ａ〜１１ｈは、基板上の配線パターンと電気的に接
続される。まず、リード端子１１ａ〜１１ｈを配線パタ
ーンに接続するには、半導体装置１００が基板上に置か
れる。その後、リード端子１１ａ〜１１ｈの先端面１３
ａ〜１３ｈと基板上の配線パターンとにハンダが付けら
れる。図４は本実施形態に係る半導体装置１００のリー
ド端子１１ａ，１１ｂを配線パターン２ａ，２ｂに接続
したときの様子を示す図である。なお、図４では、リー
ド端子１１ｃ〜１１ｈを配線パターン２ｃ〜２ｈに接続
したときの様子が省略されている。
【００２６】図４に示すように、ハンダ１ａ，１ｂは、
リード端子１１ａ，１１ｂの先端面１３ａ，１３ｂと基
板上の配線パターン２ａ，２ｂとに付けたのにもかかわ
らず、リード端子１１ａ，１１ｂの露出部分１２ａ，１
２ｂの上面に這い上がっている。これは、切り欠き面１
５ａ，１５ｂにハンダ濡れ性が良いメッキを施している
ためである。つまり、ハンダ濡れ性が良いメッキは、ハ
ンダ１ａ，１ｂが露出部分１２ａ，１２ｂの上面へ這い
上がることを助けている。
【００２７】仮に、この切り欠き面１５ａ，１５ｂがな
く、先端面１３ａ，１３ｂにメッキが施されていないと
すると、リード端子１１ａ，１１ｂの露出部分１２ａ，
１２ｂの上面にハンダ１ａ，１ｂが這い上がらない。
【００２８】このように、リード端子１１ａ，１１ｂ
は、先端面１３ａ，１３ｂにハンダ濡れ性が良いメッキ
で施された切り欠き面１５ａ，１５ｂを備えているの
で、リード端子１１ａ，１１ｂの先端面１３ａ，１３ｂ
にハンダ１ａ，１ｂを付けることを容易にしている。ま
た、ハンダ１ａ，１ｂが露出部分１２ａ，１２ｂの上面
に這い上がり、リード端子１１ａ，１１ｂと基板上の配
線パターン２ａ，２ｂとの接続を確実にしている。な
お、以上の説明は、リード端子１１ｃ〜１１ｈと配線パ
ターン２ｃ〜２ｈとの接続においても同様である。
【００２９】以上、半導体装置１００は、リード端子１
１ａ〜１１ｈの先端面１３ａ〜１３ｈにメッキが施され
た切り欠き面１５ａ〜１５ｈを備えるため、リード端子
１１ａ〜１１ｈの先端面１３ａ〜１３ｈのハンダ濡れ性
が良く、リード端子１１ａ〜１１ｈの先端面１３ａ〜１
３ｈにハンダを付けることが容易になる。
【００３０】次に、リードフレーム自体の構成について
詳細に説明する。図５は本実施形態に係る半導体装置１
００に用いられるリードフレーム２０の構成を示す図で
ある。なお、８個のリード端子２１ａ〜２１ｈは、前述
した８個のリード端子１１ａ〜１１ｈと形状が異なるの
みであるので、説明を省略する。また、半導体素子搭載
部１６についても説明を省略する。
【００３１】リードフレーム２０は、８個のリード端子
２１ａ〜２１ｈと半導体素子搭載部１６とに加え、ダム
バー２９を含んでいる。このリードフレーム２０は、金
属製であり、例えば銅合金や鉄合金によってつくられて
いる。
【００３２】リードフレーム２０が有する８個のリード
端子２１ａ〜２１ｈそれぞれには、スルーホール２７ａ
〜２７ｈが形成されている。このスルーホール２７ａ〜
２７ｈは楕円形状である。このリード端子２１ａ〜２１
ｈそれぞれは、切断されていない。
【００３３】ダムバー２９は、リード端子２１ａ〜２１
ｈに接続されており、モールド時に各リード端子２１ａ
〜２１ｈ間へ流れ込む樹脂１９がダムバー２９の位置で
せき止められるようにする。
【００３４】以上のような形状のリードフレーム２０
は、その周囲全体にメッキが施されており、好適には金
や銀やパラジウム、またはそれらの合金でメッキが施さ
れている。また、このメッキは、ワイヤボンディングし
易くするためにも施されている。
【００３５】また、リードフレーム２０の周囲全体にメ
ッキが施されているので、スルーホール２７ａ〜２７ｈ
の内壁面２８ａ〜２８ｈにも、メッキが施されている。
【００３６】今、８個のリード端子２１ａ〜２１ｈそれ
ぞれをスルーホール２７ａ〜２７ｈが形成されている位
置（例えば、図５の点線で示すＡの位置）で切断したと
する。そうすると、８個のリード端子２１ａ〜２１ｈそ
れぞれは、図３を用いた説明と同様の先端面１３ａ〜１
３ｈが形成される。つまり、スルーホール２７ａ〜２７
ｈの内壁面２８ａ〜２８ｈの一部（半導体素子１８に近
い側）が、図３で示した切り欠き面１５ａ〜１５ｈと同
様の構成を形成し、リード端子２１ａ〜２１ｈが切断さ
れた部分は、図３で示した切断面１４ａ〜１４ｈと同様
の構成を形成する。従って、切断によって形成された８
個のリード端子２１ａ〜２１ｈの切断面１４ａ〜１４ｈ
には、メッキが施されておらず、切り欠き面１５ａ〜１
５ｈには、メッキが施されていることになる。
【００３７】以上より、リードフレーム２０は、８個の
リード端子２１ａ〜２１ｈそれぞれにスルーホール２７
ａ〜２７ｈが形成されていて、そのスルーホール２７ａ
〜２７ｈの内壁面２８ａ〜２８ｈにメッキが施されてい
るので、リード端子の先端面にハンダを付けることが容
易な半導体装置１００を得ることが可能となる。
【００３８】次に、本発明に係る半導体装置製造方法の
実施形態について説明する。半導体装置１００の製造に
は、前述したリードフレーム２０が用いられる。図６は
本実施形態に係る半導体装置１００の製造プロセスを示
すフローチャートである。まず、図５を用いて説明した
リードフレーム２０の半導体素子搭載部１６に半導体素
子１８が搭載される（Ｓ１）。この半導体素子１８は、
半導体素子搭載部１６に接着剤を用いて接着され搭載さ
れる。
【００３９】その後、ワイヤボンディングが行われる
（Ｓ２）。ここでは、半導体素子１８が有するボンディ
ングパッドとリード端子２１ａ〜２１ｈとがボンディン
グワイヤ１７ａ〜１７ｈで接続される。なお、ここで
は、半導体素子１８とリード端子２１ａ〜２１ｈとの接
続をワイヤボンディングで行っているが、これに限られ
るものではなく、単に電気的に接続すれば良い。従っ
て、ボンディングワイヤ１７ａ〜１７ｈで接続されない
リード端子２１ａ〜２１ｈもあり、ボンディングワイヤ
１７ａ〜１７ｈの本数は、８本とは限らない。
【００４０】次に、モールドが行われる（Ｓ３）。モー
ルドする際には金型を用いる。モールドの様子を図７を
用いて説明する。
【００４１】図７は本実施形態に係る半導体装置１００
の樹脂１９を金型５０で成形する際の様子を示す図であ
る。樹脂１９は、図７に示す上型５０ａと下型５０ｂと
によって構成される成形金型５０で成形される。ここで
は、リードフレーム２０に半導体素子１８を搭載し半導
体素子１８とリード端子２１ａ〜２１ｈとを電気的に接
続したものが、上型５０ａと下型５０ｂとによって形成
された空間に入れられる。その後、樹脂１９が金型５０
で形成された空間に充填される。
【００４２】このとき、上型５０ａと下型５０ｂとは、
リードフレーム２０のリード端子２１ａ〜２１ｈの一部
を挟み込んでいる。また、上型５０ａと下型５０ｂと
は、スルーホール２７ａ〜２７ｈを塞ぐようにリード端
子２１ａ〜２１ｈを挟み込んでいる。挟み込まれたリー
ド端子２１ａ〜２１ｈの一部は、樹脂１９で封止される
ことがない。これは、樹脂１９が上型５０ａと下型５０
ｂで挟み込まれたリード端子２１ａ〜２１ｈの一部分に
流れ出さないためである。従って、リードフレーム２０
を挟み込むことは、リード端子２１ａ〜２１ｈの露出部
分１２ａ〜１２ｈを形成し、かつ、リード端子２１ａ〜
２１ｈに形成されているスルーホール２７ａ〜２７ｈに
樹脂１９が充填してしまうことを防止している。
【００４３】また、樹脂１９は、リード端子２１ａ〜２
１ｈ間へ流れ込む。これは、金型５０がリード端子２１
ａ〜２１ｈ間まで挟み込むことができないためである。
また、リード端子２１間に流れ込んだ樹脂１９は、ダム
バー２９の位置でせき止められ、それ以上流れ出さない
ようになる。
【００４４】さらに、樹脂１９は、リードフレーム２０
の半導体素子１８の非搭載側にも流れ込む。但し、金型
５０によって挟み込まれたリード端子２１の一部分には
流れ込まない。この非搭載側に流れ込む樹脂１９の量
は、搭載側にも流れ込む樹脂１９の量に比べて少ない。
【００４５】樹脂１９の硬化後、モールドされた各構成
要素を含む樹脂１９によって封止された封止体が成形金
型５０から取り出される。この封止体は、ボンディング
ワイヤ１７ａ〜１７ｈが互いに接することなく封止して
おり、また、ボンディングワイヤ１７ａ〜１７ｈが樹脂
１９からはみ出さないように封止している。
【００４６】次に、各リード端子２１ａ〜２１ｈが切断
される（Ｓ４）。リード端子２１ａ〜２１ｈは、図５の
点線で示すＡの位置で切断される。言い換えれば、リー
ド端子２１は、スルーホール２７ａ〜２７ｈが形成され
ている位置で切断される。なお、樹脂１９がリード端子
２１ａ〜２１ｈ間に流れ出しているため、流れ出した樹
脂１９と共に各リード端子２１ａ〜２１ｈは切断され
る。切断では、リード端子２１ａ〜２１ｈと樹脂１９と
の接着部（接する部分）に負担がかからないように、回
転可能なダイヤモンド薄刃を用いたダイシング装置や押
し切り型切断装置が使われる。この装置によって、各リ
ード端子２１ａ〜２１ｈは、各リード端子２１ａ〜２１
ｈ間の樹脂１９と共に切断されて、半導体装置１００が
形成される。
【００４７】なお、図５の点線で示すＡの位置は、スル
ーホール２７ａ〜２７ｈが形成されている位置である。
従って、切断され形成された半導体装置１００のリード
端子２１ａ〜２１ｈの先端面１３ａ〜１３ｈには、スル
ーホール２７ａ〜２７ｈの内壁面２８ａ〜２８ｈの一部
が残っている。このスルーホール２７ａ〜２７ｈの内壁
面２８ａ〜２８ｈの一部は、切り欠き面１５ａ〜１５ｈ
となる。なお、この切り欠き面１５ａ〜１５ｈはメッキ
が施されている。
【００４８】以上により、リード端子２１ａ〜２１ｈの
先端面にスルーホール２７ａ〜２７ｈの内壁面２８ａ〜
２８ｈの一部である切り欠き面１５ａ〜１５ｈを備えた
半導体装置１００を得ることができる。この切り欠き面
１５ａ〜１５ｈにはメッキが施されているので、リード
端子２１ａ〜２１ｈの先端面１３ａ〜１３ｈのハンダ濡
れ性が良い。従って、リード端子２１ａ〜２１ｈの先端
面１３ａ〜１３ｈにハンダを付けることが容易な半導体
装置１００を得ることが可能となる。
【００４９】以上、本実施形態では、スルーホール２７
ａ〜２７ｈを楕円形状としたが、これに限られるもので
はなく、円形状、長円形状、菱形状や矩形状などの他の
形状に変更可能である。
【００５０】
【発明の効果】本発明の半導体装置は、リード端子の先
端面にハンダ濡れ性を向上させるメッキが施されている
ため、リード端子の先端面にハンダを付けることが容易
になる。
【００５１】また、本発明の半導体装置製造方法は、複
数個のリード端子が切断されることによって形成された
先端面にハンダ濡れ性を向上させるメッキが施されてい
るので、リード端子の先端面にハンダを付けることが容
易な半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本実施形態に係る半導体装置１００の斜視図で
ある。
【図２】本実施形態に係る半導体装置１００の断面図で
ある。
【図３】本実施形態に係る半導体装置１００が有するリ
ード端子１１ｂの露出部分１２ｂの拡大図である。
【図４】本実施形態に係る半導体装置１００のリード端
子１１ａ，１１ｂを配線パターン２ａ，２ｂに接続した
様子を示す図である。
【図５】本実施形態に係る半導体装置１００に用いられ
るリードフレーム２０の構成を示す図である。
【図６】本実施形態に係る半導体装置１００の製造プロ
セスを示すフローチャートである。
【図７】本実施形態に係る半導体装置１００の樹脂１９
を金型５０で成形する際の様子を示す図である。
【図８】従来の半導体装置２００の構成を示す図であ
る。
【符号の説明】
１０，２０…リードフレーム、１１ａ〜１１ｈ，２１ａ
〜２１ｈ…リード端子、１２ａ〜１２ｈ…露出部分、１
３ａ〜１３ｈ…先端面、１４ａ〜１４ｈ…切断面、１５
ａ〜１５ｈ…切り欠き面、１６…半導体素子搭載部、１
７ａ〜１７ｈ…ボンディングワイヤ、１８…半導体素
子、１９…樹脂、２７ａ〜２７ｈ…スルーホール、２８
ａ〜２８ｈ…内壁面、１００…半導体装置。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 複数個のリード端子を有するリードフレ
    ームに半導体素子が搭載され、前記複数個のリード端子
    それぞれと前記半導体素子とが電気的に接続され、前記
    半導体素子が搭載されている前記リードフレームの搭載
    側と各リード端子間との双方が樹脂でモールドされた半
    導体装置であって、 前記複数個のリード端子それぞれの露出部分の先端面は
    前記リードフレームの素材よりハンダ濡れ性が良い金属
    でメッキが施されている、 ことを特徴とする半導体装置。
  2. 【請求項２】 前記複数個のリード端子それぞれの露出
    部分の先端面は、切断面と切り欠き面とで構成され、 前記切り欠き面には、メッキが施されていることを特徴
    とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記メッキは、金、銀、パラジウム及び
    それらの合金のうちいずれかであることを特徴とする請
    求項１記載の半導体装置。
  4. 【請求項４】 複数個のリード端子それぞれにスルーホ
    ールが形成されており、前記スルーホールの内壁面にハ
    ンダ濡れ性を向上させるメッキが施されているリードフ
    レームに半導体素子を搭載し、 前記複数個のリード端子それぞれと前記半導体素子とを
    電気的に接続し、 前記半導体素子が搭載される前記リードフレームの搭載
    側と各リード端子間との双方を前記スルーホールが露出
    するように樹脂でモールドし、 前記複数個のリード端子それぞれを前記スルーホールが
    形成されている位置で切断して、 前記スルーホールの内壁面それぞれの一部を前記複数個
    のリード端子の先端面の一部とする半導体装置を製造す
    ることを特徴とする半導体装置製造方法。
  5. 【請求項５】 前記半導体素子が搭載される前記リード
    フレームの搭載側と各リード端子間との双方を樹脂でモ
    ールドする際に、前記スルーホールが金型によって塞が
    れていることを特徴とする請求項４記載の半導体装置製
    造方法。
JP2001297620A 2001-09-27 2001-09-27 半導体装置及びその製造方法 Pending JP2003100980A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001297620A JP2003100980A (ja) 2001-09-27 2001-09-27 半導体装置及びその製造方法
PCT/JP2002/010090 WO2003030259A1 (fr) 2001-09-27 2002-09-27 Dispositif semi-conducteur et son procede de fabrication
KR1020047003953A KR100798543B1 (ko) 2001-09-27 2002-09-27 반도체 장치 및 그 제조 방법
CNB028188616A CN100356560C (zh) 2001-09-27 2002-09-27 半导体装置及其制造方法
US10/490,980 US7098081B2 (en) 2001-09-27 2002-09-27 Semiconductor device and method of manufacturing the device
DE10297264T DE10297264B4 (de) 2001-09-27 2002-09-27 Halbleitervorrichtung und Verfahren zu deren Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001297620A JP2003100980A (ja) 2001-09-27 2001-09-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003100980A true JP2003100980A (ja) 2003-04-04

Family

ID=19118657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001297620A Pending JP2003100980A (ja) 2001-09-27 2001-09-27 半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US7098081B2 (ja)
JP (1) JP2003100980A (ja)
KR (1) KR100798543B1 (ja)
CN (1) CN100356560C (ja)
DE (1) DE10297264B4 (ja)
WO (1) WO2003030259A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016136608A (ja) * 2015-01-16 2016-07-28 新日本無線株式会社 半導体装置
US9472351B2 (en) 2014-01-09 2016-10-18 Murata Manufacturing Co., Ltd. Solid electrolytic capacitor, electronic component module, method for producing solid electrolytic capacitor and method for producing electronic component module
JP2017199888A (ja) * 2016-04-30 2017-11-02 新日本無線株式会社 半導体装置の製造方法及び半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011018851B4 (de) * 2011-04-27 2015-04-02 Texas Instruments Deutschland Gmbh Anschlussloser Baustein und Anordnung davon, Verfahren zur Herstellung eines anschlusslosen Bausteins
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
JP6370617B2 (ja) * 2014-06-13 2018-08-08 Ntn株式会社 チップアンテナ
JPWO2017141844A1 (ja) * 2016-02-19 2018-12-06 パナソニックＩｐマネジメント株式会社 コンデンサおよびコンデンサの製造方法
CN106048679A (zh) * 2016-05-30 2016-10-26 北京首钢微电子有限公司 一种集成电路的电镀方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793338B2 (ja) 1985-11-11 1995-10-09 スタンレー電気株式会社 ミニモールド型ｌｅｄの製造方法
KR960006710B1 (ko) 1987-02-25 1996-05-22 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
JPH02302068A (ja) 1989-05-16 1990-12-14 Nec Corp トランスファーモールド型混成集積回路
JPH03108745A (ja) 1989-09-22 1991-05-08 Seiko Epson Corp 半導体装置
JPH0472649A (ja) 1990-07-12 1992-03-06 Nec Corp 半導体チップ収納ケース
JPH0472649U (ja) * 1990-11-06 1992-06-26
JPH0555438A (ja) * 1991-08-26 1993-03-05 Rohm Co Ltd 電子部品のリード端子構造
US5767580A (en) * 1993-04-30 1998-06-16 Lsi Logic Corporation Systems having shaped, self-aligning micro-bump structures
JPH07111307A (ja) 1993-10-12 1995-04-25 Hitachi Ltd 半導体装置
JP3541491B2 (ja) * 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
JPH0864743A (ja) 1994-08-24 1996-03-08 Sony Corp リードフレームとこれを用いた半導体装置の製造方法
JP3507251B2 (ja) * 1995-09-01 2004-03-15 キヤノン株式会社 光センサｉｃパッケージおよびその組立方法
DE69702399T2 (de) * 1996-08-02 2001-02-15 Schlumberger Systems & Service Kombinierte chipkarte
DE19639025C2 (de) * 1996-09-23 1999-10-28 Siemens Ag Chipmodul und Verfahren zur Herstellung eines Chipmoduls
JPH10207467A (ja) 1997-01-27 1998-08-07 Citizen Electron Co Ltd 表面実装型電磁発音体及びその製造方法
KR100500919B1 (ko) * 1997-02-10 2005-07-14 마츠시타 덴끼 산교 가부시키가이샤 수지봉입형 반도체장치 및 그 제조방법
KR100254267B1 (ko) * 1997-03-20 2000-05-01 유무성 비.지.에이패키지및그제조방법
FR2778769B1 (fr) * 1998-05-15 2001-11-02 Gemplus Sca Carte a circuit integre comportant un bornier d'interface et procede de fabrication d'une telle carte
JP3553405B2 (ja) * 1999-03-03 2004-08-11 ローム株式会社 チップ型電子部品
JP2001077268A (ja) 1999-06-28 2001-03-23 Matsushita Electronics Industry Corp 樹脂封止型半導体装置およびその製造方法
JP2001035961A (ja) 1999-07-21 2001-02-09 Sony Corp 半導体装置及びその製造方法
JP3644859B2 (ja) * 1999-12-02 2005-05-11 沖電気工業株式会社 半導体装置
JP2002319011A (ja) * 2001-01-31 2002-10-31 Canon Inc 半導体装置、半導体装置の製造方法及び電子写真装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472351B2 (en) 2014-01-09 2016-10-18 Murata Manufacturing Co., Ltd. Solid electrolytic capacitor, electronic component module, method for producing solid electrolytic capacitor and method for producing electronic component module
JP2016136608A (ja) * 2015-01-16 2016-07-28 新日本無線株式会社 半導体装置
JP2017199888A (ja) * 2016-04-30 2017-11-02 新日本無線株式会社 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
DE10297264B4 (de) 2008-10-30
CN100356560C (zh) 2007-12-19
KR20040041164A (ko) 2004-05-14
CN1559085A (zh) 2004-12-29
WO2003030259A1 (fr) 2003-04-10
US20050003582A1 (en) 2005-01-06
KR100798543B1 (ko) 2008-01-28
US7098081B2 (en) 2006-08-29
DE10297264T5 (de) 2004-09-16

Similar Documents

Publication Publication Date Title
CN105185752B (zh) 半导体器件及其制造方法
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
US20180040487A1 (en) Manufacturing method of semiconductor device and semiconductor device
JP2003017518A (ja) 混成集積回路装置の製造方法
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
JPH11195742A (ja) 半導体装置及びその製造方法とそれに用いるリードフレーム
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2003100980A (ja) 半導体装置及びその製造方法
JP2000068397A (ja) 半導体装置用パッケージ及びその製造方法
JP3839178B2 (ja) 半導体装置
JPH11354572A (ja) 半導体チップパッケ―ジ及びその製造方法
JP2021125611A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH11163249A (ja) 半導体装置およびその製造方法
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JP2001077268A (ja) 樹脂封止型半導体装置およびその製造方法
JP3342172B2 (ja) 電子回路部品及びその製造方法
KR100331070B1 (ko) 칩싸이즈반도체패키지의 구조 및 그 제조 방법
CN215220709U (zh) 半导体器件
JP2702455B2 (ja) ピングリッドアレイ型半導体装置
JPH0228356A (ja) 表面実装型半導体装置及びその製造方法
JPH02184059A (ja) ミニモールド型半導体装置とリードフレーム及びミニモールド型半導体装置の製造方法
JP4153813B2 (ja) 半導体装置及びその製造方法
JPH0214558A (ja) 半導体集積回路装置
JP2019075474A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061017