JPH0917910A - 半導体装置及びその製造方法、検査方法、実装基板 - Google Patents
半導体装置及びその製造方法、検査方法、実装基板Info
- Publication number
- JPH0917910A JPH0917910A JP16178195A JP16178195A JPH0917910A JP H0917910 A JPH0917910 A JP H0917910A JP 16178195 A JP16178195 A JP 16178195A JP 16178195 A JP16178195 A JP 16178195A JP H0917910 A JPH0917910 A JP H0917910A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package
- semiconductor element
- semiconductor
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明は、従来の製造技術により生産すること
が可能で、信頼性の高いＣＳＰ（チップサイズパッケー
ジ）型の半導体装置を提供することを目的とする。 【構成】本発明による半導体装置では、リードフレーム
を半導体素子に固定し、半導体素子の電極とリードフレ
ームを電気的に接続し、リードフレームの一部分を除い
て樹脂封止し、樹脂封止されていないリードフレーム表
面に外部端子を設けた。 【効果】本発明によれば、従来の樹脂封止型半導体装置
と同様に、多連のリードフレームを用いてＣＳＰ型半導
体装置を製造することができるので、高信頼性でしかも
低コストのＣＳＰ型半導体装置を提供することができ
る。
が可能で、信頼性の高いＣＳＰ（チップサイズパッケー
ジ）型の半導体装置を提供することを目的とする。 【構成】本発明による半導体装置では、リードフレーム
を半導体素子に固定し、半導体素子の電極とリードフレ
ームを電気的に接続し、リードフレームの一部分を除い
て樹脂封止し、樹脂封止されていないリードフレーム表
面に外部端子を設けた。 【効果】本発明によれば、従来の樹脂封止型半導体装置
と同様に、多連のリードフレームを用いてＣＳＰ型半導
体装置を製造することができるので、高信頼性でしかも
低コストのＣＳＰ型半導体装置を提供することができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、樹脂封止型の半導体装
置係り、特にパッケージの外形寸法が半導体素子の寸法
に極めて近い半導体装置とその製造方法，検査方法，及
び半導体装置を実装した基板に関するものである。
置係り、特にパッケージの外形寸法が半導体素子の寸法
に極めて近い半導体装置とその製造方法，検査方法，及
び半導体装置を実装した基板に関するものである。
【０００２】
【従来の技術】半導体装置の高集積化が進む中で、半導
体装置のパッケージの寸法を半導体素子の寸法に近づけ
ようとする技術が展開されている。この方法には２種類
あり、一つはベアチップ実装と呼ばれるものである。こ
れは、半導体素子をプリント基板に直接実装し、樹脂で
封止した構造になっている。
体装置のパッケージの寸法を半導体素子の寸法に近づけ
ようとする技術が展開されている。この方法には２種類
あり、一つはベアチップ実装と呼ばれるものである。こ
れは、半導体素子をプリント基板に直接実装し、樹脂で
封止した構造になっている。
【０００３】もう一つの方法は、従来と同様に樹脂封止
したパッケージを極力素子の寸法まで小さくする方法で
ある。これは一般にＣＳＰ（チップサイズパッケージま
たはチップスケールパッケージの略）と呼ばれている。
ＣＳＰの構造の公知例としては、特開平６−２２４２５
９号公報において、スルーホールを設けたセラミック基
板に半導体素子を搭載し、セラミック基板の反対面に電
極を設け、プリント基板に実装する構造が記載されてい
る。特表平６−５０４４０８号公報では、半導体素子の
回路形成面に柔軟材を介して外部端子付きのテープを設
け、外部端子と半導体素子の電極を電気的に接続した構
造のＣＳＰが記載されている。特開平６−３０２６０４
号公報では、半導体素子の回路形成面に金属配線パター
ンを形成し、これに外部端子を設けた構造のＣＳＰが記
載されている。更に特開平６−１３２４５３号公報で
は、従来のＬＯＣパッケージ（リードオンチップパッケ
ージ）のリードを半導体素子の範囲内においてパッケー
ジ表面に露出させた構造のＣＳＰが開示されている。
したパッケージを極力素子の寸法まで小さくする方法で
ある。これは一般にＣＳＰ（チップサイズパッケージま
たはチップスケールパッケージの略）と呼ばれている。
ＣＳＰの構造の公知例としては、特開平６−２２４２５
９号公報において、スルーホールを設けたセラミック基
板に半導体素子を搭載し、セラミック基板の反対面に電
極を設け、プリント基板に実装する構造が記載されてい
る。特表平６−５０４４０８号公報では、半導体素子の
回路形成面に柔軟材を介して外部端子付きのテープを設
け、外部端子と半導体素子の電極を電気的に接続した構
造のＣＳＰが記載されている。特開平６−３０２６０４
号公報では、半導体素子の回路形成面に金属配線パター
ンを形成し、これに外部端子を設けた構造のＣＳＰが記
載されている。更に特開平６−１３２４５３号公報で
は、従来のＬＯＣパッケージ（リードオンチップパッケ
ージ）のリードを半導体素子の範囲内においてパッケー
ジ表面に露出させた構造のＣＳＰが開示されている。
【０００４】
【発明が解決しようとする課題】上記従来技術による
と、外形寸法が半導体素子の寸法とほぼ等しいパッケー
ジを得ることができるが、特開平６−１３２４５３号公
報を除く従来のＣＳＰの構造がリードフレームを用いた
通常のパッケージの構造に比べてかなり複雑になり、さ
らに従来用いなかった接続技術などの開発が必要にな
る。このため、これらのパッケージは製造コストが高く
なり、また信頼性にも問題があった。
と、外形寸法が半導体素子の寸法とほぼ等しいパッケー
ジを得ることができるが、特開平６−１３２４５３号公
報を除く従来のＣＳＰの構造がリードフレームを用いた
通常のパッケージの構造に比べてかなり複雑になり、さ
らに従来用いなかった接続技術などの開発が必要にな
る。このため、これらのパッケージは製造コストが高く
なり、また信頼性にも問題があった。
【０００５】特開平６−１３２４５３号公報のＣＳＰ
は、従来の工程で製造可能であるが、パッケージ表面の
電極を従来のリードと同様に表面実装する構造になって
いる。このため、パッケージと基板の線膨張係数の差に
起因する熱変形により発生するはんだ接合部のひずみが
大きく、熱疲労破壊が生じやすい。また、リード表面と
パッケージ表面が同一平面にあるために、端子間のはん
だブリッジが生じやすいという欠点もあった。
は、従来の工程で製造可能であるが、パッケージ表面の
電極を従来のリードと同様に表面実装する構造になって
いる。このため、パッケージと基板の線膨張係数の差に
起因する熱変形により発生するはんだ接合部のひずみが
大きく、熱疲労破壊が生じやすい。また、リード表面と
パッケージ表面が同一平面にあるために、端子間のはん
だブリッジが生じやすいという欠点もあった。
【０００６】本発明は、これらのＣＳＰ構造の欠点を鑑
み、従来の製造技術により生産することが可能で、信頼
性の高いＣＳＰ型の半導体装置及びその製造方法、検査
方法、実装基板を提供することを目的とする。
み、従来の製造技術により生産することが可能で、信頼
性の高いＣＳＰ型の半導体装置及びその製造方法、検査
方法、実装基板を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的は、多連のリー
ドフレームを半導体素子に固定し、半導体素子の電極と
リードフレームを電気的に接続し、リードフレームの一
部分を除いて樹脂封止してパッケージ表面からリードフ
レームへ至る穴を設け、この穴の内部にリードフレーム
表面に接続する外部端子を設けることで達成される。
ドフレームを半導体素子に固定し、半導体素子の電極と
リードフレームを電気的に接続し、リードフレームの一
部分を除いて樹脂封止してパッケージ表面からリードフ
レームへ至る穴を設け、この穴の内部にリードフレーム
表面に接続する外部端子を設けることで達成される。
【０００８】具体的には、半導体素子と、半導体素子と
は電気的に絶縁されている複数の内部リードと、各内部
リードの夫々と１対１で電気的に接続する複数の外部端
子と、内部リードと半導体素子の電極とを電気的に接続
する手段とを備え、これらを樹脂で封止することにより
パッケージを構成したもので、内部リードが半導体素子
の回路形成面上に配置されており、内部リードの半導体
素子との対向面の反対面に外部端子用の穴を設け、外部
端子は導電性材料により形成し、外部端子の少なくとも
一部分はパッケージの外部に露出しているようにする。
は電気的に絶縁されている複数の内部リードと、各内部
リードの夫々と１対１で電気的に接続する複数の外部端
子と、内部リードと半導体素子の電極とを電気的に接続
する手段とを備え、これらを樹脂で封止することにより
パッケージを構成したもので、内部リードが半導体素子
の回路形成面上に配置されており、内部リードの半導体
素子との対向面の反対面に外部端子用の穴を設け、外部
端子は導電性材料により形成し、外部端子の少なくとも
一部分はパッケージの外部に露出しているようにする。
【０００９】ここで、「外部端子の少なくとも一部分は
パッケージの外部に露出し」とは、突出していることが
実用的ではあるが、突出していなくともよい。
パッケージの外部に露出し」とは、突出していることが
実用的ではあるが、突出していなくともよい。
【００１０】そして好ましくは、外部端子の材料にボー
ル状のはんだを用いる。そして、外部端子を設ける前記
内部リードの面に、はんだの濡れ性を向上させる表面処
理を施こす。◆また好ましくは、外部端子と内部リード
との接続にはんだを用いる。◆また好ましくは、外部端
子の高さが、外部端子用の穴よりも高く、かつパッケー
ジ表面から内部リードに至る距離の２倍より低いように
する。
ル状のはんだを用いる。そして、外部端子を設ける前記
内部リードの面に、はんだの濡れ性を向上させる表面処
理を施こす。◆また好ましくは、外部端子と内部リード
との接続にはんだを用いる。◆また好ましくは、外部端
子の高さが、外部端子用の穴よりも高く、かつパッケー
ジ表面から内部リードに至る距離の２倍より低いように
する。
【００１１】或いは、半導体素子と、半導体素子とは電
気的に絶縁されている複数の内部リードと、各内部リー
ドの夫々と１対１で電気的に接続する複数の外部端子
と、内部リードと半導体素子の電極とを電気的に接続す
る手段とを備え、これらを樹脂で封止することによりパ
ッケージを構成したもので、内部リードが半導体素子の
回路形成面上に配置されており、パッケージ表面から内
部リードの半導体素子との対向面の反対面に至る外部端
子用の穴が形成されているようにする。
気的に絶縁されている複数の内部リードと、各内部リー
ドの夫々と１対１で電気的に接続する複数の外部端子
と、内部リードと半導体素子の電極とを電気的に接続す
る手段とを備え、これらを樹脂で封止することによりパ
ッケージを構成したもので、内部リードが半導体素子の
回路形成面上に配置されており、パッケージ表面から内
部リードの半導体素子との対向面の反対面に至る外部端
子用の穴が形成されているようにする。
【００１２】上記の２つの手段において、好ましくは、
内部リードが回路形成面に電気的絶縁フィルムを介して
接着されているようにする。◆また好ましくは、内部リ
ードが電極を覆う形で接続されており、内部リードの接
続部分の反対面に外部端子用の穴を設ける。◆また好ま
しくは、外部端子用の穴の中心から回路形成面に下ろし
た垂線と回路形成面との交点が、すべて回路形成面内に
存在するようにする。◆また好ましくは、電極と内部リ
ードとの接続に、ワイヤボンディングを用いる。そし
て、ワイヤボンディングを行う部分及び前記外部端子用
の穴の部分のみに、前記内部リードと前記半導体基板の
間に電気的絶縁フィルムを設ける。
内部リードが回路形成面に電気的絶縁フィルムを介して
接着されているようにする。◆また好ましくは、内部リ
ードが電極を覆う形で接続されており、内部リードの接
続部分の反対面に外部端子用の穴を設ける。◆また好ま
しくは、外部端子用の穴の中心から回路形成面に下ろし
た垂線と回路形成面との交点が、すべて回路形成面内に
存在するようにする。◆また好ましくは、電極と内部リ
ードとの接続に、ワイヤボンディングを用いる。そし
て、ワイヤボンディングを行う部分及び前記外部端子用
の穴の部分のみに、前記内部リードと前記半導体基板の
間に電気的絶縁フィルムを設ける。
【００１３】また好ましくは、電極と内部リードとの接
続に、両者の熱圧着を用いる。◆また好ましくは、パッ
ケージの平面寸法が、半導体素子の平面寸法に０．２ｍ
ｍ以上１．０ｍｍ以下を足した寸法であり、パッケージ
の厚さが半導体素子の厚さに０．６ｍｍ以上０．７ｍｍ
以下を足した寸法であるようにする。◆また好ましく
は、内部リードの外側端部がパッケージ側面から突出し
ているようにする。◆また好ましくは、半導体素子がメ
モリ素子であるようにする。◆そして、回路を有するプ
リント基板に、複数個の半導体装置を実装したもので、
半導体装置のうち少なくとも１つは上記の半導体素子が
メモリ素子である半導体装置であり、各半導体装置は外
部端子を介して基板の回路に電気的に接続されているよ
うにする。
続に、両者の熱圧着を用いる。◆また好ましくは、パッ
ケージの平面寸法が、半導体素子の平面寸法に０．２ｍ
ｍ以上１．０ｍｍ以下を足した寸法であり、パッケージ
の厚さが半導体素子の厚さに０．６ｍｍ以上０．７ｍｍ
以下を足した寸法であるようにする。◆また好ましく
は、内部リードの外側端部がパッケージ側面から突出し
ているようにする。◆また好ましくは、半導体素子がメ
モリ素子であるようにする。◆そして、回路を有するプ
リント基板に、複数個の半導体装置を実装したもので、
半導体装置のうち少なくとも１つは上記の半導体素子が
メモリ素子である半導体装置であり、各半導体装置は外
部端子を介して基板の回路に電気的に接続されているよ
うにする。
【００１４】製造方法としては、半導体素子に、電気的
絶縁フィルムを介して内部リードを接着し、内部リード
と半導体素子の電極を電気的に接続し、内部リードと接
触するような突起を設けた金型により内部リードを挟
み、トランスファモールド法で樹脂封止を行うことによ
り、パッケージ表面から内部リードの半導体素子との対
向面の反対面に至る外部端子用の穴を形成する。◆そし
て好ましくは、内部リードをパッケージ側面で切断す
る。
絶縁フィルムを介して内部リードを接着し、内部リード
と半導体素子の電極を電気的に接続し、内部リードと接
触するような突起を設けた金型により内部リードを挟
み、トランスファモールド法で樹脂封止を行うことによ
り、パッケージ表面から内部リードの半導体素子との対
向面の反対面に至る外部端子用の穴を形成する。◆そし
て好ましくは、内部リードをパッケージ側面で切断す
る。
【００１５】検査方法としては、上記の半導体装置のパ
ッケージ側面において切断された内部リードの表面にプ
ローブをあてて、特性検査を行うようにする。
ッケージ側面において切断された内部リードの表面にプ
ローブをあてて、特性検査を行うようにする。
【００１６】以上の方法により、上記各目的を達成する
ことができる。
ことができる。
【００１７】
【作用】本発明によるＣＳＰ型半導体装置は、従来の構
造のパッケージと同様に、半導体素子が多連のリードフ
レームに固定された状態で樹脂封止されるので、耐湿性
などの信頼性が優れている。しかも従来のパッケージの
生産設備がそのまま使え、特に新しい技術開発を必要と
しないので、量産性に優れている。更に、パッケージ表
面からリードフレームに至る穴の内部に外部端子を設け
るので、例えば外部端子の材料としてはんだを用いた場
合は、はんだの厚さが確保されるので熱疲労に対して強
く、寿命を延ばすことができる。また、はんだブリッジ
の発生を押さえることができる。
造のパッケージと同様に、半導体素子が多連のリードフ
レームに固定された状態で樹脂封止されるので、耐湿性
などの信頼性が優れている。しかも従来のパッケージの
生産設備がそのまま使え、特に新しい技術開発を必要と
しないので、量産性に優れている。更に、パッケージ表
面からリードフレームに至る穴の内部に外部端子を設け
るので、例えば外部端子の材料としてはんだを用いた場
合は、はんだの厚さが確保されるので熱疲労に対して強
く、寿命を延ばすことができる。また、はんだブリッジ
の発生を押さえることができる。
【００１８】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。
る。
【００１９】図１は、第１の実施例を示す斜視図であ
り、構造の理解を助けるため、一部分の封止樹脂を取り
除いた状態を示している。本実施例では、複数の内部リ
ード３ａ，３ｂ，３ｃ，…が半導体素子１の回路形成面
に電気的絶縁フィルム５を介して接着されており、半導
体素子１の電極７ａ，７ｂ，７ｃ，…と内部リード３
ａ，３ｂ，３ｃ，…とはワイヤ４ａ，４ｂ，４ｃ，…に
より電気的に接続されている。更にこれらの部材は樹脂
６により封止されている。内部リード３ａ，３ｂ，３
ｃ，…はパッケージ側面において切断されている。内部
リード３ａ，３ｂ，３ｃ，…の接着面の反対面において
ボール状の外部端子２ａ，２ｂ，２ｃ，…を形成し、こ
れらの外部端子２ａ，２ｂ，２ｃ，…の一部分は、樹脂
６に設けられた外部端子穴８ａ，８ｂ，８ｃ，…の内部
に設けられており、パッケージの外部に露出している。
り、構造の理解を助けるため、一部分の封止樹脂を取り
除いた状態を示している。本実施例では、複数の内部リ
ード３ａ，３ｂ，３ｃ，…が半導体素子１の回路形成面
に電気的絶縁フィルム５を介して接着されており、半導
体素子１の電極７ａ，７ｂ，７ｃ，…と内部リード３
ａ，３ｂ，３ｃ，…とはワイヤ４ａ，４ｂ，４ｃ，…に
より電気的に接続されている。更にこれらの部材は樹脂
６により封止されている。内部リード３ａ，３ｂ，３
ｃ，…はパッケージ側面において切断されている。内部
リード３ａ，３ｂ，３ｃ，…の接着面の反対面において
ボール状の外部端子２ａ，２ｂ，２ｃ，…を形成し、こ
れらの外部端子２ａ，２ｂ，２ｃ，…の一部分は、樹脂
６に設けられた外部端子穴８ａ，８ｂ，８ｃ，…の内部
に設けられており、パッケージの外部に露出している。
【００２０】図２は、第１の実施例を示す断面図であ
り、プリント基板９に実装した状態を示している。
り、プリント基板９に実装した状態を示している。
【００２１】本実施例では、外部端子２の材料としては
んだを用いているので、内部リード３及びプリント基板
９の電極１０と直接接合することができる。内部リード
３と外部端子２は、１対１で電気的に接続をしているこ
とが実用的である。はんだの材質としては、表面実装型
半導体装置の実装に広く用いられているＰｂ／Ｓｎ系共
晶はんだ（Ｐｂ約４０％、Ｓｎ約６０％）を用いるのが
望ましい。この場合、内部リード３の外部端子２の接続
面には、はんだメッキ、ニッケルメッキ或いはスズメッ
キなど、はんだの濡れ性を向上させる表面処理を施して
おくことが接合強度を上げるためには望ましい。また、
電気的絶縁フィルム５の材料としては、例えばポリイミ
ドフィルムが挙げられる。
んだを用いているので、内部リード３及びプリント基板
９の電極１０と直接接合することができる。内部リード
３と外部端子２は、１対１で電気的に接続をしているこ
とが実用的である。はんだの材質としては、表面実装型
半導体装置の実装に広く用いられているＰｂ／Ｓｎ系共
晶はんだ（Ｐｂ約４０％、Ｓｎ約６０％）を用いるのが
望ましい。この場合、内部リード３の外部端子２の接続
面には、はんだメッキ、ニッケルメッキ或いはスズメッ
キなど、はんだの濡れ性を向上させる表面処理を施して
おくことが接合強度を上げるためには望ましい。また、
電気的絶縁フィルム５の材料としては、例えばポリイミ
ドフィルムが挙げられる。
【００２２】本実施例の半導体装置では、外部端子２が
半導体素子の範囲内に位置しているので、パッケージの
外形を半導体素子１の寸法に近づけ、ＣＳＰ型半導体装
置を提供することができる。半導体素子１の側面におけ
る樹脂６の厚さは、最も厚い部分で０．５ｍｍ以下、
０．１ｍｍ程度にすることが現状の技術で十分可能であ
り、また半導体素子上面及び内部リード下面における樹
脂６の厚さは、０．２ｍｍ以下、０．１５ｍｍ程度にす
ることが可能である。従って、パッケージの外形寸法を
半導体素子の平面寸法に０．２〜１．０ｍｍを足した寸
法、或いはそれ以下にすることが可能であり、また内部
リード３と絶縁フィルム５の厚さの和が０．３ｍｍであ
るならば、パッケージの厚さを半導体素子１の厚さに
０．６〜０．７ｍｍを足した厚さ、或いはそれ以下にす
ることが可能である。
半導体素子の範囲内に位置しているので、パッケージの
外形を半導体素子１の寸法に近づけ、ＣＳＰ型半導体装
置を提供することができる。半導体素子１の側面におけ
る樹脂６の厚さは、最も厚い部分で０．５ｍｍ以下、
０．１ｍｍ程度にすることが現状の技術で十分可能であ
り、また半導体素子上面及び内部リード下面における樹
脂６の厚さは、０．２ｍｍ以下、０．１５ｍｍ程度にす
ることが可能である。従って、パッケージの外形寸法を
半導体素子の平面寸法に０．２〜１．０ｍｍを足した寸
法、或いはそれ以下にすることが可能であり、また内部
リード３と絶縁フィルム５の厚さの和が０．３ｍｍであ
るならば、パッケージの厚さを半導体素子１の厚さに
０．６〜０．７ｍｍを足した厚さ、或いはそれ以下にす
ることが可能である。
【００２３】現在実用化されているパッケージの中で最
も高密度なのがＴＳＯＰと呼ばれる薄型のパッケージで
ある。例えば、８ｍｍ×１５ｍｍのメモリ素子をＴＳＯ
Ｐに搭載すると、リードの外周で１２ｍｍ×１８ｍｍの
実装面積を必要とする。本実施例のパッケージでは、９
ｍｍ×１６ｍｍの実装面積で十分であるから、本実施例
のパッケージを用いることにより、実装面積を少なくと
も２／３以下にすることができる。このように、本実施
例による半導体装置は、特に高密度実装が要求され、外
部端子数がそれほど多くないメモリ素子を搭載するのに
特に有効である。
も高密度なのがＴＳＯＰと呼ばれる薄型のパッケージで
ある。例えば、８ｍｍ×１５ｍｍのメモリ素子をＴＳＯ
Ｐに搭載すると、リードの外周で１２ｍｍ×１８ｍｍの
実装面積を必要とする。本実施例のパッケージでは、９
ｍｍ×１６ｍｍの実装面積で十分であるから、本実施例
のパッケージを用いることにより、実装面積を少なくと
も２／３以下にすることができる。このように、本実施
例による半導体装置は、特に高密度実装が要求され、外
部端子数がそれほど多くないメモリ素子を搭載するのに
特に有効である。
【００２４】本実施例の場合、はんだで構成される外部
端子２の高さは、パッケージ表面に突出するために外部
端子穴８の深さよりも大きくすることが実用的である。
また、この高さは、外部端子穴８の深さの２倍よりも小
さいことが望ましい。これを超えると溶融時のはんだの
突出部分が左右に動きやすくなり、隣接するはんだ同士
が接触し、はんだブリッジ不良を起こす恐れが大きくな
るからである。
端子２の高さは、パッケージ表面に突出するために外部
端子穴８の深さよりも大きくすることが実用的である。
また、この高さは、外部端子穴８の深さの２倍よりも小
さいことが望ましい。これを超えると溶融時のはんだの
突出部分が左右に動きやすくなり、隣接するはんだ同士
が接触し、はんだブリッジ不良を起こす恐れが大きくな
るからである。
【００２５】第１の実施例の製造方法を図３の（ａ）〜
（ｆ）に示す。
（ｆ）に示す。
【００２６】（ａ）は本実施例で用いる半導体素子１の
断面図を示す。素子の回路形成面の中央に２列に電極７
が形成されている。
断面図を示す。素子の回路形成面の中央に２列に電極７
が形成されている。
【００２７】そして、（ｂ）に示すように、この素子に
電気的絶縁フィルム５を介して、内部リード３を接着す
る。この時、内部リード３は全て外枠に接続され、一体
のリードフレームを形成している。この工程において
は、電気的絶縁フィルム５を素子１に接着した後に内部
リード３を接着するか、或いは予め内部リード３に電気
的絶縁フィルム５を接着した後に電気的絶縁フィルム５
を半導体素子１に接着してもよい。更に内部リード３と
半導体素子１の電極７をワイヤ４により電気的に接続す
る。ここまでの工程は、既に製造技術が完成しているＬ
ＯＣ型半導体装置と全く同様である。
電気的絶縁フィルム５を介して、内部リード３を接着す
る。この時、内部リード３は全て外枠に接続され、一体
のリードフレームを形成している。この工程において
は、電気的絶縁フィルム５を素子１に接着した後に内部
リード３を接着するか、或いは予め内部リード３に電気
的絶縁フィルム５を接着した後に電気的絶縁フィルム５
を半導体素子１に接着してもよい。更に内部リード３と
半導体素子１の電極７をワイヤ４により電気的に接続す
る。ここまでの工程は、既に製造技術が完成しているＬ
ＯＣ型半導体装置と全く同様である。
【００２８】次に、（ｃ）に示すように突起部１８ａと
１８ｂを設けた金型（上型）１６と金型（下型）１７に
より内部リード３を挟み込み、金型（上型）１６のゲー
ト１９より樹脂を封止樹脂用空間６’に流し込んで封止
する。突起１８ａ，１８ｂの部分には樹脂が流れ込まな
いので、その結果、封止した樹脂６には（ｄ）に示すよ
うな外部端子穴８が形成される。
１８ｂを設けた金型（上型）１６と金型（下型）１７に
より内部リード３を挟み込み、金型（上型）１６のゲー
ト１９より樹脂を封止樹脂用空間６’に流し込んで封止
する。突起１８ａ，１８ｂの部分には樹脂が流れ込まな
いので、その結果、封止した樹脂６には（ｄ）に示すよ
うな外部端子穴８が形成される。
【００２９】この後、（ｅ）に示すようにはんだボール
を載置して加熱することにより、外部端子２を接続す
る。外部端子２の形成においては、フラックスを用いた
り、不活性ガス或いは還元性ガス雰囲気中で加熱するな
ど、はんだの濡れ性を向上させることが接合強度を上げ
るためには望ましい。最後に、内部リード３をパッケー
ジ側面において切断して外枠から切り離し、（ｆ）に示
すＣＳＰ型半導体装置を得る。
を載置して加熱することにより、外部端子２を接続す
る。外部端子２の形成においては、フラックスを用いた
り、不活性ガス或いは還元性ガス雰囲気中で加熱するな
ど、はんだの濡れ性を向上させることが接合強度を上げ
るためには望ましい。最後に、内部リード３をパッケー
ジ側面において切断して外枠から切り離し、（ｆ）に示
すＣＳＰ型半導体装置を得る。
【００３０】本実施例で用いるリードフレームは通常の
樹脂封止型半導体装置で用いるリードフレームのように
多連型となっており、一度に複数のパッケージを形成す
ることができる。
樹脂封止型半導体装置で用いるリードフレームのように
多連型となっており、一度に複数のパッケージを形成す
ることができる。
【００３１】尚、図示はしないが、内部リード３は、最
初から切断を不要とするように短いものを使用したり、
（ｂ）の段階で切断したりしてもよい。
初から切断を不要とするように短いものを使用したり、
（ｂ）の段階で切断したりしてもよい。
【００３２】以上に述べたように本実施例によるＣＳＰ
型半導体装置は、従来の樹脂封止型半導体装置と同一の
製造方法で製造することができるので、信頼性が高く、
また製造コストも低くできる。また、金型（上型）１６
に設けた突起部１８ａ，１８ｂの位置を変えるだけで、
外部端子２の位置を容易に変更することができる。
型半導体装置は、従来の樹脂封止型半導体装置と同一の
製造方法で製造することができるので、信頼性が高く、
また製造コストも低くできる。また、金型（上型）１６
に設けた突起部１８ａ，１８ｂの位置を変えるだけで、
外部端子２の位置を容易に変更することができる。
【００３３】次に、第２の実施例による半導体装置の断
面図を図４に示す。本実施例では、電気的絶縁フィルム
を５ａと５ｂに分割し、それぞれ、内部リード３のワイ
ヤボンデング部と、外部端子２を形成する部分のみに設
ける。電気的絶縁フィルムは水分を吸湿しやすく、また
パッケージの内部で剥離が生じやすいので、信頼性の面
からは、なるべく面積を小さくしたほうが好ましく、本
実施例の構造が考案された。尚、電気的絶縁フィルム５
ａ，５ｂが設けられた部分は、それぞれワイヤボンデイ
ング時と樹脂封止時に内部リード３が押しつけられるの
で、電気的絶縁フィルムを必ず設ける必要がある。
面図を図４に示す。本実施例では、電気的絶縁フィルム
を５ａと５ｂに分割し、それぞれ、内部リード３のワイ
ヤボンデング部と、外部端子２を形成する部分のみに設
ける。電気的絶縁フィルムは水分を吸湿しやすく、また
パッケージの内部で剥離が生じやすいので、信頼性の面
からは、なるべく面積を小さくしたほうが好ましく、本
実施例の構造が考案された。尚、電気的絶縁フィルム５
ａ，５ｂが設けられた部分は、それぞれワイヤボンデイ
ング時と樹脂封止時に内部リード３が押しつけられるの
で、電気的絶縁フィルムを必ず設ける必要がある。
【００３４】第３の実施例による半導体装置の断面図を
図５に示す。本実施例では、外部端子２の材料として、
銅を用い、これをはんだ１１にて内部リード３に接続
し、はんだ１２にてプリント基板９の電極１０に接続し
た。このように電極を構成することにより、基板実装時
に外部端子２が潰れるのを防ぐことができる。はんだ１
１とはんだ１２の材質は同一であってもよいが、プリン
ト基板９の電極１０に接続する時、内部リードに接続す
るはんだが溶けないようにするために、内部リード３に
接続するはんだ１１の融点が、電極１０に接続するはん
だ１２の融点より高いほうが望ましい。
図５に示す。本実施例では、外部端子２の材料として、
銅を用い、これをはんだ１１にて内部リード３に接続
し、はんだ１２にてプリント基板９の電極１０に接続し
た。このように電極を構成することにより、基板実装時
に外部端子２が潰れるのを防ぐことができる。はんだ１
１とはんだ１２の材質は同一であってもよいが、プリン
ト基板９の電極１０に接続する時、内部リードに接続す
るはんだが溶けないようにするために、内部リード３に
接続するはんだ１１の融点が、電極１０に接続するはん
だ１２の融点より高いほうが望ましい。
【００３５】第４の実施例による半導体装置の斜視図を
図６、断面図を図７に示す。本実施例では、内部リード
と電気的絶縁フィルムに、配線パターン１４ａ，１４
ｂ，１４ｃ，…を設けた電気的絶縁フィルム１３を用い
た。この配線パターン付き電気的絶縁フィルム１３は、
ＴＣＰ（テープキャリアパッケージ）型半導体装置で用
いられるものと同一のものを用いることができる。この
ように配線パターン付き電気的絶縁フィルム１３を用い
ることにより、内部配線を微細化し、外部端子２の位置
の自由度を増すことができると同時に、パッケージの厚
さを薄くすることも可能になる。
図６、断面図を図７に示す。本実施例では、内部リード
と電気的絶縁フィルムに、配線パターン１４ａ，１４
ｂ，１４ｃ，…を設けた電気的絶縁フィルム１３を用い
た。この配線パターン付き電気的絶縁フィルム１３は、
ＴＣＰ（テープキャリアパッケージ）型半導体装置で用
いられるものと同一のものを用いることができる。この
ように配線パターン付き電気的絶縁フィルム１３を用い
ることにより、内部配線を微細化し、外部端子２の位置
の自由度を増すことができると同時に、パッケージの厚
さを薄くすることも可能になる。
【００３６】第５の実施例による半導体装置の斜視図を
図８、断面図を図９に示す。本実施例でも、第４の実施
例と同様に、内部リードと電気的絶縁フィルムに配線パ
ターン１４ａ，１４ｂ，１４ｃ，…を設けた電気的絶縁
フィルム１３を用いた。更に、配線パターン１４ａ，１
４ｂ，１４ｃ，…と半導体素子１の電極７ａ，７ｂ，７
ｃ，…との接続に熱圧着を用いた。この接合方法は、Ｔ
ＣＰ型半導体装置で用いられるものと同一の方法であ
る。このようにパッケージを構成することにより、第４
の実施例に比べて更にパッケージを薄くすることができ
る。
図８、断面図を図９に示す。本実施例でも、第４の実施
例と同様に、内部リードと電気的絶縁フィルムに配線パ
ターン１４ａ，１４ｂ，１４ｃ，…を設けた電気的絶縁
フィルム１３を用いた。更に、配線パターン１４ａ，１
４ｂ，１４ｃ，…と半導体素子１の電極７ａ，７ｂ，７
ｃ，…との接続に熱圧着を用いた。この接合方法は、Ｔ
ＣＰ型半導体装置で用いられるものと同一の方法であ
る。このようにパッケージを構成することにより、第４
の実施例に比べて更にパッケージを薄くすることができ
る。
【００３７】第６の実施例による半導体装置の斜視図を
図１０、断面図を図１１に示す。本実施例では、半導体
素子１の電極７ａ，７ｂ，７ｃ，…が素子の周辺部に配
置されており、内部リード１５ａ，１５ｂ，１５ｃ，…
がそれぞれ電極７ａ，７ｂ，７ｃ，…を覆う形で熱圧着
により接合されている。内部リード１５ａ，１５ｂ，１
５ｃ，…はパッケージ側面にて切断されている。内部リ
ード１５ａ，１５ｂ，１５ｃ，…の電極接合面の裏面に
は、外部端子２ａ，２ｂ，２ｃ，…が接合されている。
図１０、断面図を図１１に示す。本実施例では、半導体
素子１の電極７ａ，７ｂ，７ｃ，…が素子の周辺部に配
置されており、内部リード１５ａ，１５ｂ，１５ｃ，…
がそれぞれ電極７ａ，７ｂ，７ｃ，…を覆う形で熱圧着
により接合されている。内部リード１５ａ，１５ｂ，１
５ｃ，…はパッケージ側面にて切断されている。内部リ
ード１５ａ，１５ｂ，１５ｃ，…の電極接合面の裏面に
は、外部端子２ａ，２ｂ，２ｃ，…が接合されている。
【００３８】本実施例では、一般に広く用いられてい
る、周辺に電極が配置されている半導体素子をＣＳＰに
採用することが可能である。
る、周辺に電極が配置されている半導体素子をＣＳＰに
採用することが可能である。
【００３９】本実施例では、半導体素子１の電極７と外
部電極である外部端子２の平面的位置が一致しているの
で、内部リード１５が無駄なように感じられるが、本実
施例の場合は内部リード１５は次に示す２つの重要な役
割を担っている。
部電極である外部端子２の平面的位置が一致しているの
で、内部リード１５が無駄なように感じられるが、本実
施例の場合は内部リード１５は次に示す２つの重要な役
割を担っている。
【００４０】第１の役割は、電極７と外部端子２の接合
を可能にする役割である。一般に半導体素子１の電極７
はアルミで形成されるが、アルミははんだと接合するこ
とができない。しかし、内部リード１５に銅を用いれ
ば、アルミと熱圧着し、しかもはんだとも接合すること
ができるので、電極７と外部端子２を接合することがで
きる。更に、電極７との接合面に金メッキ、外部端子２
形成面にはんだメッキ又はスズメッキを施すことによ
り、より確実に接合することができる。
を可能にする役割である。一般に半導体素子１の電極７
はアルミで形成されるが、アルミははんだと接合するこ
とができない。しかし、内部リード１５に銅を用いれ
ば、アルミと熱圧着し、しかもはんだとも接合すること
ができるので、電極７と外部端子２を接合することがで
きる。更に、電極７との接合面に金メッキ、外部端子２
形成面にはんだメッキ又はスズメッキを施すことによ
り、より確実に接合することができる。
【００４１】第２の役割は、従来の樹脂封止型半導体装
置と同様に製造することができることにある。本実施例
の半導体装置は、図３に示した第１の実施例の半導体装
置と同様に、多連のリードフレームを用いて製造するこ
とができるので、信頼性の向上と製造コストの低減が図
れる。
置と同様に製造することができることにある。本実施例
の半導体装置は、図３に示した第１の実施例の半導体装
置と同様に、多連のリードフレームを用いて製造するこ
とができるので、信頼性の向上と製造コストの低減が図
れる。
【００４２】第７の実施例による半導体装置の断面図を
図１２に示す。本実施例では、内部リード３をパッケー
ジ側面から少しだけ突出させた位置において切断した。
このようにすることにより、内部リードの突出部３’に
プローブ２０ａ，２０ｂを当てて半導体装置の特性検査
を行うことができる。もちろんこの特性検査は、外部端
子２にプローブを当てて行うこともできるが、外部端子
２にはんだを用いた場合、この検査を行うことによりは
んだを変形させてしまう恐れがある。本実施例では、内
部リードの突出部３’との電気的接触にプローブを用い
たが、突出部３ａ、３ｂを挟み込むようなソケットを用
いてもよい。更に、プローブ或いはソケットを用いて半
導体装置のバーンイン選別検査を行うこともできる。
図１２に示す。本実施例では、内部リード３をパッケー
ジ側面から少しだけ突出させた位置において切断した。
このようにすることにより、内部リードの突出部３’に
プローブ２０ａ，２０ｂを当てて半導体装置の特性検査
を行うことができる。もちろんこの特性検査は、外部端
子２にプローブを当てて行うこともできるが、外部端子
２にはんだを用いた場合、この検査を行うことによりは
んだを変形させてしまう恐れがある。本実施例では、内
部リードの突出部３’との電気的接触にプローブを用い
たが、突出部３ａ、３ｂを挟み込むようなソケットを用
いてもよい。更に、プローブ或いはソケットを用いて半
導体装置のバーンイン選別検査を行うこともできる。
【００４３】尚、本実施例は、第１の実施例の半導体装
置において、内部リード３を突出させたものを図示した
が、第２から第６のいずれの実施例にも適用することが
可能である。
置において、内部リード３を突出させたものを図示した
が、第２から第６のいずれの実施例にも適用することが
可能である。
【００４４】第８の実施例によるメモリモジュール基板
を図１３に示す。本実施例では、以上に述べた各実施例
によるパッケージにメモリ素子を搭載した半導体装置２
１ａ〜２１ｄを１枚のプリント基板２２に高密度に実装
した。第１実施例で述べたように本発明によるパッケー
ジはメモリ素子を搭載するのに特に好適であるから、こ
れらを用いてメモリモジュールを構成することにより、
高密度なメモリモジュールを提供することができる。
を図１３に示す。本実施例では、以上に述べた各実施例
によるパッケージにメモリ素子を搭載した半導体装置２
１ａ〜２１ｄを１枚のプリント基板２２に高密度に実装
した。第１実施例で述べたように本発明によるパッケー
ジはメモリ素子を搭載するのに特に好適であるから、こ
れらを用いてメモリモジュールを構成することにより、
高密度なメモリモジュールを提供することができる。
【００４５】尚、上記各実施例においては、外部端子を
半導体装置の製作時に取り付けたが、製作時には外部端
子用の穴を設けておき、基板実装時に外部端子を取り付
ける、或いは基板側に外部端子に相当するものを設けて
おき実装することも可能である。
半導体装置の製作時に取り付けたが、製作時には外部端
子用の穴を設けておき、基板実装時に外部端子を取り付
ける、或いは基板側に外部端子に相当するものを設けて
おき実装することも可能である。
【００４６】
【発明の効果】以上述べた様に本発明によれば、従来の
樹脂封止型半導体装置の製造技術によりＣＳＰ型半導体
装置を製造することができるので、高信頼性でしかも生
産性と検査性に優れたＣＳＰ型半導体装置を提供するこ
とができる。特に本発明の半導体装置は、メモリ素子を
搭載するのに好適である。
樹脂封止型半導体装置の製造技術によりＣＳＰ型半導体
装置を製造することができるので、高信頼性でしかも生
産性と検査性に優れたＣＳＰ型半導体装置を提供するこ
とができる。特に本発明の半導体装置は、メモリ素子を
搭載するのに好適である。
【図１】第１の実施例の斜視図である。
【図２】第１の実施例の断面図である。
【図３】第１の実施例の製造方法を示す断面図である。
【図４】第２の実施例の断面図である。
【図５】第３の実施例の断面図である。
【図６】第４の実施例の斜視図である。
【図７】第４の実施例の断面図である。
【図８】第５の実施例の斜視図である。
【図９】第５の実施例の断面図である。
【図１０】第６の実施例の斜視図である。
【図１１】第６の実施例の断面図である。
【図１２】第７の実施例の断面図である。
【図１３】第８の実施例の側面図である。
１…半導体素子、２，２ａ，２ｂ，２ｃ…外部端子、
３，３ａ，３ｂ，３ｃ…内部リード、３’…内部リード
突出部、４，４ａ，４ｂ，４ｃ…ワイヤ、５，５ａ，５
ｂ…電気的絶縁フィルム、６…封止樹脂、６’…封止樹
脂用空間、７，７ａ，７ｂ，７ｃ…電極、８，８ａ，８
ｂ，８ｃ…外部端子穴、９…プリント基板、１０…電
極、１１…内部リード接合用はんだ、１２…プリント基
板接合用はんだ、１３…電気的絶縁フィルム、１４，１
４ａ，１４ｂ，１４ｃ…配線パターン、１５，１５ａ，
１５ｂ，１５ｃ…内部リード、１６…金型（上型）、１
７…金型（下型）、１８ａ，１８ｂ…金型の突起部、１
９…金型のゲート、２０ａ，２０ｂ…プローブ、２１
ａ，２１ｂ，２１ｃ，２１ｄ…本発明によるＣＳＰパッ
ケージ、２２…モジュール基板。
３，３ａ，３ｂ，３ｃ…内部リード、３’…内部リード
突出部、４，４ａ，４ｂ，４ｃ…ワイヤ、５，５ａ，５
ｂ…電気的絶縁フィルム、６…封止樹脂、６’…封止樹
脂用空間、７，７ａ，７ｂ，７ｃ…電極、８，８ａ，８
ｂ，８ｃ…外部端子穴、９…プリント基板、１０…電
極、１１…内部リード接合用はんだ、１２…プリント基
板接合用はんだ、１３…電気的絶縁フィルム、１４，１
４ａ，１４ｂ，１４ｃ…配線パターン、１５，１５ａ，
１５ｂ，１５ｃ…内部リード、１６…金型（上型）、１
７…金型（下型）、１８ａ，１８ｂ…金型の突起部、１
９…金型のゲート、２０ａ，２０ｂ…プローブ、２１
ａ，２１ｂ，２１ｃ，２１ｄ…本発明によるＣＳＰパッ
ケージ、２２…モジュール基板。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｈ０１Ｌ 23/50 Ｎ Ｒ (72)発明者 春田 亮 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 一谷 昌弘 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内
Claims (19)
- 【請求項１】半導体素子と、該半導体素子とは電気的に
絶縁されている複数の内部リードと、該内部リードと電
気的に接続する複数の外部端子と、前記内部リードと前
記半導体素子の電極とを電気的に接続する手段とを備
え、これらを樹脂で封止することによりパッケージを構
成した半導体装置において、前記内部リードが前記半導
体素子の回路形成面上に配置されており、前記パッケー
ジ表面から前記内部リードの前記半導体素子との対向面
の反対面に至る穴が形成されており、該穴に前記外部端
子を接続し、該外部端子は導電性材料により形成しかつ
一部分が前記パッケージの外部に露出していることを特
徴とする半導体装置。 - 【請求項２】請求項１に記載の半導体装置において、前
記外部端子の材料にボール状のはんだを用いたことを特
徴とする半導体装置。 - 【請求項３】請求項１に記載の半導体装置において、前
記外部端子と前記内部リードとの接続にはんだを用いた
ことを特徴とする半導体装置。 - 【請求項４】請求項１に記載の半導体装置において、前
記外部端子の高さが、該外部端子を設けた位置における
前記パッケージ表面から前記内部リードに至る距離より
も高く、かつこの距離の２倍より低いことを特徴とする
半導体装置。 - 【請求項５】半導体素子と、該半導体素子とは電気的に
絶縁されている複数の内部リードと、該内部リードと前
記半導体素子の電極とを電気的に接続する手段とを備
え、これらを樹脂で封止することによりパッケージを構
成した半導体装置において、前記内部リードが前記半導
体素子の回路形成面上に配置されており、前記パッケー
ジ表面から前記内部リードの前記半導体素子との対向面
の反対面に至る穴が形成されていることを特徴とする半
導体装置。 - 【請求項６】請求項１或いは５に記載の半導体装置にお
いて、前記内部リードが前記回路形成面に電気的絶縁フ
ィルムを介して接着されていることを特徴とする半導体
装置。 - 【請求項７】請求項１或いは５に記載の半導体装置にお
いて、前記内部リードが前記電極を覆う形で該電極に接
続されており、前記内部リードの前記接続部分の反対面
に前記穴を設けたことを特徴とする半導体装置。 - 【請求項８】請求項１或いは５に記載の半導体装置にお
いて、前記穴の中心から前記回路形成面に下ろした垂線
と該回路形成面との交点が、すべて前記回路形成面内に
存在することを特徴とする半導体装置。 - 【請求項９】請求項１或いは５に記載の半導体装置にお
いて、前記電極と前記内部リードとの接続に、ワイヤボ
ンディングを用いたことを特徴とする半導体装置。 - 【請求項１０】請求項１或いは５に記載の半導体装置に
おいて、前記電極と前記内部リードとの接続に、両者の
熱圧着を用いたことを特徴とする半導体装置。 - 【請求項１１】請求項９に記載の半導体装置において、
前記ワイヤボンディングを行う部分及び前記外部端子用
の穴の部分のみに、前記内部リードと前記半導体基板の
間に電気的絶縁フィルムを設けたことを特徴とする半導
体装置。 - 【請求項１２】請求項２に記載の半導体装置において、
前記外部端子を設ける前記内部リードの面に、はんだの
濡れ性を向上させる表面処理を施したことをことを特徴
とする半導体装置。 - 【請求項１３】請求項１或いは５に記載の半導体装置に
おいて、前記パッケージの平面寸法が、前記半導体素子
の平面寸法に０．２ｍｍ以上１．０ｍｍ以下を足した寸
法であり、前記パッケージの厚さが前記半導体素子の厚
さに０．６ｍｍ以上０．７ｍｍ以下を足した寸法である
ことを特徴とする半導体装置。 - 【請求項１４】請求項１或いは５に記載の半導体装置に
おいて、前記内部リードの外側端部が前記パッケージ側
面から突出していることを特徴とする半導体装置。 - 【請求項１５】請求項１或いは５に記載の半導体装置に
おいて、半導体素子がメモリ素子であることを特徴とす
る半導体装置。 - 【請求項１６】回路を有するプリント基板に、複数個の
半導体装置を実装したメモリモジュール実装基板におい
て、前記半導体装置のうち少なくとも１つは請求項１５
に記載の半導体装置であり、各半導体装置は外部端子を
介して前記基板の回路に電気的に接続されていることを
特徴とするメモリモジュール実装基板。 - 【請求項１７】半導体素子に、電気的絶縁フィルムを介
して内部リードを接着し、該内部リードと前記半導体素
子の電極を電気的に接続し、前記内部リードと接触する
ような突起を設けた金型により前記内部リードを挟み、
トランスファモールド法で樹脂封止を行うことにより、
パッケージ表面から前記内部リードの前記半導体素子と
の対向面の反対面に至る穴を形成する半導体装置の製造
方法。 - 【請求項１８】前記内部リードを前記パッケージ側面で
切断することを特徴とする請求項１７に記載の半導体装
置の製造方法。 - 【請求項１９】請求項１４に記載の半導体装置を用い
て、パッケージ側面において切断された前記内部リード
の表面にプローブをあてて、特性検査を行う半導体装置
の検査方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16178195A JPH0917910A (ja) | 1995-06-28 | 1995-06-28 | 半導体装置及びその製造方法、検査方法、実装基板 |
| TW085107434A TW299488B (ja) | 1995-06-28 | 1996-06-19 | |
| PCT/JP1996/001689 WO1997001865A1 (en) | 1995-06-28 | 1996-06-19 | Semiconductor device and method of manufacturing the same |
| IN1139CA1996 IN191568B (ja) | 1995-06-28 | 1996-06-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16178195A JPH0917910A (ja) | 1995-06-28 | 1995-06-28 | 半導体装置及びその製造方法、検査方法、実装基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0917910A true JPH0917910A (ja) | 1997-01-17 |
Family
ID=15741792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16178195A Pending JPH0917910A (ja) | 1995-06-28 | 1995-06-28 | 半導体装置及びその製造方法、検査方法、実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0917910A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000183229A (ja) * | 1998-12-16 | 2000-06-30 | Hyundai Electronics Ind Co Ltd | チップスケ―ルパッケ―ジ |
| WO2001069678A1 (fr) * | 2000-03-13 | 2001-09-20 | Dai Nippon Printing Co., Ltd. | Dispositif semi-conducteur sous enveloppe de resine, element de circuit destine a ce dispositif et procede de fabrication de cet element de circuit |
| US6747361B2 (en) | 2000-07-26 | 2004-06-08 | Nec Electronics Corporation | Semiconductor device and packaging method thereof |
| KR100480543B1 (ko) * | 1997-01-20 | 2005-06-16 | 오끼 덴끼 고오교 가부시끼가이샤 | 반도체 장치의 수지밀봉방법 |
| US7061080B2 (en) * | 2001-06-11 | 2006-06-13 | Fairchild Korea Semiconductor Ltd. | Power module package having improved heat dissipating capability |
| JP2007157877A (ja) * | 2005-12-02 | 2007-06-21 | Sony Corp | 受動素子パッケージ及びその製造方法、半導体モジュール、並びにこれらの実装構造 |
| JP2009283948A (ja) * | 2000-03-13 | 2009-12-03 | Dainippon Printing Co Ltd | 回路部材および回路部材の製造方法 |
-
1995
- 1995-06-28 JP JP16178195A patent/JPH0917910A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480543B1 (ko) * | 1997-01-20 | 2005-06-16 | 오끼 덴끼 고오교 가부시끼가이샤 | 반도체 장치의 수지밀봉방법 |
| JP2000183229A (ja) * | 1998-12-16 | 2000-06-30 | Hyundai Electronics Ind Co Ltd | チップスケ―ルパッケ―ジ |
| US7307347B2 (en) | 2000-03-13 | 2007-12-11 | Dai Nippon Printing Co., Ltd. | Resin-encapsulated package, lead member for the same and method of fabricating the lead member |
| WO2001069678A1 (fr) * | 2000-03-13 | 2001-09-20 | Dai Nippon Printing Co., Ltd. | Dispositif semi-conducteur sous enveloppe de resine, element de circuit destine a ce dispositif et procede de fabrication de cet element de circuit |
| JP2001332675A (ja) * | 2000-03-13 | 2001-11-30 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法 |
| US6828688B2 (en) | 2000-03-13 | 2004-12-07 | Dai Nippon Printing Co., Ltd. | Resin-sealed semiconductor device, circuit member used for the device, and method of manufacturing the circuit member |
| US7045906B2 (en) | 2000-03-13 | 2006-05-16 | Dai Nippon Printing Co., Ltd. | Resin-encapsulated package, lead member for the same and method of fabricating the lead member |
| JP4549491B2 (ja) * | 2000-03-13 | 2010-09-22 | 大日本印刷株式会社 | 樹脂封止型半導体装置 |
| JP2009283948A (ja) * | 2000-03-13 | 2009-12-03 | Dainippon Printing Co Ltd | 回路部材および回路部材の製造方法 |
| US6747361B2 (en) | 2000-07-26 | 2004-06-08 | Nec Electronics Corporation | Semiconductor device and packaging method thereof |
| US7208819B2 (en) | 2001-06-11 | 2007-04-24 | Fairchild Korea Semiconductor Ltd. | Power module package having improved heat dissipating capability |
| US7061080B2 (en) * | 2001-06-11 | 2006-06-13 | Fairchild Korea Semiconductor Ltd. | Power module package having improved heat dissipating capability |
| JP2007157877A (ja) * | 2005-12-02 | 2007-06-21 | Sony Corp | 受動素子パッケージ及びその製造方法、半導体モジュール、並びにこれらの実装構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US6014318A (en) | Resin-sealed type ball grid array IC package and manufacturing method thereof | |
| US4951122A (en) | Resin-encapsulated semiconductor device | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US6201707B1 (en) | Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate | |
| JP2001024135A (ja) | 半導体装置の製造方法 | |
| JPH0448767A (ja) | 樹脂封止型半導体装置 | |
| JPH06302653A (ja) | 半導体装置 | |
| JP3492212B2 (ja) | 半導体装置用パッケージ及びその製造方法 | |
| US7002251B2 (en) | Semiconductor device | |
| TWI301652B (en) | Semiconductor device and its manufacturing method | |
| JP2915282B2 (ja) | プラスチックモールドした集積回路パッケージ | |
| JP3655069B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JPH0917910A (ja) | 半導体装置及びその製造方法、検査方法、実装基板 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2908330B2 (ja) | リードフレーム，半導体装置及び半導体装置の製造方法 | |
| JP2003023133A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置ならびにその製造方法 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JPH0964080A (ja) | 半導体装置及びその製造方法 | |
| WO1997001865A1 (en) | Semiconductor device and method of manufacturing the same | |
| EP0474224B1 (en) | Semiconductor device comprising a plurality of semiconductor chips | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3234614B2 (ja) | 半導体装置及びその製造方法 |