JP4549491B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置 Download PDF

Info

Publication number
JP4549491B2
JP4549491B2 JP2000166377A JP2000166377A JP4549491B2 JP 4549491 B2 JP4549491 B2 JP 4549491B2 JP 2000166377 A JP2000166377 A JP 2000166377A JP 2000166377 A JP2000166377 A JP 2000166377A JP 4549491 B2 JP4549491 B2 JP 4549491B2
Authority
JP
Japan
Prior art keywords
terminal
terminal portion
resin
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000166377A
Other languages
English (en)
Other versions
JP2001332675A (ja
Inventor
裕 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000166377A priority Critical patent/JP4549491B2/ja
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to PCT/JP2001/001985 priority patent/WO2001069678A1/ja
Priority to US09/959,660 priority patent/US6828688B2/en
Priority to EP01912332A priority patent/EP1189279A4/en
Priority to KR1020017014407A priority patent/KR100811338B1/ko
Publication of JP2001332675A publication Critical patent/JP2001332675A/ja
Priority to US10/957,683 priority patent/US7045906B2/en
Priority to US11/362,784 priority patent/US7307347B2/en
Application granted granted Critical
Publication of JP4549491B2 publication Critical patent/JP4549491B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【０００１】
【発明の属する技術分野】
本発明は，半導体素子を搭載する樹脂封止型の半導体装置（プラスチックパッケージ）に関し、特に、パッケージサイズの小型化に対応し、その実装性を向上させることができる半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置は、高集積化、小型化技術の進歩と電子機器の高性能化と軽薄短小化の傾向（時流）から、ＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化になってきている。
これに伴い、リードフレームを用いた封止型の半導体装置においても、その開発のトレンドが、ＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のような表面実装型のパッケージを経て、ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ ＯｕｔｌｉｎｅＰａｃｋａｇｅ）の開発による薄型化を主軸としたパッケージの小型化へ、さらにはパッケージ内部の３次元化によるチップ収納効率向上を目的としたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）の構造へと進展してきた。
しかし、樹脂封止型半導体装置には、高集積化、高機能化とともに、更に一層の多ピン化、薄型化、小型化が求めらており、上記従来のパッケージにおいてもチップ外周部分のリードの引き回しがあるため、パッケージの小型化に限界が見えてきた。
【０００３】
【発明が解決しようとする課題】
上記のように、更なる樹脂封止型半導体装置の高集積化、高機能化が求められており、樹脂封止型半導体装置の一層の多ピン化、薄型化、小型化が求められている。
本発明は、このような状況のもと、半導体装置のパッケージサイズにおけるチップの占有率を上げ、半導体装置の小型化に対応させ、回路基板への実装面積を低減できる、即ち、回路基板への実装密度を向上させることができる樹脂封止型半導体装置を提供しようとするものである。
【０００４】
【課題を解決するための手段】
本発明の樹脂封止型半導体装置は、外部端子部の少なくとも一部を外部に露出させ、樹脂封止した樹脂封止型半導体装置、または前記樹脂封止型半導体装置の外部に露出した外部端子部の面に、回路基板等への実装のための半田からなる外部電極を設けた樹脂封止型半導体装置であって、樹脂封止領域を半導体素子のサイズにほぼあわせたＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）で、半導体素子の端子と電気的に接続するための内部端子部と、外部回路への接続のための外部端子部と、前記内部端子部と外部端子部とを一体的に連結するリード部とを有し、内部端子部と外部端子部とがその表裏に分け設けられ、内部端子部、リード部が薄肉に形成され、外部端子部は厚肉に形成された、端子部材を、複数個、それぞれ互いに独立して配し、且つ、各端子部材の内部端子部の端子面を、同じ向きに一平面上そろえ、各端子部材の外部端子部が半導体素子領域内になるように配置した回路部を備え、半導体素子の端子部側の面と前記回路部の内部端子部側の面とは向かい合い、半導体素子がその端子部にて回路部の内部端子部の端子面側の面に接合ないし接触し、半導体素子の端子部と回路部の内部端子部とが、電気的に接続されており、前記半導体素子の端子部にある突起電極にて、回路部の内部端子部の端子面側の面に接合ないし接触しており、前記外部端子部に一体的に接続して、外部端子部と同じ厚さで、外部端子部と両面をそろえて、外部端子部から側面外部まで延びる接続リードを有し、該接続リードの外部端子部の端子面側の面を外部に露出させていることを特徴とするものである。
そして、上記の樹脂封止型半導体装置であって、半導体素子の端子部と回路部の内部端子部とは、内部端子部の端子面に設けられた接続用の金属めっき層を介して、半導体素子の端子部と回路部の内部端子部と接合して、電気的に接続されていることを特徴とするものである。
また、上記において、半田めっき層、金めっき層、銀めっき層、パラジウムめっき層から選ばれた、少なくとも１つの金属めっき層を、半導体素子の端子部と回路部材の内部端子部との接続用の金属めっき層としていることを特徴とするものであり、金属めっき層が、半導体素子と対面する、回路部の内部端子部の端子面のみに形成されていることを特徴とするものである。
あるいはまた、上記において、半導体素子の端子部と回路部の内部端子部とは、内部端子部の端子面に設けられた接続用のペースト層を介して、半導体素子の端子部と回路部の内部端子部と接合して、電気的に接続されていることを特徴とするものである。
また、上記いずれかの樹脂封止型半導体装置であって、前記半導体素子の端子部は、半導体素子の端子面の一対の辺の中間の中心線上にそって配置されており、前記内部端子部は、前記中心線を挾むように対向し、前記中心部線に沿い、設けられていることを特徴とするものである。
【０００５】
本発明に関わる回路部材は、全体が略平状の樹脂封止型半導体装置用回路部材であって、半導体素子の端子と電気的に接続するための内部端子部と、外部回路への接続のための外部端子部と、前記内部端子部と外部端子部とを一体的に連結するリード部とを有し、内部端子部と外部端子部とがその表裏に分け設けられ、内部端子部、リード部が薄肉に形成され、外部端子部は厚肉に形成された、端子部材を、複数個、それぞれ互いに独立して、且つ、各端子部材の内部端子部の端子面を、同じ向きに一平面上そろえて配置し、更に、これらの外側で、前記リード部とは異なる接続リードを介して外部端子部と一体連結して、全体を保持する外枠部を備えていることを特徴とするものである。
そして、上記において、金属板材をハーフエッチング加工法により形成されたものであることを特徴とするものである。
そしてまた、上記において、半導体素子の端子部と回路部材の内部端子部との接続用に、内部端子部の端子面に、金属めっき層を形成してあることを特徴とするものであり、半田めっき層、金めっき層、銀めっき層、パラジウムめっき層から選ばれた、少なくとも１つの金属めっき層を、半導体素子の端子部と回路部材の内部端子部との接続用の金属めっき層としていることを特徴とするものである。
あるいは、上記において、半導体素子の端子部と回路部材の内部端子部との接続用に、内部端子部の端子面に、ペースト層を形成したことを特徴とするものであｒ、該ペーストが、Ｐｂフリーペーストであることを特徴とするものである。
尚、ハーフエッチング加工を伴う、エッチング加工方法のことを、ここでは、ハーフエッチング加工法と言う。
【０００６】
本発明に関わる回路部材の製造方法は、全体が略平状の樹脂封止型半導体装置用回路部材で、半導体素子の端子と電気的に接続するための内部端子部と、外部回路への接続のための外部端子部と、前記内部端子部と外部端子部とを一体的に連結するリード部とを有し、内部端子部と外部端子部とがその表裏に分け設けられ、内部端子部、リード部が薄肉に形成され、外部端子部は厚肉に形成された、端子部材を、複数個、それぞれ互いに独立して、且つ、各端子部材の内部端子部の端子面を、同じ向きに一平面上そろえて配置し、更に、これらの外側で、前記リード部とは異なる接続リードを介して外部端子部と一体連結して、全体を保持する外枠部を備えている回路部材の製造方法であって、金属板材を素材とし、ハーフエッチング加工法により、内部端子部、リード部、接続リード部を、一面側を素材面とし、素材の板厚よりも薄肉にし、外部端子部を、素材の板厚にして、外形加工することを特徴とするものである。
そして、上記において、金属めっき層を、内部端子部の端子面のみに形成することを特徴とするものであり、該金属めっき層の形成は、外形加工後、感光性電着レジストで全体を被膜し、めっき領域に対応した所定の開口を設けて製版し、これをめっきマスクとして、開口から露出した領域のみにめっきを施す、部分めっき法によることを特徴とするものである。あるいは、上記において、内部端子部の端子面に、ペースト層を形成することを特徴とするものであり、ペースト層の形成を、印刷またはディスペンス法により行なうことを特徴とするものである。
【０００７】
【作用】
本発明の樹脂封止型半導体装置は、上記のような構成にすることにより、半導体装置パッケージサイズにおけるチップの占有率を上げ、半導体装置の小型化に対応できるものとしている。
即ち、半導体装置の回路基板への実装面積を低減し、回路基板への実装密度の向上を可能としている。
外部端子部に一体的に連結した外部電極部を半田ボールにて形成することにより、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプのようにすることもできる。
具体的には、樹脂封止領域を半導体素子のサイズにほぼあわせたＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）で、半導体素子の端子と電気的に接続するための内部端子部と、外部回路への接続のための外部端子部と、前記内部端子部と外部端子部とを一体的に連結するリード部とを有し、内部端子部と外部端子部とがその表裏に分け設けられ、内部端子部、リード部が薄肉に形成され、外部端子部は厚肉に形成された、端子部材を、複数個、それぞれ互いに独立して配し、且つ、各端子部材の内部端子部の端子面を、同じ向きに一平面上そろえ、各端子部材の外部端子部が半導体素子領域内になるように配置した回路部を備え、半導体素子の端子部側の面と前記回路部の内部端子部側の面とは向かい合い、半導体素子がその端子部にて回路部の内部端子部の端子面側の面に接合ないし接触し、半導体素子の端子部と回路部の内部端子部とが、電気的に接続されており、前記半導体素子の端子部にある突起電極にて、回路部の内部端子部の端子面側の面に接合ないし接触しており、前記外部端子部に一体的に接続して、外部端子部と同じ厚さで、外部端子部と両面をそろえて、外部端子部から側面外部まで延びる接続リードを有し、該接続リードの外部端子部の端子面側の面を外部に露出させていることにより、これを達成している。
即ち、外部端子部の端子面が、回路部の半導体素子とは反対側において、内部端子部およびリード部より突き出ており、半導体素子の端子面に沿う面方向に二次元的に、外部端子部の端子面を形成できるものとし、ますますの半導体素子の多端子化、狭ピッチ化にも、実用レベルでの実装を可能としている。
換言すると、樹脂封止型半導体装置の一層の多ピン化にも対応できるものとしている。
特に、樹脂封止領域をほぼ半導体素子の外形寸法にあわせたＣＳＰ（ＣｈｉｐＳｉｚｅ
Ｐａｃｋａｇｅ）とすることにより、半導体装置の小型化に対応できる。
また、外部端子の端子面だけでなく、その側面部を含む一部分を外部に露出させることにより、全体の薄型化ができるとともに、放熱性の面でも優れたものとなる。
また、半導体素子の端子は半導体素子の端子面の一対の辺の中間の中心部線上にそって配置されており、回路部の内部端子部は前記中心線を挾むように対向し、前記中心線に沿い、それぞれ設けられている構造を採ることにより、全体を簡単な構造とし、量産性に適したものとできる。
【０００８】
本発明に関わる回路部材は、上記のような構成にすることにより、上記本発明の樹脂封止型半導体装置の製造に用いられるものであるが、ハーフエッチング加工を併う通常のエッチング工程を経て作製することができる。
【０００９】
本発明に関わる回路部材製造方法は、ハーフエッチング加工法により、比較的簡単に、本発明の回路部材の製造を可能とし、結果、本発明の樹脂封止型半導体装置の作製を可能とするものである。
【００１０】
【発明の実施の形態】
本発明の実施の形態を図に基づいて説明する。
図１（ａ）は本発明に関わる樹脂封止型半導体装置の形態の１例の、１断面を示した概略断面図であり、図１（ｂ）は外部電極側（図１（ａ）のＡ０側）からみた図で、図２は図１に示す半導体装置の外部電極側および側面部を分かり易く示した斜視図で、図３（ａ）、図３（ｂ）は、それぞれ、図１に示す半導体装置の変形例の断面図で、図３（ｂ）は、本発明の実施の形態例であり、図４（ａ）は本発明に関わる回路部材の１例の概略平面図で、図４（ｂ）は図４（ａ）中、点線で囲まれたＢ１部の拡大斜視図で、図５は本発明に関わる回路部材の製造方法の１例の工程断面図で、図６は、図１に示す半導体装置の製造工程を示した工程断面図である。
尚、図１（ａ）は、図１（ｂ）のＡ１−Ａ２における断面図である。
図１〜図６中、１００、１０１、１０２は樹脂封止型半導体装置、１１０は半導体素子、１１０Ｓは端子面、１１５は端子（パッド）、１３０は回路部材、１３０Ａは端子部材、１３０Ｂは回路部、１３０Ｓは素材面、１３０ａは回路部材、１３１は内部端子部、１３１Ｓは（内部端子部の）端子面、１３２は外部端子部、１３２Ｓは（外部端子部の）端子面、１３３はリード、１３４は接続リード、１３５は枠部、１３８は金属めっき層、１５０は封止用樹脂、１７０は半田からなる外部電極、５１０は金属板材、５２０はレジスト層、５２１、５２２はレジストパターン、５３０は薄肉部である。
【００１１】
はじめに、本発明に関わる樹脂封止型半導体装置の形態の１例を、図１、図２に基づいて説明する。
図１に示す本例の樹脂封止型半導体装置１００は、外部端子１３２の一部（端子面）を外部に露出させて、封止用樹脂１５０により樹脂封止し、外部に露出した外部端子部１３２の端子面１３２Ｓに、回路基板等への実装のための半田からなる外部電極１７０を設けた樹脂封止型半導体装置であって、図４に示す回路部材１３０の点線内領域部Ｂ２のみを樹脂封止し、且つ、Ｂ２領域以外の部分を切断分離して使用しているものである。
そして、半導体素子１１０の端子１１５と電気的に接続するための内部端子部１３１と、外部回路への接続のための外部端子部１３２と、内部端子部１３１と外部端子部１３２とを一体的に連結するリード部１３３とを有し、内部端子部１３１と外部端子部１３２とがその表裏に分け設けられ、内部端子部１３１、リード部１３３が薄肉に形成され、外部端子部１３２は厚肉に形成された、端子部材１３０Ａを、複数個、それぞれ互いに独立して、且つ、各端子部材１３０Ａの内部端子部１３１の端子面１３１Ｓを、同じ向きに一平面上そろえて配置した回路部１３０Ｂを備え、半導体素子１１０の端子部１１５側の面と回路部１３０Ｂの内部端子部１３１側の面とは向かい合い、半導体素子１１０がその端子部１１５にて回路部１３０Ｂの内部端子部１３１の端子面１３１Ｓ側の面に接合し、半導体素子１１０の端子部１１５と回路部１３０Ｂの内部端子部１３１とが、電気的に接続されている。
図１（ａ）に示すように、外部端子部１３２の端子面１３２Ｓが、回路部１３０Ｂの半導体素子１１０とは反対側において、内部端子部１３１およびリード部１３３より突き出ており、半導体素子１１０の端子面１３２に沿う面方向に二次元的に、外部端子部１３２の端子面１３２Ｓを形成している。
本例の半導体装置は、図４に示す回路部材１３０を用いているため、接続リード１３４をその内部に残す。
【００１２】
ここで用いられる回路部１３０Ｂは、図４（ａ）に示す回路部材１３０の一点鎖線内領域Ｂ２内部である。
本例の半導体装置１００では、回路部１３０Ｂの一方の面側（第１の面側）を、全て素材面１３０Ｓとして、略同一平面（平面Ｓ１）上に形成されており、内部端子部１３１の端子面１３１Ｓも素材面で、平面Ｓ１上に形成されている。
【００１３】
本例では、回路部１３０Ｂの内部端子部１３１の端子面１３１Ｓに、接続用の金属めっき層１３８を設け、これを介して、半導体素子１１０の端子部１１５と、回路部１３０Ｂの内部端子部１３１の端子面１３１Ｓとを接合している。
金属めっき層１３８としては、半田めっき層、金めっき層、銀めっき層、パラジウムめっき層から選ばれた、少なくとも１つの金属めっき層を、回路部１３０Ｂの内部端子部１３１の端子面上に形成し、半田リフローにより、あるいは金属共晶、熱圧着等により、半導体素子１１０の端子部１１５と回路部１３０Ｂの内部端子部１３１の端子面１３１Ｓとを接合する。
【００１４】
図１に示す樹脂封止型半導体装置１００においては、半導体素子１１０の端子部１１５は、半導体素子１１０の端子面の一対の辺の中間の中心線上にそって配置されており、内部端子部１３１は前記中心線を挾むように対向し、前記中心部線に沿い、それぞれ設けられている。
また、図１に示す樹脂封止型半導体装置１００においては、樹脂封止領域を、半導体素子のサイズにほぼあわせた構造で、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）と言われるものである。
【００１５】
本例の変形例としては、回路部１３０Ｂの内部端子部１３１の端子面１３１Ｓに、接続用のペースト層を形成した回路部材を用い、これを介して、半導体素子１１０の端子部１１５と、回路部１３０Ｂの内部端子部１３１の端子面１３１Ｓとを接合しているものも挙げられる。
この場合、ペーストが、Ｐｂフリーペーストが好ましい。
【００１６】
尚、本発明に関わる樹脂封止型半導体装置の形態としては、上記図１に示す、ＣＳＰタイプに特に限定されることはない。
また、図３（ａ）に示すように、図１に示す半導体装置において半田からなる外部電極を設けない形態のままのものを、変形例の半導体装置１０１として挙げておく。
また、図３（ｂ）に示すように、接続リード１３４を、外部端子部１３２と同じく、素材の厚さにした（本発明の実施の形態例に相当する）ものも挙げられる。
この場合は、図１に示す例に比べ、放熱性の面で優れたものとなるが、図４に示す回路部材１３０の枠部１３５からの切断分離が若干難しくなる。
【００１７】
回路部１３０Ｂの材質としては、Ｎｉ−鉄合金（例えば、Ｎｉ４２％−Ｆｅ合金）、銅合金等が用いられる。
【００１８】
次に、本発明の回路部材の実施の形態の１例を図４に基づいて説明する。
尚、前にも述べたように、図４中の一点鎖線領域Ｂ２は、回路部材の半導体装置作製の際に、樹脂封止して用いられる領域で、一点鎖線外側の領域は最終的には分離除去される。
本例の回路部材１３０は、図１に示す半導体装置の作製に用いられる全体が略平状の回路部材であって、内部端子部の端子面に金属めっき層を配設していない状態のものである。
本例の回路部材１３０は、図４（ａ）に示すように、半導体素子の端子と電気的に接続するための内部端子部１３１と、外部回路への接続のための外部端子部１３２と、内部端子部１３１と外部端子部１３２とを一体的に連結するリード部１３３とを有し、内部端子部１３１と外部端子部１３２とがその表裏に分け設けられ、内部端子部１３１、リード部１３２が薄肉に形成され、外部端子部１３２は厚肉に形成された、端子部材を、複数個、それぞれ互いに独立して、且つ、各端子部材の内部端子部１３１の端子面１３１Ｓを、同じ向きに一平面上そろえて配置し、更に、これらの外側で、前記リード部１３３とは異なる接続リード１３４を介して外部端子部１３２と一体連結して、全体を保持する外枠部１３５を備えている。
図４（ｂ）に示すように、外部端子部１３２の端子面１３２Ｓが、回路部１３０Ｂの半導体素子１１０とは反対側において、内部端子部１３１およびリード部１３３より突き出ており、半導体素子１１０の端子面１１０Ｓに沿う面方向に二次元的に、外部端子部１３２の端子面１３２Ｓが形成されている。
本例の回路部材においては、回路部材１３０の端子面側の面（図１（ａ）の第１の面）は素材面１３０Ｓである。
回路部材１３０の材質としては、Ｎｉ−鉄合金（例えば、Ｎｉ４２％−Ｆｅ合金）、銅合金等が用いられ、通常のリードフレームと同様、エッチングにより外形加工できる。
【００１９】
図４に示す回路部材１３０の内部端子の端子面に、半導体素子の端子部と回路部材の内部端子部との接続用に、金属めっき層を形成したものが、図１に示す半導体装置用に用いられる回路部材である。
半田めっき層、金めっき層、銀めっき層、パラジウムめっき層、銀−錫めっき層から選ばれた、少なくとも１つの金属めっき層を、半導体素子の端子部と回路部材の内部端子部との接続用の金属めっき層とする。
また、図４に示す回路部材１３０の内部端子の端子面に、半導体素子の端子部と回路部材の内部端子部との接続用に、ペースト層を形成したものも、回路部材として挙げられる。
この回路部材を用いたものが先に述べた変形例の半導体装置である。
【００２０】
次いで、図４に示す回路部材１３０の製造方法の１例を図５に基づいて説明する。
尚、図５は、説明を分かり易くするため、図４（ａ）に示す一点鎖線Ｂ３−Ｂ４における断面のみを示している。
先ず、４２合金（Ｎｉ４２％のＦｅ合金）、銅合金等からなる、回路部材の素材である厚さ０．２ｍｍ程度の金属板材５１０を準備し（図５（ａ））、金属板材５１０の両面を脱脂等を行い良く洗浄処理した後、金属板材５１０の両面に感光性のレジストを塗布し、乾燥して、レジスト層５２０を形成する。（図５（ｂ））
次いで、金属板材５１０の両面から所定のパターン版を用いてレジスト層５２０の所定の部分のみに露光を行った後、現像処理し、レジストパターン５２１、５２２を形成する。（図５（ｃ））
内部端子部、リード部、接続リード部の形成領域においては、板材の一面側にレジストが覆われていない。
尚、レジストとてしては、特に限定はされないが、重クロム酸カリウムを感光剤としたガゼイン系のレジストや、東京応化株式会社製のネガ型液状レジスト（ＰＭＥＲレジスト）等が使用できる。
次いで、レジストパターンを耐腐蝕性膜として、板材５１０の両面から腐蝕液にてエッチングを行う。
内部端子部、リード部、接続リード部の形成領域においては、板材の一面側のレジストが覆われていない為、片側からのみエッチングが進行する。（これを、ここではハーフエッチングと言っている。）
板材５１０の表裏のエッチング量を加減することにより、薄肉部５３０の厚さを調整することもできる。
エッチングは、通常、腐蝕液として塩化第二鉄水溶液を用い、板材の両面からスプレーエッチングにて行う。
エッチングにより、途中、図５（ｄ）のようになり、更にエッチングが進行して、内部端子部１３１間が分離された状態で、一面を板材５１０の素材面５１０Ｓとし、内部端子部１３１、リード部１３３、接続リード部１３４が板材５１０の素材の厚さより薄肉に形成され、且つ、外部端子部１３２、外枠部１３４が、板材５１０の素材の厚さと同じ厚さに形成される。（図５（ｅ））
次いで、レジストを剥離して（図５（ｆ））、図４に示す回路部材１３０が得られる
【００２１】
次いで、回路部材１３０の内部端子部の端子面上に、部分めっきを施し、図１に示す半導体装置に用いられる、金属めっき層１３８が配設された回路部材１３０ａが得られる。（図５（ｇ））
金属めっき層１３８として、半田めっき層、金めっき層、銀めっき層、パラジウムめっき層から選ばれた、少なくとも１つの金属めっき層を、回路部１３０Ｂの内部端子部１３１の端子面上に形成する。
この部分めっきは、感光性電着レジストを用いて、内部端子の端子面上のみにめっきする。
あるいは、回路部材１３０の内部端子部の端子面上に、印刷またはディスペンス法により半導体素子の端子と接続用の、ペースト層を形成して、先に述べた変形例の半導体装置用の回路部材を得る。
【００２２】
次に、図１に示す半導体装置１００の製造方法を、図６に基づいて簡単に説明する。
先ず、図５のようにして外形加工して作製された、図４に示す回路部材１３０を用意する。（６（ａ））
次いで、半導体素子１１０の端子部１１５側の面と回路部１３０の内部端子部１３１側の面とを向かい合わせ、半導体素子１１０の端子部１１５にて、回路部１３０の内部端子１３１の端子面１３１Ｓとを、金属めっき層１３８を介して接続し、半導体素子１１０の端子部１１５と回路部１３０の内部端子部１３１とを電気的に接続する。（図６（ｂ））
半田リフローにより、あるいは金属共晶、熱圧着等により、半導体素子１１０の端子部１１５と回路部１３０Ｂの内部端子部１３１の端子面１３１Ｓとを接合する。
この後、外部端子部１３２の一部を外部に露出させ、全体を封止用樹脂１５０で樹脂封止する。（図６（ｃ））
更に、露出した外部端子部１３２の端子面１３２Ｓに、半田めっき等の表面処理剤を施した後、半田ボールからなる外部電極１７０を形成する。（図６（ｄ））
次いで、回路部材１３０の各接続リード１３４をプレスにより切断し、外枠部１３５を除去する。（図６（ｅ））
尚、半田ボールからなる外部電極１７０の作製は、スクリーン印刷による半田ペースト塗布や、リフロー等でも、回路基板と半導体装置との接続に必要な量の半田が得られば良い。
【００２３】
（参考実施例）
更に、本発明の参考実施例を挙げて、本発明を説明する。
（参考実施例１）
参考実施例１は、図５に示す回路部材の製造方法により、図４に示す回路部材を作製し（図５（ｆ））、更に、内部端子部の端子面に接続用の金属めっき層を配設した回路部材（図５（ｇ））を用い、図６に示す製造方法により図１に示す樹脂封止型半導体装置を形成したものである。
先ず、以下のようにして、図１に示す半導体装置用の回路部材１３０ａを作製した。
図５に基づいて説明する。
厚み０. １５ｍｍの４２合金（Ｎｉ４２％のＦｅ合金）からなる金属板材５１０を準備し、脱脂処理、洗浄処理を行った（図５（ａ））後、この金属板材５１０の両面５１０Ｓに、東京応化工業（株）製のネガ型レジストＰＭＥＲを塗布し、乾燥し、レジスト層５２０を形成した。（図５（ｂ））
次いで、表面側および裏面側のレジスト層５２０を、それぞれ、所定のパターン版（フォトマスク）を介して露光した後、現像して、それぞれ、レジストパターン５２１、５２２を形成した。（図５（ｃ））
次いで、レジストパターン５２１、５２２を耐エッチングマスクとして、金属板材５１０の両面から塩化第二鉄溶液を用いて、スプレーエッチングを行った（図５（ｄ）、図５（ｅ））後、所定のアルカリ系剥離液を用いてレジストパターン５２１、５２２を剥離除去し、更に洗浄処理等を施し、図４に示す回路部材１３０を得た。（図５（ｆ））
【００２４】
次いで、電着により、電着レジストを回路部材１３０の表面全体に形成し、内部端子部１３１の端子面１３１Ｓ上に形成する金属めっき層領域に合せた所定のパターン版を介して露光、現像し、金属めっき層形成領域のみ開口した耐めっき性マスクを電着レジストにより形成した後、半田めっきを行い、接続用の金属めっき層として半田めっき層を、電着レジストの開口部に形成し、レジストを所定の剥離液により除去し、図１に示す半導体装置用の回路部材１３０ａを得た。（図５（ｇ））
半田めっきとしては、高温半田（９０％Ｐｂ）を用いた。
尚、電着レジストの形成のための電着液、電着レジストの剥離のための剥離液は、シプレイで販売されているイーグルプロセスに代表されるものである。
【００２５】
次いで、このようにして、作製された回路部材１３０ａ（図６（ａ））の内部端子部１３１と、金属バンプ（端子１１５）が形成してある半導体素子１１０とを、回路部材１３０の半田めっき層１３８を介して、接続（フリップチップ接続）した（図６（ｂ））後、樹脂封止した。（図６（ｃ））
樹脂封止は、所定の金型を用い、エポキシ系の樹脂で行った。
次いで、半田ボールを付け、外部電極１７０を形成した（図６（ｄ））後、接続用リード１３４部をプレスにより切断して枠部１３５と分離し、図１に示す樹脂封止型半導体装置を得た。（図６（ｅ））
【００２６】
（実施例２）
実施例２は、実施例１と同様に、厚み０. １５ｍｍの４２合金（Ｎｉ４２％のＦｅ合金）からなる金属板材５１０から、図５に示す回路部材の製造方法により、図４に示す回路部材１３０を作製し、更に、作製された回路部材１３０の内部端子部の端子面上に、半導体素子の端子と接続用のペーストを、スクリーン印刷法により形成した回路部材１３０ａを得た。（図５（ｇ）、図６（ａ）））
ペーストとしては、Ａｇ−Ｓｎペーストを用いた。
次いで、このようにして、作製された回路部材１３０ａ（図６（ａ））の内部端子部１３１と、金バンプ（端子１１５）が形成してある半導体素子１１０とを、回路部材１３０ａのペースト層を介して、接続（フリップチップ接続）した（図６（ｂ））後、樹脂封止した。（図６（ｃ））
樹脂封止は、所定の金型を用い、エポキシ系の樹脂で行った。
次いで、半田ボールを付け、外部電極１７０を形成した（図６（ｄ））後、接続用リード１３４部をプレスにより切断して枠部１３５と分離し、図１に示す樹脂封止型半導体装置を得た。（図６（ｅ））
【００２７】
【発明の効果】
本発明は、上記のように、更なる樹脂封止型半導体装置の高集積化、高機能化が求められる状況のもと、半導体装置のパッケージサイズにおけるチップの占有率を上げ、半導体装置の小型化に対応させ、回路基板への実装面積を低減できる、即ち、回路基板への実装密度を向上させることができる導体装置の提供を可能としたものである。
【図面の簡単な説明】
【図１】 図１（ａ）は本発明の樹脂封止型半導体装置の実施の形態の１例の、１断面を示した概略断面図であり、図１（ｂ）は外部電極側（図１（ａ）のＡ０側）からみた図である。
【図２】 図１に示す半導体装置の外部電極側および側面部を分かり易く示した斜視図である。
【図３】 図３（ａ）、図３（ｂ）は、それぞれ、図１に示す半導体装置の変形例の断面図で、図３（ｂ）は、本発明の実施の形態例である。
【図４】 図４（ａ）は本発明に関わる回路部材の実施の形態の１例の概略平面図で、図４（ｂ）は図４（ａ）中、点線で囲まれたＢ１部の拡大斜視図である。
【図５】 本発明に関わる回路部材の製造方法の実施の形態の１例の工程断面図である。
【図６】 図１に示す半導体装置の製造工程を示した工程断面図である。
【符号の説明】
１００、１０１、１０２ 樹脂封止型半導体装置
１１０ 半導体素子
１１５ 端子（パッド）
１３０ 回路部材
１３０Ａ 端子部材
１３０Ｂ 回路部
１３０Ｓ 素材面
１３０ａ 回路部材
１３１ 内部端子部
１３１Ｓ （内部端子部の）端子面
１３２ 外部端子部
１３２Ｓ （外部端子部の）端子面
１３３ リード
１３４ 接続リード
１３５ 枠部
１３８ 金属めっき層
１５０ 封止用樹脂
１７０ 半田からなる外部電極
５１０ 金属板材
５２０ レジスト層
５２１、５２２ レジストパターン
５３０ 薄肉部

Claims (6)

  1. 外部端子部の少なくとも一部を外部に露出させ、樹脂封止した樹脂封止型半導体装置、または前記樹脂封止型半導体装置の外部に露出した外部端子部の面に、回路基板等への実装のための半田からなる外部電極を設けた樹脂封止型半導体装置であって、樹脂封止領域を半導体素子のサイズにほぼあわせたＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）で、半導体素子の端子と電気的に接続するための内部端子部と、外部回路への接続のための外部端子部と、前記内部端子部と外部端子部とを一体的に連結するリード部とを有し、内部端子部と外部端子部とがその表裏に分け設けられ、内部端子部、リード部が薄肉に形成され、外部端子部は厚肉に形成された、端子部材を、複数個、それぞれ互いに独立して配し、且つ、各端子部材の内部端子部の端子面を、同じ向きに一平面上そろえ、各端子部材の外部端子部が半導体素子領域内になるように配置した回路部を備え、半導体素子の端子部側の面と前記回路部の内部端子部側の面とは向かい合い、半導体素子がその端子部にて回路部の内部端子部の端子面側の面に接合ないし接触し、半導体素子の端子部と回路部の内部端子部とが、電気的に接続されており、前記半導体素子の端子部にある突起電極にて、回路部の内部端子部の端子面側の面に接合ないし接触しており、前記外部端子部に一体的に接続して、外部端子部と同じ厚さで、外部端子部と両面をそろえて、外部端子部から側面外部まで延びる接続リードを有し、該接続リードの外部端子部の端子面側の面を外部に露出させていることを特徴とする樹脂封止型半導体装置。
  2. 請求項１に記載の樹脂封止型半導体装置であって、半導体素子の端子部と回路部の内部端子部とは、内部端子部の端子面に設けられた接続用の金属めっき層を介して、半導体素子の端子部と回路部の内部端子部と接合して、電気的に接続されていることを特徴とする樹脂封止型半導体装置。
  3. 請求項２に記載の樹脂封止型半導体装置であって、半田めっき層、金めっき層、銀めっき層、パラジウムめっき層から選ばれた、少なくとも１つの金属めっき層を、半導体素子の端子部と回路部材の内部端子部との接続用の金属めっき層としていることを特徴とする樹脂封止型半導体装置。
  4. 請求項３に記載の樹脂封止型半導体装置であって、金属めっき層が、半導体素子と対面する、回路部の内部端子部の端子面のみに形成されていることを特徴とする樹脂封止型半導体装置。
  5. 請求項１に記載の樹脂封止型半導体装置であって、半導体素子の端子部と回路部の内部端子部とは、内部端子部の端子面に設けられた接続用のペースト層を介して、半導体素子の端子部と回路部の内部端子部と接合して、電気的に接続されていることを特徴とする樹脂封止型半導体装置。
  6. 請求項１ないし５のいずれか１項に記載の樹脂封止型半導体装置であって、前記半導体素子の端子部は、半導体素子の端子面の一対の辺の中間の中心線上にそって配置されており、前記内部端子部は、前記中心線を挾むように対向し、前記中心部線に沿い、設けられていることを特徴とする樹脂封止型半導体装置。
JP2000166377A 2000-03-13 2000-06-02 樹脂封止型半導体装置 Expired - Lifetime JP4549491B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000166377A JP4549491B2 (ja) 2000-03-13 2000-06-02 樹脂封止型半導体装置
US09/959,660 US6828688B2 (en) 2000-03-13 2001-03-13 Resin-sealed semiconductor device, circuit member used for the device, and method of manufacturing the circuit member
EP01912332A EP1189279A4 (en) 2000-03-13 2001-03-13 SEMICONDUCTOR SEMICONDUCTOR DEVICE WITH RESIN ENVELOPE, CIRCUIT MEMBER FOR THIS DEVICE, AND METHOD FOR MANUFACTURING THE CIRCUIT MEMBER
KR1020017014407A KR100811338B1 (ko) 2000-03-13 2001-03-13 수지밀봉형 반도체장치, 이 장치에 이용되는 회로부재 및회로부재의 제조방법
PCT/JP2001/001985 WO2001069678A1 (fr) 2000-03-13 2001-03-13 Dispositif semi-conducteur sous enveloppe de resine, element de circuit destine a ce dispositif et procede de fabrication de cet element de circuit
US10/957,683 US7045906B2 (en) 2000-03-13 2004-10-05 Resin-encapsulated package, lead member for the same and method of fabricating the lead member
US11/362,784 US7307347B2 (en) 2000-03-13 2006-02-28 Resin-encapsulated package, lead member for the same and method of fabricating the lead member

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000068290 2000-03-13
JP2000-68290 2000-03-13
JP2000166377A JP4549491B2 (ja) 2000-03-13 2000-06-02 樹脂封止型半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009145922A Division JP5201088B2 (ja) 2000-03-13 2009-06-19 回路部材

Publications (2)

Publication Number Publication Date
JP2001332675A JP2001332675A (ja) 2001-11-30
JP4549491B2 true JP4549491B2 (ja) 2010-09-22

Family

ID=26587288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000166377A Expired - Lifetime JP4549491B2 (ja) 2000-03-13 2000-06-02 樹脂封止型半導体装置

Country Status (5)

Country Link
US (3) US6828688B2 (ja)
EP (1) EP1189279A4 (ja)
JP (1) JP4549491B2 (ja)
KR (1) KR100811338B1 (ja)
WO (1) WO2001069678A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4549491B2 (ja) * 2000-03-13 2010-09-22 大日本印刷株式会社 樹脂封止型半導体装置
DE10147375B4 (de) * 2001-09-26 2006-06-08 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE10147376B4 (de) * 2001-09-26 2009-01-15 Infineon Technologies Ag Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben
TWM253056U (en) * 2004-02-13 2004-12-11 Optimum Care Int Tech Inc Compact chip packaging structure
EP1659628A1 (en) * 2004-11-23 2006-05-24 Optium Care International Tech. Inc. High lead density electronic device
US8039956B2 (en) * 2005-08-22 2011-10-18 Texas Instruments Incorporated High current semiconductor device system having low resistance and inductance
US7335536B2 (en) 2005-09-01 2008-02-26 Texas Instruments Incorporated Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
DE102006006825A1 (de) * 2006-02-14 2007-08-23 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
US8502362B2 (en) * 2011-08-16 2013-08-06 Advanced Analogic Technologies, Incorporated Semiconductor package containing silicon-on-insulator die mounted in bump-on-leadframe manner to provide low thermal resistance
DE112007003268B4 (de) * 2007-01-16 2015-09-17 Infineon Technologies Ag Verfahren zum Halbleiterpacken und/oder Halbleiterpackung
US8604624B2 (en) * 2008-03-19 2013-12-10 Stats Chippac Ltd. Flip chip interconnection system having solder position control mechanism
US7786557B2 (en) * 2008-05-19 2010-08-31 Mediatek Inc. QFN Semiconductor package
US20110042794A1 (en) * 2008-05-19 2011-02-24 Tung-Hsien Hsieh Qfn semiconductor package and circuit board structure adapted for the same
US8269324B2 (en) * 2008-07-11 2012-09-18 Stats Chippac Ltd. Integrated circuit package system with chip on lead
JP5271949B2 (ja) * 2009-09-29 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置
US9076776B1 (en) * 2009-11-19 2015-07-07 Altera Corporation Integrated circuit package with stand-off legs
US8193620B2 (en) * 2010-02-17 2012-06-05 Analog Devices, Inc. Integrated circuit package with enlarged die paddle
CN101840902B (zh) * 2010-04-30 2011-06-15 江苏长电科技股份有限公司 芯片直接置放引线框结构及其生产方法
US9123737B2 (en) * 2010-09-21 2015-09-01 Texas Instruments Incorporated Chip to dielectric waveguide interface for sub-millimeter wave communications link
CN102005432B (zh) * 2010-09-30 2012-03-28 江苏长电科技股份有限公司 四面无引脚封装结构及其封装方法
TWI416637B (zh) 2010-10-15 2013-11-21 Chipmos Technologies Inc 晶片封裝結構及晶片封裝方法
CN102468187A (zh) * 2010-11-05 2012-05-23 南茂科技股份有限公司 芯片封装结构及芯片封装方法
CN102394232A (zh) * 2011-11-29 2012-03-28 杭州矽力杰半导体技术有限公司 一种引线框架及应用其的芯片倒装封装装置
KR101965127B1 (ko) * 2012-10-29 2019-04-04 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
CN104465593B (zh) * 2014-11-13 2018-10-19 苏州日月新半导体有限公司 半导体封装体及封装方法
JP6760729B2 (ja) * 2014-12-11 2020-09-23 共同紙工株式会社 袋体及び袋詰め体
JP2017147272A (ja) * 2016-02-15 2017-08-24 ローム株式会社 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体
JP7024349B2 (ja) * 2017-11-24 2022-02-24 セイコーエプソン株式会社 センサーユニット、センサーユニットの製造方法、慣性計測装置、電子機器、および移動体
US11069600B2 (en) 2019-05-24 2021-07-20 Infineon Technologies Ag Semiconductor package with space efficient lead and die pad design
JP6709313B1 (ja) * 2019-05-31 2020-06-10 アオイ電子株式会社 半導体装置および半導体装置の製造方法
WO2023095681A1 (ja) * 2021-11-24 2023-06-01 ローム株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306853A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JPH0917910A (ja) * 1995-06-28 1997-01-17 Hitachi Ltd 半導体装置及びその製造方法、検査方法、実装基板
JPH11251504A (ja) * 1998-02-27 1999-09-17 Nec Kansai Ltd 電子部品及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633582A (en) * 1985-08-14 1987-01-06 General Instrument Corporation Method for assembling an optoisolator and leadframe therefor
JPS6254048A (ja) * 1985-09-02 1987-03-09 Hitachi Metals Ltd リ−ドフレ−ム用銅合金
JP2619123B2 (ja) * 1990-07-19 1997-06-11 株式会社東芝 半導体製造装置
JPH08222681A (ja) * 1995-02-14 1996-08-30 Toshiba Corp 樹脂封止型半導体装置
JP3465098B2 (ja) * 1995-07-04 2003-11-10 大日本印刷株式会社 リードフレームおよびｐｇａタイプの樹脂封止型半導体装置
JPH09312374A (ja) * 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
JP3793628B2 (ja) * 1997-01-20 2006-07-05 沖電気工業株式会社 樹脂封止型半導体装置
JPH1174411A (ja) * 1997-08-29 1999-03-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材
JPH1154663A (ja) 1997-08-04 1999-02-26 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法
JP3173459B2 (ja) * 1998-04-21 2001-06-04 日本電気株式会社 半導体装置の製造方法
TW396559B (en) * 1998-07-24 2000-07-01 Siliconware Precision Industries Co Ltd The semiconductor device having heat dissipating structure
JP3169919B2 (ja) * 1998-12-21 2001-05-28 九州日本電気株式会社 ボールグリッドアレイ型半導体装置及びその製造方法
JP2001077232A (ja) * 1999-09-06 2001-03-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2001026147A1 (fr) * 1999-10-04 2001-04-12 Seiko Epson Corporation Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4549491B2 (ja) * 2000-03-13 2010-09-22 大日本印刷株式会社 樹脂封止型半導体装置
JP3683179B2 (ja) * 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
TW523887B (en) * 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
US7154186B2 (en) * 2004-03-18 2006-12-26 Fairchild Semiconductor Corporation Multi-flip chip on lead frame on over molded IC package and method of assembly
US7217991B1 (en) * 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306853A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JPH0917910A (ja) * 1995-06-28 1997-01-17 Hitachi Ltd 半導体装置及びその製造方法、検査方法、実装基板
JPH11251504A (ja) * 1998-02-27 1999-09-17 Nec Kansai Ltd 電子部品及びその製造方法

Also Published As

Publication number Publication date
US6828688B2 (en) 2004-12-07
US20050046045A1 (en) 2005-03-03
US20020158347A1 (en) 2002-10-31
JP2001332675A (ja) 2001-11-30
US7307347B2 (en) 2007-12-11
EP1189279A4 (en) 2006-04-12
WO2001069678A1 (fr) 2001-09-20
US20060138620A1 (en) 2006-06-29
KR20020005745A (ko) 2002-01-17
US7045906B2 (en) 2006-05-16
EP1189279A1 (en) 2002-03-20
KR100811338B1 (ko) 2008-03-07

Similar Documents

Publication Publication Date Title
JP4549491B2 (ja) 樹脂封止型半導体装置
US6359221B1 (en) Resin sealed semiconductor device, circuit member for use therein
JP3475306B2 (ja) 樹脂封止型半導体装置の製造方法
JPH098207A (ja) 樹脂封止型半導体装置
JP5850347B2 (ja) 樹脂封止型半導体装置
JPH10335566A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材、および樹脂封止型半導体装置の製造方法
JPH11163024A (ja) 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JP2000332162A (ja) 樹脂封止型半導体装置
JP4357728B2 (ja) 樹脂封止型半導体装置
JP2000114426A (ja) 片面樹脂封止型半導体装置
JPH1154663A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法
JPH1140720A (ja) 回路部材および該回路部材を用いた樹脂封止型半導体装置
JP3908695B2 (ja) 樹脂封止型半導体装置
JPH1174411A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JP4176092B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3358114B2 (ja) 半導体装置及びその製造方法
JP2897409B2 (ja) Ｉｃパッケージ
JP3802500B2 (ja) リードフレーム
JP4068729B2 (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JP2005260271A (ja) 樹脂封止型半導体装置用の回路部材
JP3465098B2 (ja) リードフレームおよびｐｇａタイプの樹脂封止型半導体装置
JPH1056122A (ja) 表面実装型半導体装置の製造方法および表面実装型半導体装置、およびそれに用いられるリードフレーム部材
JPH10256453A (ja) 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法
JPH08139266A (ja) リードフレーム部材及びそれを用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100707

R150 Certificate of patent or registration of utility model

Ref document number: 4549491

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

EXPY Cancellation because of completion of term