JP3908695B2 - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置 Download PDFInfo
- Publication number
- JP3908695B2 JP3908695B2 JP2003156200A JP2003156200A JP3908695B2 JP 3908695 B2 JP3908695 B2 JP 3908695B2 JP 2003156200 A JP2003156200 A JP 2003156200A JP 2003156200 A JP2003156200 A JP 2003156200A JP 3908695 B2 JP3908695 B2 JP 3908695B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead
- terminal
- external
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は，半導体素子を搭載する樹脂封止型の半導体装置（プラスチックパッケージ）に関し、特に、実装密度を向上させ、且つ、多ピン化に対応できる半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置は、高集積化、小型化技術の進歩と電子機器の高性能化と軽薄短小化の傾向（時流）から、ＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化になってきている。
これに伴い、リードフレームを用いた封止型の半導体装置プラスチックパッケージにおいても、その開発のトレンドが、ＳＯＪ（Ｓｍａｌｌ ＯｕｔｌｉｎｅＪ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のような表面実装型のパッケージを経て、ＴＳＯＰ（Ｔｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）の開発による薄型化を主軸としたパッケージの小型化へ、さらにはパッケージ内部の３次元化によるチップ収納効率向上を目的としたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）の構造へと進展してきた。しかし、樹脂封止型半導体装置パッケージには、高集積化、高機能化とともに、更に一層の多ピン化、薄型化、小型化が求めらており、上記従来のパッケージにおいてもチップ外周部分のリードの引き回しがあるため、パッケージの小型化に限界が見えてきた。
また、ＴＳＯＰ等の小型パッケージにおいては、リードの引き回し、ピンピッチから多ピン化に対しても限界が見えてきた。
【０００３】
【発明が解決しようとする課題】
上記のように、更なる樹脂封止型半導体装置の高集積化、高機能化が求められており、樹脂封止型半導体装置パッケージの一層の多ピン化、薄型化、小型化が求められている。
本発明は、このような状況のもと、半導体装置パッケージサイズにおけるチップの占有率を上げ、半導体装置の小型化に対応させ、回路基板への実装面積を低減できる、即ち、回路基板への実装密度を向上させることができる樹脂封止型半導体装置を提供しようとするものである。
また、同時に従来のＴＳＯＰ等の小型パッケージに困難であった更なる多ピン化を実現しようとするものである。
【０００４】
【課題を解決するための手段】
本発明の樹脂封止型半導体装置は、半導体素子の端子側の面に、半導体素子の端子と電気的に結線するための内部端子部と、半導体素子の端子側の面へ直交して外部へと向く外部回路への接続のための外部端子部と、前記内部端子部と外部端子部とを連結する接続リード部とを一体としたリード部で、かつ、エッチングにより、内部端子部領域を素材の厚さより薄肉に、外部端子部領域を素材の厚さの厚肉にして、形成したものであるリード部を、複数個、絶縁接着材層を介して、固着して設けており、半導体素子の端子は、半導体素子の端子面の一対の辺の中心部線上にそって配置されており、リード部は、それぞれ、内部端子部を半導体素子の端子側にして、複数の端子を挾むように対向して、前記一対の辺に沿い設けられており、リード部の内部端子部と半導体素子の端子とは、ワイヤボンディングにて接続され、前記リード部の外部端子部のみを樹脂部から露出するように、全体を封止し、且つ、回路基板等への実装のための半田からなる外部電極を前記複数の各リードの外部端子部に連結させ、前記半田からなる外部電極を樹脂部より外部に露出させて設けていることを特徴とするものである。
【０００５】
尚、本発明の樹脂封止型半導体装置用のリードフレームは、半導体素子の端子と電気的に結線するための内部端子部と、外部回路と接続するための外部端子部と、前記内部端子部と外部端子部とを連結する接続リード部とを一体とし、該外部端子部を、接続リード部を介して、リードフレーム面から直交する一方向側に突出させ、対向し先端部同士で連結部を介して接続する一対の内部端子部を複数設けており、且つ、各外部端子部の外側で、接続リード部と連結し、一体として全体を保持する外枠部を設けていることを特徴とするものである。
あるいは、また、半導体素子の端子と電気的に結線するための内部端子部と、外部回路と接続するための外部端子部と、前記内部端子部と外部端子部とを連結する接続リード部とを一体とし、該外部端子部を、接続リード部を介して、リードフレーム面から直交する一方向側に突出させ、その先端部同士で連結部を介して接続する内部端子部を、二次元的に配列させて複数設けており、且つ、各外部端子部の外側で、接続リード部と連結し、一体として全体を保持する外枠部を設けていることを特徴とするものである。
即ち、内部端子部と外部端子部とそれを連結する接続リード部とを一体とした組みを複数リードフレーム面に二次元的に配列して形成することによりＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの樹脂封止型半導体装置用のリードフレームとしたものである。
【０００６】
本発明の樹脂封止型半導体装置を作製する製造方法は、半導体素子の端子側の面に、半導体素子の端子と電気的に結線するための内部端子部と、半導体素子の端子側の面へ直交して外部へと向く外部回路への接続のための外部端子部と、前記内部端子部と外部端子部とを連結する接続リード部とを一体とした複数のリード部とを、絶縁接着材層を介して、固着して設けており、且つ、回路基板等への実装のための半田からなる外部電極を前記複数の各リードの外部端子部に連結させ、少なくとも前記半田からなる外部電極の一部は樹脂部より外部に露出させて設けている樹脂封止型半導体装置の製造方法であって、少なくとも、（Ａ）エッチング加工にて、半導体素子の端子と電気的に結線するための内部端子部と、外部回路と接続するための外部端子部と、前記内部端子部と外部端子部とを連結する接続リード部とを一体とし、該外部端子部を、接続リード部を介して、リードフレーム面から直交する一方向側に突出させ、対向し先端部同士で連結部を介して接続する一対の内部端子部を複数設けており、且つ、各外部端子部の外側で、接続リード部と連結し、一体として全体を保持する外枠部を設けているリードフレームを、あるいは、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの樹脂封止型半導体装置用のリードフレームであって、半導体素子の端子と電気的に結線するための内部端子部と、外部回路と接続するための外部端子部と、前記内部端子部と外部端子部とを連結する接続リード部とを一体とし、該外部端子部を、接続リード部を介して、リードフレーム面から直交する一方向側に突出させ、その先端部同士で連結部を介して接続する内部端子部を、二次元的に配列させて複数設けており、且つ、各外部端子部の外側で、接続リード部と連結し、一体として全体を保持する外枠部を設けているリードフレームを作製する工程、（Ｂ）前記リードフレームの外部端子部側でない面（裏面）に絶縁材を設け、打ち抜き金型により、対向する内部端子部同士を接続する連結部と該連結部に対応する位置に設けられた絶縁材とを打ち抜き、リードフレームの打ち抜かれた部分が半導体素子の端子部にくるようにして、前記接着材を介して、リードフレーム全体を半導体素子へ搭載する工程、（Ｃ）リードフレームの外枠部を含む不要の部分を打ち抜き金型により切断除去する工程、（Ｄ）半導体素子の端子部と、切断されて、半導体素子へ搭載された内部端子部の先端部とをワイヤボンデイングした後に、樹脂により外部端子部面のみを外部に露出させて全体を封止する工程、（Ｅ）前記外部に露出した外部端子部面に半田からなる外部電極を作製する工程、とを含むことを特徴とするものである。
【０００７】
【作用】
本発明の樹脂封止型半導体装置は、上記のような構成にすることにより、半導体装置パッケージサイズにおけるチップの占有率を上げ、半導体装置の小型化に対応できるものとしている。即ち、半導体装置の回路基板への実装面積を低減し、回路基板への実装密度の向上を可能としている。
詳しくは、内部端子部、外部端子部とを一体とした複数のリード部を半導体素子面に絶縁接着材層を介して固定し、前記外部端子部に半田からなる外部電極部を連結させていることより、装置の小型化を達成している。そして、上記半田からなる外部電極部を、半導体素子面に略平行な面で二次元的に配列することにより、半導体装置の多ピン化を可能としている。半田からなる外部電極部を半田ボールとし、二次元的に該外部電極部を配列した場合にはＢＧＡタイプとなり、半導体装置の多ピン化にも対応できる。
また、上記において、半導体素子の端子が半導体素子の端子面の一対の辺の略中心部線上にそって配置され、リード部は複数の端子を挾むように対向し前記一対の辺に沿い設けられており、簡単な構造とし、量産性に適した構造としている。
尚、本発明の樹脂封止型半導体装置用のリードフレームは、上記のような構成にすることにより、上記樹脂封止型半導体装置の製造を可能とするものであるが、通常のリードフレームと同様のエッチング工程の中で、ハーフエッチングを用いて作製することができる。
本発明の樹脂封止型半導体装置を作製する製造方法は、上記リードフレームを用いて、リードフレームの外部端子部側でない面（裏面）に絶縁材を設け、打ち抜き金型により、対向する内部端子部同士を接続する連結部と該連結部に対応する位置に設けられた絶縁材とを打ち抜き、リードフレームの打ち抜かれた部分が半導体素子の端子部にくるようにして、前記接着材を介して、リードフレーム全体を半導体素子へ搭載し、リードフレームの外枠部を含む不要の部分を打ち抜き金型により切断除去することにより、内部端子と外部端子を一体とした組みを多数半導体装置上に搭載した、本発明の、半導体装置の小型化が可能な、且つ、多ピン化が可能な樹脂封止型半導体装置の作製を可能としている。
【０００８】
【実施例】
本発明の樹脂封止型半導体装置の実施例を以下、図にそって説明する。
図１（ａ）は本実施例樹脂封止型半導体装置の断面概略図であり、図１（ｂ）は要部の斜視図である。
図１中、１００は樹脂封止型半導体装置、１０１は半導体素子、１０２はリード部、１０２Ａは内部端子部、１０２Ｂは外部端子部、１０２Ｃは接続リード部、１０１Ａは端子部（パッド部）、１０３はワイヤ、１０４は絶縁接着材、１０５は樹脂部、１０６は半田（ペースト）からなる外部電極である。
本実施例樹脂封止型半導体装置は、後述するリードフレームを用いたもので、内部端子部１０２Ａ、外部端子部１０２Ｂを一体としたＬ字型のリード部１０２を多数半導体素子１０１上に絶縁接着材１０４を介して搭載し、且つ、外部端子部１０２Ｂ先に半田からなる外部電極を樹脂部１０５より外部へ突出させて設けた、パッケージ面積が略半導体装置の面積に相当する樹脂封止型半導体装置であり、回路基板へ搭載される際には、半田（ペースト）を溶解、固化して、外部端子部１０２Ｂが外部回路と電気的に接続される。
本実施例樹脂封止型半導体装置は、図１（ｂ）に示すように、半導体素子１０１の端子部（パッド部）１０１Ａは半導体素子の中心線Ｌはさみ対向して２個づつ、中心線Ｌに沿って配置されており、リード部１０２も、内部端子部１０２Ａが前記端子部（パッド部）に沿った位置に半導体素子１０１の面の外側に中心線を挾み対向するように配置されている。
外部端子部１０２Ｂは内部端子部１０２Ａから接続リード部１０２Ｃを介して離れて位置し、ほぼ半導体素子の側面までに達した位置で半導体素子面に直交する方向に、接続リード１０２ＣがＬ字に曲がり、外部端子部１０２Ｂはその先端に位置し、半導体素子の面に平行な面方向で一次元的な配列をしている。
即ち、中心線Ｌを挾み２列の外部端子部１０２Ｂの配列を設けている。
そして、各外部端子部に連結させ、半田（ペースト）からなる外部電極１０６を樹脂部１０５より外部に露出させて設けている。
尚、絶縁接着材１０４としては、１００μｍ厚のポリイミド系の熱可塑性接着剤ＨＭ１２２Ｃ（日立化成株式会社製）を用いたが、他には、シリコン変成ポリイミドＩＴＡ１７１５（住友ベークライト株式会社）や熱硬化型接着剤ＨＧ５２００（巴川製紙株式会社株製）等が挙げられる。
上記実施例では、半田ペーストからなる外部電極であるが、この部分は半田ボールに代えても良い。
尚、本実施例樹脂封止型半導体装置は、上記のように、パッケージ面積が略半導体装置の面積に相当する、面積的に小型化されたパッケージであるが、厚み方向についても、略１．０ｍｍ厚以下にすることができ、薄型も同時に達成できるものである。
本実施例においては外部電極部を、半導体素子の端子部（パッド部）に沿い２列に配列したが、半導体素子の端子の位置を二次元的に配置し、内部端子部と外部端子部との一体となった組みを複数、半導体素子の端子面側に二次元的に配列して搭載することにより、半導体素子の、一層の多ピン化に十分対応できる。
【０００９】
次いで、本実施例樹脂封止型半導体装置に用いられるリードフレームの１例を挙げ、図にもとづいて説明する。
図２は１例のリードフレームの平面図を示すもので、図２中、２００はリードフレーム、２０１は内部端子部、２０２は外部端子部、２０３は接続リード部、２０４は連結部、２０５は外枠部である。
リードフレームは４２合金（Ｎｉ４２％のＦｅ合金）からなり、リードフレームの厚さは、内部端子部のある薄肉部で０．０５ｍｍ、外部端子部のある厚肉部で０．２ｍｍである。
内部端子部の対向する先端部同士を連結する連結部２０５も薄肉（０．０５ｍｍ厚）に形成されており、後述する半導体装置を作製する際の打ち抜き金型にて打ち抜きし易い構造となっている。
本例では外部端子部２０２は丸状であるが、これに限定はされない。また、リードフレーム素材として４２合金を用いたがこれに限定されない。銅系合金でも良い。
【００１０】
次に、上記リードフレームの製造方法を図を用いて簡単に説明する。
図３は上記リードフレームを製造した工程を示したものである。
先ず、４２合金（Ｎｉ４２％のＦｅ合金）からなる、厚さ０．２ｍｍのリードフレーム素材３００を準備し、板の両面を脱脂等を行い良く洗浄処理した（図３（ａ））後、リードフレーム素材３００の両面に感光性のレジスト３０１を塗布し、乾燥した。（図３（ｂ））
次いで、リードフレーム素材３００の両面から所定のパターン版を用いてレジストの所定の部分のみに露光を行った後、現像処理し、レジストパターン３０１Ａを形成した。（図３（ｃ））
尚レジストとてしは東京応化株式会社製のネガ型液状レジスト（ＰＭＥＲレジスト）を使用した。
次いで、レジストパターン３０１Ａを耐腐蝕性膜として、５７°Ｃ、４８ボーメの塩化第二鉄水溶液にて、リードフレーム素材３００の両面からスプレイエッチングして、外形形状の平面図が図２に示されるリードフレームを作製した（図３（ｄ））。
図２（ｂ）は、図２（ａ）のＡ１−Ａ２における断面図である。
この後、レジストを剥膜した後、洗浄処理を施した後、所定の箇所（内部端子部分を含む領域）のみに金メッキ処理を行った。（図３（ｅ））
尚、上記リードフレームの製造工程においては、図２（ｂ）に示すように、厚肉部と薄肉部を形成するため、外部端子形成面側からのエッチング（腐蝕）を多く行い、反対面側からは少なめにエッチング（腐蝕）を行った。また、金メッキに代え、銀メッキやパラジウムメッキでも良い。
上記のリードフレームの製造方法は、１ケの半導体装置を作製するために必要なリードフレーム１ケの製造方法であるが、通常は生産性の面から、リードフレーム素材をエッチング加工する際、図２に示すリードフレームを複数個面付けした状態で作製し、上記の工程を行う。
この場合は、図２に示す外枠部２０５の一部に連結する枠部（図示していない）をリードフレームの外側に設けて面付け状態とする。
【００１１】
次に、上記のようにして作製されたリードフレームを用いた、本発明の樹脂封止型半導体装置を作製する製造方法の１例を図にそって説明する。
図４は、本実施例の樹脂封止型半導体装置の製造工程を示すものである。
図３に示すようにして作製されたリードフレーム４００の外部端子部４０２形成面（表面）と対向する裏面に、ポリイミド系熱硬化型の絶縁接着材（テープ）４０１（日立化成株式会社製、ＨＭ１２２Ｃ）を、４００°Ｃ、６Ｋｇ／ｍ2 で１．０秒熱圧着して貼りつけた（図４（ａ））。
この状態を図５に示す。
この後打ち抜き金型４０５Ａ、４０５Ｂにて（図４（ｂ））、対向する内部端子部の先端部を連結する連結部４０３と、その部分の絶縁接着材（テープ）４０１とを打ち抜いた。（図４（ｃ））
次いで、外枠打ち抜きおよび圧着用金型４０６Ａ、４０６Ｂを用い、外枠部４０４を含む不要の部分を切り離す（図４（ｄ））と同時に、絶縁接着材４０４を介して半導体素子４０７上にリード部４０８の熱圧着を行った。（図４（ｅ））尚、この図４（ｄ）に示す、接続リードと連結してリードフレーム全体を支えている外枠部２０４を含む不要の部分を切り離しは、樹脂封止した後に行っても良い。この場合には、通常の単層リードフレームを用いたＱＦＰパッケージ等のようにダムバー（図示していない）を設けると良い。
リード部４１０を半導体素子４１１へ搭載した後、ワイヤー４１４により、半導体素子の端子（パッド）４１１Ａとリード部４１０の内部端子４１０Ａとを電気的に結線した。（図４（ｆ））
その後、所定の金型を用い、エポキシ系の樹脂４１５でリード部４１０の外部端子部４１０Ｂのみを露出させて、全体を封止した。（図４（ｇ））
ここでは、専用の金型（図示していない）を用いたが、所定の面（外部端子部）を残し樹脂封止できれば、必ずしも金型は必要としない。
次いで、露出されている外部端子部４１０Ｂ上に半田ペーストをスクリーン印刷により塗布し、半田（ペースト）からなる外部電極４１６を作製し、本発明の樹脂封入止型半導体装置を作製した。（図４（ｈ））
尚、半田からなる外部電極４１６の作製は、スクリーン印刷に限定されるものではなく、リフローまたはポッテイング等でも、回路基板と半導体装置との接続に必要な量の半田が得られれば良い。
【００１２】
【発明の効果】
本発明は、上記のように、更なる樹脂封止型半導体装置の高集積化、高機能化が求められる状況のもと、半導体装置パッケージサイズにおけるチップの占有率を上げ、半導体装置の小型化に対応させ、回路基板への実装面積を低減できる、即ち、回路基板への実装密度を向上させることができる導体装置の提供を可能としたものであり、同時に従来のＴＳＯＰ等の小型パッケージに困難であった更なる多ピン化を実現した樹脂封止型半導体装置の提供を可能としたものである。
【図面の簡単な説明】
【図１】実施例の樹脂封入型半導体装置の概略断面図及び要部概略図
【図２】図１に示す樹脂封入型半導体装置に用いられるリードフレームの平面図
【図３】図２に示すリードフレームの製造工程図
【図４】実施例の樹脂封止型半導体装置を作製する製造方法の１例の製造工程図
【図５】図２に示すリードフレームに絶縁接着材を貼りつけた状態の平面図
【符号の説明】
１００ 樹脂封止型半導体装置
１０１ 半導体素子
１０１Ａ 端子部（パッド部）
１０２ リード部
１０２Ａ 内部端子部
１０２Ｂ 外部端子部
１０２Ｃ 接続リード部
１０３ ワイヤ
１０４ 絶縁接着材
１０５ 樹脂部
１０６ 半田（ペースト）からなる外部電極
２００ リードフレーム
２０１ 内部端子部
２０２ 外部端子部
２０３ 接続リード部
２０４ 連結部
２０５ 外枠部
３００ リードフレーム素材
３０１ レジスト
３０１Ａ レジストパターン
３０３Ａ 内部端子部
３０３Ｂ 外部端子部
３０４ 連結部
３０５ 金メッキ部
３０６ 外枠部
４００ リードフレーム
４０１ 絶縁接着材（テープ）
４０２ 外部端子部
４０３ 連結部
４０５Ａ、４０５Ｂ 打ち抜き金型
４０６Ａ、４０６Ｂ 外枠打ち抜きおよび圧着用金型
４１０ リード部
４１０Ａ 内部端子部
４１０Ｂ 外部端子部
４１０Ｃ 接続リード部
４１１ 半導体素子
４１１Ａ ワイヤー
４１５ 樹脂
【産業上の利用分野】
本発明は，半導体素子を搭載する樹脂封止型の半導体装置（プラスチックパッケージ）に関し、特に、実装密度を向上させ、且つ、多ピン化に対応できる半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置は、高集積化、小型化技術の進歩と電子機器の高性能化と軽薄短小化の傾向（時流）から、ＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化になってきている。
これに伴い、リードフレームを用いた封止型の半導体装置プラスチックパッケージにおいても、その開発のトレンドが、ＳＯＪ（Ｓｍａｌｌ ＯｕｔｌｉｎｅＪ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のような表面実装型のパッケージを経て、ＴＳＯＰ（Ｔｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）の開発による薄型化を主軸としたパッケージの小型化へ、さらにはパッケージ内部の３次元化によるチップ収納効率向上を目的としたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）の構造へと進展してきた。しかし、樹脂封止型半導体装置パッケージには、高集積化、高機能化とともに、更に一層の多ピン化、薄型化、小型化が求めらており、上記従来のパッケージにおいてもチップ外周部分のリードの引き回しがあるため、パッケージの小型化に限界が見えてきた。
また、ＴＳＯＰ等の小型パッケージにおいては、リードの引き回し、ピンピッチから多ピン化に対しても限界が見えてきた。
【０００３】
【発明が解決しようとする課題】
上記のように、更なる樹脂封止型半導体装置の高集積化、高機能化が求められており、樹脂封止型半導体装置パッケージの一層の多ピン化、薄型化、小型化が求められている。
本発明は、このような状況のもと、半導体装置パッケージサイズにおけるチップの占有率を上げ、半導体装置の小型化に対応させ、回路基板への実装面積を低減できる、即ち、回路基板への実装密度を向上させることができる樹脂封止型半導体装置を提供しようとするものである。
また、同時に従来のＴＳＯＰ等の小型パッケージに困難であった更なる多ピン化を実現しようとするものである。
【０００４】
【課題を解決するための手段】
本発明の樹脂封止型半導体装置は、半導体素子の端子側の面に、半導体素子の端子と電気的に結線するための内部端子部と、半導体素子の端子側の面へ直交して外部へと向く外部回路への接続のための外部端子部と、前記内部端子部と外部端子部とを連結する接続リード部とを一体としたリード部で、かつ、エッチングにより、内部端子部領域を素材の厚さより薄肉に、外部端子部領域を素材の厚さの厚肉にして、形成したものであるリード部を、複数個、絶縁接着材層を介して、固着して設けており、半導体素子の端子は、半導体素子の端子面の一対の辺の中心部線上にそって配置されており、リード部は、それぞれ、内部端子部を半導体素子の端子側にして、複数の端子を挾むように対向して、前記一対の辺に沿い設けられており、リード部の内部端子部と半導体素子の端子とは、ワイヤボンディングにて接続され、前記リード部の外部端子部のみを樹脂部から露出するように、全体を封止し、且つ、回路基板等への実装のための半田からなる外部電極を前記複数の各リードの外部端子部に連結させ、前記半田からなる外部電極を樹脂部より外部に露出させて設けていることを特徴とするものである。
【０００５】
尚、本発明の樹脂封止型半導体装置用のリードフレームは、半導体素子の端子と電気的に結線するための内部端子部と、外部回路と接続するための外部端子部と、前記内部端子部と外部端子部とを連結する接続リード部とを一体とし、該外部端子部を、接続リード部を介して、リードフレーム面から直交する一方向側に突出させ、対向し先端部同士で連結部を介して接続する一対の内部端子部を複数設けており、且つ、各外部端子部の外側で、接続リード部と連結し、一体として全体を保持する外枠部を設けていることを特徴とするものである。
あるいは、また、半導体素子の端子と電気的に結線するための内部端子部と、外部回路と接続するための外部端子部と、前記内部端子部と外部端子部とを連結する接続リード部とを一体とし、該外部端子部を、接続リード部を介して、リードフレーム面から直交する一方向側に突出させ、その先端部同士で連結部を介して接続する内部端子部を、二次元的に配列させて複数設けており、且つ、各外部端子部の外側で、接続リード部と連結し、一体として全体を保持する外枠部を設けていることを特徴とするものである。
即ち、内部端子部と外部端子部とそれを連結する接続リード部とを一体とした組みを複数リードフレーム面に二次元的に配列して形成することによりＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの樹脂封止型半導体装置用のリードフレームとしたものである。
【０００６】
本発明の樹脂封止型半導体装置を作製する製造方法は、半導体素子の端子側の面に、半導体素子の端子と電気的に結線するための内部端子部と、半導体素子の端子側の面へ直交して外部へと向く外部回路への接続のための外部端子部と、前記内部端子部と外部端子部とを連結する接続リード部とを一体とした複数のリード部とを、絶縁接着材層を介して、固着して設けており、且つ、回路基板等への実装のための半田からなる外部電極を前記複数の各リードの外部端子部に連結させ、少なくとも前記半田からなる外部電極の一部は樹脂部より外部に露出させて設けている樹脂封止型半導体装置の製造方法であって、少なくとも、（Ａ）エッチング加工にて、半導体素子の端子と電気的に結線するための内部端子部と、外部回路と接続するための外部端子部と、前記内部端子部と外部端子部とを連結する接続リード部とを一体とし、該外部端子部を、接続リード部を介して、リードフレーム面から直交する一方向側に突出させ、対向し先端部同士で連結部を介して接続する一対の内部端子部を複数設けており、且つ、各外部端子部の外側で、接続リード部と連結し、一体として全体を保持する外枠部を設けているリードフレームを、あるいは、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの樹脂封止型半導体装置用のリードフレームであって、半導体素子の端子と電気的に結線するための内部端子部と、外部回路と接続するための外部端子部と、前記内部端子部と外部端子部とを連結する接続リード部とを一体とし、該外部端子部を、接続リード部を介して、リードフレーム面から直交する一方向側に突出させ、その先端部同士で連結部を介して接続する内部端子部を、二次元的に配列させて複数設けており、且つ、各外部端子部の外側で、接続リード部と連結し、一体として全体を保持する外枠部を設けているリードフレームを作製する工程、（Ｂ）前記リードフレームの外部端子部側でない面（裏面）に絶縁材を設け、打ち抜き金型により、対向する内部端子部同士を接続する連結部と該連結部に対応する位置に設けられた絶縁材とを打ち抜き、リードフレームの打ち抜かれた部分が半導体素子の端子部にくるようにして、前記接着材を介して、リードフレーム全体を半導体素子へ搭載する工程、（Ｃ）リードフレームの外枠部を含む不要の部分を打ち抜き金型により切断除去する工程、（Ｄ）半導体素子の端子部と、切断されて、半導体素子へ搭載された内部端子部の先端部とをワイヤボンデイングした後に、樹脂により外部端子部面のみを外部に露出させて全体を封止する工程、（Ｅ）前記外部に露出した外部端子部面に半田からなる外部電極を作製する工程、とを含むことを特徴とするものである。
【０００７】
【作用】
本発明の樹脂封止型半導体装置は、上記のような構成にすることにより、半導体装置パッケージサイズにおけるチップの占有率を上げ、半導体装置の小型化に対応できるものとしている。即ち、半導体装置の回路基板への実装面積を低減し、回路基板への実装密度の向上を可能としている。
詳しくは、内部端子部、外部端子部とを一体とした複数のリード部を半導体素子面に絶縁接着材層を介して固定し、前記外部端子部に半田からなる外部電極部を連結させていることより、装置の小型化を達成している。そして、上記半田からなる外部電極部を、半導体素子面に略平行な面で二次元的に配列することにより、半導体装置の多ピン化を可能としている。半田からなる外部電極部を半田ボールとし、二次元的に該外部電極部を配列した場合にはＢＧＡタイプとなり、半導体装置の多ピン化にも対応できる。
また、上記において、半導体素子の端子が半導体素子の端子面の一対の辺の略中心部線上にそって配置され、リード部は複数の端子を挾むように対向し前記一対の辺に沿い設けられており、簡単な構造とし、量産性に適した構造としている。
尚、本発明の樹脂封止型半導体装置用のリードフレームは、上記のような構成にすることにより、上記樹脂封止型半導体装置の製造を可能とするものであるが、通常のリードフレームと同様のエッチング工程の中で、ハーフエッチングを用いて作製することができる。
本発明の樹脂封止型半導体装置を作製する製造方法は、上記リードフレームを用いて、リードフレームの外部端子部側でない面（裏面）に絶縁材を設け、打ち抜き金型により、対向する内部端子部同士を接続する連結部と該連結部に対応する位置に設けられた絶縁材とを打ち抜き、リードフレームの打ち抜かれた部分が半導体素子の端子部にくるようにして、前記接着材を介して、リードフレーム全体を半導体素子へ搭載し、リードフレームの外枠部を含む不要の部分を打ち抜き金型により切断除去することにより、内部端子と外部端子を一体とした組みを多数半導体装置上に搭載した、本発明の、半導体装置の小型化が可能な、且つ、多ピン化が可能な樹脂封止型半導体装置の作製を可能としている。
【０００８】
【実施例】
本発明の樹脂封止型半導体装置の実施例を以下、図にそって説明する。
図１（ａ）は本実施例樹脂封止型半導体装置の断面概略図であり、図１（ｂ）は要部の斜視図である。
図１中、１００は樹脂封止型半導体装置、１０１は半導体素子、１０２はリード部、１０２Ａは内部端子部、１０２Ｂは外部端子部、１０２Ｃは接続リード部、１０１Ａは端子部（パッド部）、１０３はワイヤ、１０４は絶縁接着材、１０５は樹脂部、１０６は半田（ペースト）からなる外部電極である。
本実施例樹脂封止型半導体装置は、後述するリードフレームを用いたもので、内部端子部１０２Ａ、外部端子部１０２Ｂを一体としたＬ字型のリード部１０２を多数半導体素子１０１上に絶縁接着材１０４を介して搭載し、且つ、外部端子部１０２Ｂ先に半田からなる外部電極を樹脂部１０５より外部へ突出させて設けた、パッケージ面積が略半導体装置の面積に相当する樹脂封止型半導体装置であり、回路基板へ搭載される際には、半田（ペースト）を溶解、固化して、外部端子部１０２Ｂが外部回路と電気的に接続される。
本実施例樹脂封止型半導体装置は、図１（ｂ）に示すように、半導体素子１０１の端子部（パッド部）１０１Ａは半導体素子の中心線Ｌはさみ対向して２個づつ、中心線Ｌに沿って配置されており、リード部１０２も、内部端子部１０２Ａが前記端子部（パッド部）に沿った位置に半導体素子１０１の面の外側に中心線を挾み対向するように配置されている。
外部端子部１０２Ｂは内部端子部１０２Ａから接続リード部１０２Ｃを介して離れて位置し、ほぼ半導体素子の側面までに達した位置で半導体素子面に直交する方向に、接続リード１０２ＣがＬ字に曲がり、外部端子部１０２Ｂはその先端に位置し、半導体素子の面に平行な面方向で一次元的な配列をしている。
即ち、中心線Ｌを挾み２列の外部端子部１０２Ｂの配列を設けている。
そして、各外部端子部に連結させ、半田（ペースト）からなる外部電極１０６を樹脂部１０５より外部に露出させて設けている。
尚、絶縁接着材１０４としては、１００μｍ厚のポリイミド系の熱可塑性接着剤ＨＭ１２２Ｃ（日立化成株式会社製）を用いたが、他には、シリコン変成ポリイミドＩＴＡ１７１５（住友ベークライト株式会社）や熱硬化型接着剤ＨＧ５２００（巴川製紙株式会社株製）等が挙げられる。
上記実施例では、半田ペーストからなる外部電極であるが、この部分は半田ボールに代えても良い。
尚、本実施例樹脂封止型半導体装置は、上記のように、パッケージ面積が略半導体装置の面積に相当する、面積的に小型化されたパッケージであるが、厚み方向についても、略１．０ｍｍ厚以下にすることができ、薄型も同時に達成できるものである。
本実施例においては外部電極部を、半導体素子の端子部（パッド部）に沿い２列に配列したが、半導体素子の端子の位置を二次元的に配置し、内部端子部と外部端子部との一体となった組みを複数、半導体素子の端子面側に二次元的に配列して搭載することにより、半導体素子の、一層の多ピン化に十分対応できる。
【０００９】
次いで、本実施例樹脂封止型半導体装置に用いられるリードフレームの１例を挙げ、図にもとづいて説明する。
図２は１例のリードフレームの平面図を示すもので、図２中、２００はリードフレーム、２０１は内部端子部、２０２は外部端子部、２０３は接続リード部、２０４は連結部、２０５は外枠部である。
リードフレームは４２合金（Ｎｉ４２％のＦｅ合金）からなり、リードフレームの厚さは、内部端子部のある薄肉部で０．０５ｍｍ、外部端子部のある厚肉部で０．２ｍｍである。
内部端子部の対向する先端部同士を連結する連結部２０５も薄肉（０．０５ｍｍ厚）に形成されており、後述する半導体装置を作製する際の打ち抜き金型にて打ち抜きし易い構造となっている。
本例では外部端子部２０２は丸状であるが、これに限定はされない。また、リードフレーム素材として４２合金を用いたがこれに限定されない。銅系合金でも良い。
【００１０】
次に、上記リードフレームの製造方法を図を用いて簡単に説明する。
図３は上記リードフレームを製造した工程を示したものである。
先ず、４２合金（Ｎｉ４２％のＦｅ合金）からなる、厚さ０．２ｍｍのリードフレーム素材３００を準備し、板の両面を脱脂等を行い良く洗浄処理した（図３（ａ））後、リードフレーム素材３００の両面に感光性のレジスト３０１を塗布し、乾燥した。（図３（ｂ））
次いで、リードフレーム素材３００の両面から所定のパターン版を用いてレジストの所定の部分のみに露光を行った後、現像処理し、レジストパターン３０１Ａを形成した。（図３（ｃ））
尚レジストとてしは東京応化株式会社製のネガ型液状レジスト（ＰＭＥＲレジスト）を使用した。
次いで、レジストパターン３０１Ａを耐腐蝕性膜として、５７°Ｃ、４８ボーメの塩化第二鉄水溶液にて、リードフレーム素材３００の両面からスプレイエッチングして、外形形状の平面図が図２に示されるリードフレームを作製した（図３（ｄ））。
図２（ｂ）は、図２（ａ）のＡ１−Ａ２における断面図である。
この後、レジストを剥膜した後、洗浄処理を施した後、所定の箇所（内部端子部分を含む領域）のみに金メッキ処理を行った。（図３（ｅ））
尚、上記リードフレームの製造工程においては、図２（ｂ）に示すように、厚肉部と薄肉部を形成するため、外部端子形成面側からのエッチング（腐蝕）を多く行い、反対面側からは少なめにエッチング（腐蝕）を行った。また、金メッキに代え、銀メッキやパラジウムメッキでも良い。
上記のリードフレームの製造方法は、１ケの半導体装置を作製するために必要なリードフレーム１ケの製造方法であるが、通常は生産性の面から、リードフレーム素材をエッチング加工する際、図２に示すリードフレームを複数個面付けした状態で作製し、上記の工程を行う。
この場合は、図２に示す外枠部２０５の一部に連結する枠部（図示していない）をリードフレームの外側に設けて面付け状態とする。
【００１１】
次に、上記のようにして作製されたリードフレームを用いた、本発明の樹脂封止型半導体装置を作製する製造方法の１例を図にそって説明する。
図４は、本実施例の樹脂封止型半導体装置の製造工程を示すものである。
図３に示すようにして作製されたリードフレーム４００の外部端子部４０２形成面（表面）と対向する裏面に、ポリイミド系熱硬化型の絶縁接着材（テープ）４０１（日立化成株式会社製、ＨＭ１２２Ｃ）を、４００°Ｃ、６Ｋｇ／ｍ2 で１．０秒熱圧着して貼りつけた（図４（ａ））。
この状態を図５に示す。
この後打ち抜き金型４０５Ａ、４０５Ｂにて（図４（ｂ））、対向する内部端子部の先端部を連結する連結部４０３と、その部分の絶縁接着材（テープ）４０１とを打ち抜いた。（図４（ｃ））
次いで、外枠打ち抜きおよび圧着用金型４０６Ａ、４０６Ｂを用い、外枠部４０４を含む不要の部分を切り離す（図４（ｄ））と同時に、絶縁接着材４０４を介して半導体素子４０７上にリード部４０８の熱圧着を行った。（図４（ｅ））尚、この図４（ｄ）に示す、接続リードと連結してリードフレーム全体を支えている外枠部２０４を含む不要の部分を切り離しは、樹脂封止した後に行っても良い。この場合には、通常の単層リードフレームを用いたＱＦＰパッケージ等のようにダムバー（図示していない）を設けると良い。
リード部４１０を半導体素子４１１へ搭載した後、ワイヤー４１４により、半導体素子の端子（パッド）４１１Ａとリード部４１０の内部端子４１０Ａとを電気的に結線した。（図４（ｆ））
その後、所定の金型を用い、エポキシ系の樹脂４１５でリード部４１０の外部端子部４１０Ｂのみを露出させて、全体を封止した。（図４（ｇ））
ここでは、専用の金型（図示していない）を用いたが、所定の面（外部端子部）を残し樹脂封止できれば、必ずしも金型は必要としない。
次いで、露出されている外部端子部４１０Ｂ上に半田ペーストをスクリーン印刷により塗布し、半田（ペースト）からなる外部電極４１６を作製し、本発明の樹脂封入止型半導体装置を作製した。（図４（ｈ））
尚、半田からなる外部電極４１６の作製は、スクリーン印刷に限定されるものではなく、リフローまたはポッテイング等でも、回路基板と半導体装置との接続に必要な量の半田が得られれば良い。
【００１２】
【発明の効果】
本発明は、上記のように、更なる樹脂封止型半導体装置の高集積化、高機能化が求められる状況のもと、半導体装置パッケージサイズにおけるチップの占有率を上げ、半導体装置の小型化に対応させ、回路基板への実装面積を低減できる、即ち、回路基板への実装密度を向上させることができる導体装置の提供を可能としたものであり、同時に従来のＴＳＯＰ等の小型パッケージに困難であった更なる多ピン化を実現した樹脂封止型半導体装置の提供を可能としたものである。
【図面の簡単な説明】
【図１】実施例の樹脂封入型半導体装置の概略断面図及び要部概略図
【図２】図１に示す樹脂封入型半導体装置に用いられるリードフレームの平面図
【図３】図２に示すリードフレームの製造工程図
【図４】実施例の樹脂封止型半導体装置を作製する製造方法の１例の製造工程図
【図５】図２に示すリードフレームに絶縁接着材を貼りつけた状態の平面図
【符号の説明】
１００ 樹脂封止型半導体装置
１０１ 半導体素子
１０１Ａ 端子部（パッド部）
１０２ リード部
１０２Ａ 内部端子部
１０２Ｂ 外部端子部
１０２Ｃ 接続リード部
１０３ ワイヤ
１０４ 絶縁接着材
１０５ 樹脂部
１０６ 半田（ペースト）からなる外部電極
２００ リードフレーム
２０１ 内部端子部
２０２ 外部端子部
２０３ 接続リード部
２０４ 連結部
２０５ 外枠部
３００ リードフレーム素材
３０１ レジスト
３０１Ａ レジストパターン
３０３Ａ 内部端子部
３０３Ｂ 外部端子部
３０４ 連結部
３０５ 金メッキ部
３０６ 外枠部
４００ リードフレーム
４０１ 絶縁接着材（テープ）
４０２ 外部端子部
４０３ 連結部
４０５Ａ、４０５Ｂ 打ち抜き金型
４０６Ａ、４０６Ｂ 外枠打ち抜きおよび圧着用金型
４１０ リード部
４１０Ａ 内部端子部
４１０Ｂ 外部端子部
４１０Ｃ 接続リード部
４１１ 半導体素子
４１１Ａ ワイヤー
４１５ 樹脂
Claims (1)
- 半導体素子の端子側の面に、半導体素子の端子と電気的に結線するための内部端子部と、半導体素子の端子側の面へ直交して外部へと向く外部回路への接続のための外部端子部と、前記内部端子部と外部端子部とを連結する接続リード部とを一体としたリード部で、かつ、エッチングにより、内部端子部領域を素材の厚さより薄肉に、外部端子部領域を素材の厚さの厚肉にして、形成したものであるリード部を、複数個、絶縁接着材層を介して、固着して設けており、半導体素子の端子は、半導体素子の端子面の一対の辺の中心部線上にそって配置されており、リード部は、それぞれ、内部端子部を半導体素子の端子側にして、複数の端子を挾むように対向して、前記一対の辺に沿い設けられており、リード部の内部端子部と半導体素子の端子とは、ワイヤボンディングにて接続され、前記リード部の外部端子部のみを樹脂部から露出するように、全体を封止し、且つ、回路基板等への実装のための半田からなる外部電極を前記複数の各リードの外部端子部に連結させ、前記半田からなる外部電極を樹脂部より外部に露出させて設けていることを特徴とする樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003156200A JP3908695B2 (ja) | 2003-06-02 | 2003-06-02 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003156200A JP3908695B2 (ja) | 2003-06-02 | 2003-06-02 | 樹脂封止型半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28453694A Division JP3475306B2 (ja) | 1994-10-26 | 1994-10-26 | 樹脂封止型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003318328A JP2003318328A (ja) | 2003-11-07 |
| JP3908695B2 true JP3908695B2 (ja) | 2007-04-25 |
Family
ID=29546174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003156200A Expired - Fee Related JP3908695B2 (ja) | 2003-06-02 | 2003-06-02 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3908695B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7745944B2 (en) | 2005-08-31 | 2010-06-29 | Micron Technology, Inc. | Microelectronic devices having intermediate contacts for connection to interposer substrates, and associated methods of packaging microelectronic devices with intermediate contacts |
-
2003
- 2003-06-02 JP JP2003156200A patent/JP3908695B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003318328A (ja) | 2003-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3475306B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP4549491B2 (ja) | 樹脂封止型半導体装置 | |
| KR100297464B1 (ko) | 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법 | |
| US6465734B2 (en) | Resin sealed semiconductor device, circuit member for use therein and method of manufacturing circuit member | |
| JP3947292B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP6030970B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH10335566A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材、および樹脂封止型半導体装置の製造方法 | |
| JP5850347B2 (ja) | 樹脂封止型半導体装置 | |
| JP3908695B2 (ja) | 樹脂封止型半導体装置 | |
| JP3802500B2 (ja) | リードフレーム | |
| JP4357728B2 (ja) | 樹脂封止型半導体装置 | |
| JP2001007274A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法 | |
| JPH1154663A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法 | |
| CN107658286B (zh) | 半导体元件安装用基板、半导体装置及它们的制造方法 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
| JP4176092B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3699573B2 (ja) | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JPH1174411A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JP4068729B2 (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JP2005260271A (ja) | 樹脂封止型半導体装置用の回路部材 | |
| JPH10178149A (ja) | リードフレーム部材とその製造方法 | |
| JP2000077598A (ja) | 半導体装置 | |
| JPH10200009A (ja) | リードフレーム部材とリードフレーム部材の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140126 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |