JP4068729B2 - 樹脂封止型半導体装置とそれに用いられる回路部材 - Google Patents
樹脂封止型半導体装置とそれに用いられる回路部材 Download PDFInfo
- Publication number
- JP4068729B2 JP4068729B2 JP27437798A JP27437798A JP4068729B2 JP 4068729 B2 JP4068729 B2 JP 4068729B2 JP 27437798 A JP27437798 A JP 27437798A JP 27437798 A JP27437798 A JP 27437798A JP 4068729 B2 JP4068729 B2 JP 4068729B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- resin
- semiconductor device
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を搭載した樹脂封止型の半導体装置とそれに用いられる回路部材に関する。
【０００２】
【従来の技術】
近年、半導体装置は、高集積化や小型化技術の進歩、電子機器の高性能化と軽薄短小化の傾向（時流）から、ＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化になってきている。
【０００３】
これに伴い、リードフレームを用いた樹脂封止型の半導体装置においても、その開発のトレンドが、ＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−ＬｅａｄｅｄＰａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のような表面実装型のパッケージを経て、ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）の開発による薄型化を主軸としたパッケージの小型化へ進展し、さらにはパッケージ内部の３次元化によるチップ収納効率向上を目的としたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）の構造へと進展してきた。
【０００４】
しかし、樹脂封止型の半導体装置パッケージには、高集積化、高機能化とともに、更に一層の多ピン化、薄型化、小型化が求められており、上記従来のパッケージにおいても半導体素子外周部分のリードの引き回しがあるため、パッケージの小型化に限界が見えてきた。
【０００５】
【発明が解決しようとする課題】
回路基板への高集積化を達成する小型化された樹脂封止型半導体装置として、回路部材（リードフレーム）を用いて作製されたエリアアレー型のＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）が提案されている。このエリアアレー型の半導体装置は、外部電極を半導体装置の下面からとるので、半導体装置サイズと回路基板への実装に必要な面積とが同一であり、高密度の基板実装が可能である。しかし、上述のように外部電極を半導体装置の下面からとる構造であるため、用いる回路部材は複雑な回路を形成したものが必要となり、回路部材の作製工程に複雑で高価なプロセスが要求され、その結果、半導体装置の製造コストが高くなるという問題があった。
【０００６】
また、近年の樹脂封止型半導体装置に搭載される半導体素子が高速化しており、このような半導体素子を上述の回路部材に搭載して動作させると、複雑な回路に起因してノイズが発生しやすく、半導体素子の誤動作を来すという問題があった。
【０００７】
本発明は、上記のような事情に鑑みてなされたものであり、半導体素子の占有率が高く小型化が可能で、回路基板への実装密度を向上させることができ、さらに、多ピン化、低ノイズ化への対応が可能な樹脂封止型の半導体装置と、この樹脂封止型半導体装置に用いられる回路部材を提供することを目的とする。
【０００８】
【課題を解決するための手段】
このような目的を達成するために、本発明の樹脂封止型半導体装置は、表面側に内部端子と裏面側に外部端子を一体的に有する複数の端子部を一平面内に二次元的に互いに電気的に独立して配置し、端子部の内部端子と半導体素子の端子とをワイヤにて電気的に接続し、各端子部の外部端子の一部を外部に露出させるように全体を樹脂封止した樹脂封止型半導体装置において、表面に１つ以上の通電用の回路を備えた電気絶縁性の搭載用部材がその裏面側を前記端子部の内部端子面の一部に固着するように配置され、前記半導体素子が前記搭載用部材の表面に搭載され、前記通電用の回路と半導体素子の端子とをワイヤにて電気的に接続しているような構成とした。
【０００９】
また、本発明の樹脂封止型半導体装置は、前記搭載用部材の通電用の回路の少なくとも１つが半導体素子の搭載領域を囲むように形成されているような構成とした。
【００１０】
また、本発明の樹脂封止型半導体装置は、外部に露出した外部端子面に半田からなる外部電極を備えるような構成とした。
【００１１】
本発明の回路部材は、樹脂封止型半導体装置用の回路部材であって、外枠部材と、該外枠部材から各々接続リードを介して一平面内に相互に独立して配設された複数の端子部と、各端子部の表面側の一部を覆うように裏面側を固着された電気絶縁性の搭載用部材とを備え、各端子部は表面側に内部端子を裏面側に外部端子を一体的に有し、前記搭載用部材は表面に少なくとも１つの通電用の回路を有するような構成とした。
【００１２】
また、本発明の回路部材は、前記搭載用部材の通電用の回路の少なくとも１つが、前記搭載用部材の半導体素子の搭載領域を囲むように形成されているような構成とした。
【００１３】
このような本発明では、半導体素子の占有効率が向上し、回路基板への実装面積が低減して実装密度が向上し、また、通電用の回路を備えた搭載用部材を介して半導体素子を回路部材に搭載するので、回路部材に必要とされる回路の一部を上記通電用の回路に置き換えることができ、例えば、搭載用部材に設ける通電用の回路に電源またはグランドの作用をもたせることにより、搭載した半導体素子の電源端子やグランド端子を上記の通電用の回路に接続することができ、さらに、電源およびグランドの取得のために複雑にならざるを得なかった内部端子の配列が単純化でき、複雑な回路に起因するノイズの発生を抑制することができる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
本発明の樹脂封止型半導体装置
図１は本発明の樹脂封止型半導体装置の一実施形態を示す平面図であり、図２は図１に示される半導体装置のＡ−Ａ線矢視における縦断面図である。尚、半導体装置の構成を理解しやすくするために、図１では後述する封止部材１０を省略し、図２では封止部材１０を仮想線（２点鎖線）で示している。また、図２の断面形状は、実際のエッチング特性を考慮した形状となっている。
【００１５】
図１および図２において、本発明の樹脂封止型半導体装置１は、電気的に独立して配設された複数の端子部４を有し、この複数の端子部４の一部に、長方形板状である電気絶縁性の搭載用部材６が裏面を固着するように載置され、この搭載用部材６の表面６ａ側に半導体素子８がその端子面と反対の面を固着され搭載されている。図示例では、搭載される半導体素子８の端子８ａは、半導体素子８の各辺に沿って配置されている。
【００１６】
端子部４は、表面側に内部端子４Ａを裏面側に外部端子４Ｂを一体的に有している。図示例では、内部端子４Ａ上に銀めっき層５が設けられており、各内部端子４Ａ面は略一平面上に位置している。
【００１７】
搭載用部材６は、ポリイミド樹脂、エポキシ樹脂、ガラス−エポキシ基板等の電気絶縁性材料で成形された板材、あるいは、表面を上記の電気絶縁性材料で被覆された板材であり、厚みは２０〜１５０μｍ程度のものが好ましい。この搭載用部材６は、その裏面６ｂを端子部４の内部端子４Ａ面に公知の接着剤を用いて固着することができる。そして、搭載用部材６の表面６ａ（半導体素子８の搭載面）には通電用の回路７が形成されている。図示例では、通電用の回路７は、半導体素子８の搭載領域を囲むような回廊形状をなしている。
【００１８】
また、搭載用部材６に搭載されている半導体素子８の各端子８ａは、端子部４の内部端子４Ａ（銀めっき層５）および／または搭載用部材６の通電用の回路７とに、ワイヤ９によって接続されている。半導体素子８は公知の接着剤を用いて搭載用部材６上に搭載されるが、上記の通電用回路７の少なくとも一部が半導体素子８の搭載領域内に設けられている場合、使用する接着剤は電気絶縁性を有するものを使用することが好ましい。
【００１９】
そして、各外部端子４Ｂの一部を外部に露出させるように、端子部４、搭載用部材６、半導体素子８およびワイヤ９が封止部材１０により封止されている。封止部材１０は、封止型半導体装置に使用されている公知の樹脂材料を用いて形成することができる。図２に示される例では、外部に露出している外部端子４Ｂに、半田からなる外部電極１１が設けられている。これにより、ＢＧＡ（ＢａｌｌＧｒｉｄ Ａｒｒａｙ）タイプの半導体装置となっている。
【００２０】
このような半導体装置１では、半導体素子の占有効率が向上し、回路基板への実装面積が低減して実装密度が向上する。また、搭載用部材６の表面側に設けられた通電用の回路７を用いることにより、内部端子４Ａの配列の単純化が可能となり、例えば、搭載用部材６に設ける通電用の回路７に電源またはグランドの作用をもたせることにより、搭載した半導体素子８の端子８ａのうち電源端子やグランド端子を上記の通電用の回路７に接続することができ、内部端子４Ａの配列が単純化できる。また、このような内部端子４Ａの配列の単純化に伴い、複雑な回路に起因するノイズの発生を抑制することもできる。
【００２１】
尚、上述の樹脂封止型半導体装置１における端子数、端子配列、通電用の回路等は例示であり、本発明がこれに限定されないことは勿論である。
本発明の回路部材
図３は本発明の回路部材の一実施形態を示す平面図であり、図４は図３に示される回路部材のＢ−Ｂ線矢視における縦断面図である。
【００２２】
図３および図４において、本発明の回路部材２１は、外枠部材２２と、この外枠部材２２から接続リード２３を介して相互に独立して配設された複数の端子部２４と、この端子部２４の表面側の一部を覆うように裏面側を固着された電気絶縁性の搭載用部材２６と、搭載用部材２６の表面に設けられた通電用の回路２７とを備えるものである。
【００２３】
外枠部材２２は、外形形状および内側開口形状が矩形であり、各接続リード２３は外枠部材２２の内側開口の各辺から同一平面内に突設されている。図示例では、これらの接続リード２３は、外枠部材２２に比べて薄肉となっている。
【００２４】
端子部２４は、接続リード２３の先端に設けられ、表面側に内部端子２４Ａを裏面側に外部端子２４Ｂを一体的に有している。各内部端子２４Ａ面は同一平面上に位置しているとともに、内部端子２４Ａ上には銀めっき層２５設けられており、この銀めっき層２５は外部端子２４Ｂよりも外枠部材２２に接近している。
【００２５】
搭載用部材２６は、その裏面２６ｂを端子部２４の内部端子２４Ａ面に公知の接着剤を用いて固着されている。この搭載用部材２６は上記の電気絶縁性材料で成形された板材、あるいは、表面を電気絶縁性材料で被覆された板材であり、厚みは２５〜１５０μｍ程度のものが好ましい。
【００２６】
搭載用部材２６の表面２６ａ（半導体素子を搭載する面）に形成された通電用の回路２７は、図示例では回廊形状をなす１つの回路であるが、目的に応じて、他の形状の回路であってもよく、また、２種以上の回路を設けてもよい。このような通電用の回路２７は、フォトリソグラフィ法、スクリーン印刷法等、公知の方法により搭載用部材２６上に形成することができる。
【００２７】
このような回路部材２１の外枠部材２２、接続リード２３および端子部２４の材質は、４２合金（Ｎｉ４１％のＦｅ合金）、銅、銅合金等とすることができる。
【００２８】
また、本発明の回路部材２１は、搭載用部材２６の表面２６ａ側の半導体素子搭載領域に電気絶縁性の両面接着テープを設けたものであってもよい。使用する両面接着テープは特に制限はないが、２種以上の通電用回路２７にまたがる場合は、電気絶縁性のベースフィルムの両面に接着剤層を備えたもの、例えば、ユーピレックス（宇部興産（株）製の電気絶縁性のベースフィルム）の両面にＲＸＦ（（株）巴川製紙所製の接着剤）層を備えたＵＸ１Ｗ（（株）巴川製紙所製）のような両面接着テープを使用することが好ましい。
【００２９】
尚、上述の回路部材２１における端子数、端子配列、通電用の回路等は例示であり、本発明がこれに限定されるものではない。
回路部材および樹脂封止型半導体装置の製造方法
次に、本発明の回路部材と樹脂封止型半導体装置の製造方法について説明する。
【００３０】
図５は、図３および図４に示される回路部材２１を製造する場合と、この回路部材を用いて図１および図２に示される樹脂封止型半導体装置１を製造する場合とを例とした製造方法の一実施形態を示す工程図である。各工程は、上記の図２および図４に対応する縦断面図で示してある。
【００３１】
まず、導電性基板５１の表裏に感光性レジストを塗布、乾燥して感光性レジスト層を形成し、これを所望のフォトマスクを介して露光した後、現像してレジストパターン５２Ａ，５２Ｂを形成する（図５（Ａ））。導電性基板５１としては、上述のように４２合金（Ｎｉ４１％のＦｅ合金）、銅、銅合金等の金属基板（厚み１００〜２５０μｍ）を使用することができ、この導電性基板５１は、両面を脱脂等を行い洗浄処理を施したものを使用することが好ましい。また、感光性レジストとしては、従来公知のものを使用することができる。
【００３２】
次に、レジストパターン５２Ａ，５２Ｂを耐腐蝕膜として導電性基板５１に腐蝕液でエッチングを行い、その後、レジストパターン５２Ａ，５２Ｂを剥離して除去することにより、複数の端子部２４がそれぞれ接続リード２３により外枠部材２２に一体的に連結された回路部材２１が得られる（図５（Ｂ））。腐蝕液は、通常、塩化第二鉄水溶液を使用し、導電性基板５１の両面からスプレーエッチングにて行う。このエッチング工程におけるエッチング量を加減することにより、薄肉である接続リード２３の厚さを調整することができる。この回路部材２１では、図から明らかなように、端子部２４の各内部端子２４Ａ面は同一平面内にある。
【００３３】
次に、上述のように製造した回路部材２１の端子部２４において、外部端子２４Ｂよりも外枠部材２２に接近した内部端子２４Ａの位置に、銀めっき層２５を形成する。次いで、表面２６ａに通電用の回路２７が形成された搭載用部材２６の裏面２６ｂを、端子部２４の内部端子２４Ａ面に公知の接着剤を用いて固着する（図５（Ｃ））。これにより、本発明の回路部材２１が得られる。
【００３４】
次に、搭載用部材２６の表面２６ａ側に、半導体素子８の端子形成面と反対側を固着することにより、半導体素子８を搭載する。そして、搭載した半導体素子８の端子８ａと、回路部材２１の端子部２４の内部端子２４Ａ（銀めっき層２５）、および、搭載用部材２６の通電用の回路２７とを、ワイヤ９で電気的に接続する（図５（Ｄ））。
【００３５】
次いで、外部端子２４Ｂの一部を外部に露出させるようにして、端子部２４、搭載用部材２６、半導体素子８およびワイヤ９を封止部材１０で封止する（図５（Ｅ））。
【００３６】
次に、回路部材２１の各接続リード２３を切断し外枠部材２２を除去して、外部に露出している外部端子４Ｂに半田からなる外部電極１１を形成することにより本発明の半導体装置１とする（図５（Ｆ））。
【００３７】
【実施例】
次に、具体的な実施例を挙げて本発明を更に詳細に説明する。
（回路部材の作製）
導電性基板として厚み０．２ｍｍの４２合金を準備し、脱脂処理、洗浄処理を行った後、この導電性基板の両面に紫外線硬化型レジスト（東京応化工業（株）製ＯＦＰＲ１３０５）を掛け流し法により塗布して乾燥した。次いで、表面側および裏面側のレジスト層をそれぞれ所定のフォトマスクを介して露光した後、現像してレジストパターンを形成した。その後、導電性基板の両面から塩化第二鉄水溶液を使用してスプレーエッチングを行い、洗浄後、有機アルカリ溶液を用いてレジストパターンを剥離除去した。これにより、外枠部材に接着リードを介して突設された端子部を備えた回路部材が得られた。ついで、この回路部材の内部端子面に銀めっき層を形成した。
【００３８】
一方、厚み５０μｍの熱可塑性ポリイミド板材の全面に無電解銅めっきを施して厚み１０μｍの銅薄膜を形成した。次いで、一方の面に紫外線硬化型レジスト（東京応化工業（株）製ＯＦＰＲ１３０５）を掛け流し法により塗布して乾燥してレジスト層を形成した。このレジスト層を所定のフォトマスクを介して露光した後、現像してレジストパターンを形成した。その後、上記のレジストパターンをマスクとして板材の両面から塩化第二鉄水溶液を使用してスプレーエッチングを行い、洗浄後、有機アルカリ溶液を用いてレジストパターンを剥離除去した。これにより、熱可塑性ポリイミド板材の一方の面に回廊形状の通電用の回路を備えた搭載用部材が得られた。
【００３９】
次に、この搭載用部材の回路形成面と反対側を、上記の回路部材の端子部の内部端子面上に熱圧着により固着して、図３および図４に示されるような本発明の回路部材を得た。
（半導体装置の作製）
上記の回路部材の搭載用部材の表面側（回路形成面側）に、１００ＭＨｚの高速半導体素子（外形寸法３ｍｍ×７ｍｍ、厚み約０．２５ｍｍ）の端子形成面の反対側を、ダイアタッチ材（エイブルスティック社製エイブルボンド８３９０）を用いて固着して搭載した。
【００４０】
次いで、回路部材の内部端子上の銀めっき層、および、搭載用部材の通電用の回路と、搭載した半導体素子の端子とを直径３０μｍの金線（田中電子工業（株）製ＦＡ−３０）により結線した。
【００４１】
その後、外部端子の一部を外部に露出させるようにして、端子部、搭載用部材、半導体素子および金線をビフェニル系の樹脂材料（日東電工（株）製ＭＰ−７４００）で封止した。
【００４２】
次に、回路部材の各接続リードを切断して外枠部材を除去し、外部に露出している外部端子に半田からなるボールを接着して外部電極を形成した。
【００４３】
このようにして作製した樹脂封止型半導体装置は外部端子数が５２ピンであり、その外形寸法は６ｍｍ×１２ｍｍ、厚みが０．８ｍｍであり非常に薄いものであった。また、この樹脂封止型半導体装置の高速半導体素子を動作させたが、ノイズによる誤動作は全くみられなかった。
【００４４】
【発明の効果】
以上詳述したように、本発明によれば半導体素子の占有率が高くなり小型化が可能となって回路基板への実装密度を向上させることができ、また、搭載用部材に設けられた通電用の回路が回路部材に必要とされる回路の一部として作用することができ、例えば、搭載用部材に設けられた通電用の回路に電源またはグランドの作用をもたせることにより、搭載した半導体素子の電源端子やグランド端子を上記の通電用の回路に接続することができ、さらに、電源およびグランドの取得のために複雑にならざるを得なかった内部端子の配列が単純化できるので、複雑な回路に起因するノイズの発生を抑制して容易に低ノイズ化を実現することができ、また、回路部材の作製において複雑で高価なプロセスが不要となり、かつ、汎用の回路部材と同じ金属材料を用いることができるので製造コスト低減が可能である。
【図面の簡単な説明】
【図１】本発明の樹脂封止型半導体装置の一実施形態を示す平面図である。
【図２】図１に示される樹脂封止型半導体装置のＡ−Ａ線矢視における縦断面図である。
【図３】本発明の回路部材の一実施形態を示す平面図である。
【図４】図３に示される回路部材のＢ−Ｂ線矢視における縦断面図である。
【図５】本発明の回路部材と樹脂封止型半導体装置の製造方法の一実施形態を示す工程図である。
【符号の説明】
１…樹脂封止型半導体装置
４…端子部
４Ａ…内部端子
４Ｂ…外部端子
６…搭載用部材
７…通電用の回路
８…半導体素子
８ａ…端子
９…ワイヤ
１０…封止部材
１１…外部電極
２１…回路部材
２２…外枠部材
２３…接続リード
２４…端子部
２４Ａ…内部端子
２４Ｂ…外部端子
２６…搭載用部材
２７…通電用の回路
５１…導電性基板
【発明の属する技術分野】
本発明は、半導体素子を搭載した樹脂封止型の半導体装置とそれに用いられる回路部材に関する。
【０００２】
【従来の技術】
近年、半導体装置は、高集積化や小型化技術の進歩、電子機器の高性能化と軽薄短小化の傾向（時流）から、ＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化になってきている。
【０００３】
これに伴い、リードフレームを用いた樹脂封止型の半導体装置においても、その開発のトレンドが、ＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−ＬｅａｄｅｄＰａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のような表面実装型のパッケージを経て、ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）の開発による薄型化を主軸としたパッケージの小型化へ進展し、さらにはパッケージ内部の３次元化によるチップ収納効率向上を目的としたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）の構造へと進展してきた。
【０００４】
しかし、樹脂封止型の半導体装置パッケージには、高集積化、高機能化とともに、更に一層の多ピン化、薄型化、小型化が求められており、上記従来のパッケージにおいても半導体素子外周部分のリードの引き回しがあるため、パッケージの小型化に限界が見えてきた。
【０００５】
【発明が解決しようとする課題】
回路基板への高集積化を達成する小型化された樹脂封止型半導体装置として、回路部材（リードフレーム）を用いて作製されたエリアアレー型のＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）が提案されている。このエリアアレー型の半導体装置は、外部電極を半導体装置の下面からとるので、半導体装置サイズと回路基板への実装に必要な面積とが同一であり、高密度の基板実装が可能である。しかし、上述のように外部電極を半導体装置の下面からとる構造であるため、用いる回路部材は複雑な回路を形成したものが必要となり、回路部材の作製工程に複雑で高価なプロセスが要求され、その結果、半導体装置の製造コストが高くなるという問題があった。
【０００６】
また、近年の樹脂封止型半導体装置に搭載される半導体素子が高速化しており、このような半導体素子を上述の回路部材に搭載して動作させると、複雑な回路に起因してノイズが発生しやすく、半導体素子の誤動作を来すという問題があった。
【０００７】
本発明は、上記のような事情に鑑みてなされたものであり、半導体素子の占有率が高く小型化が可能で、回路基板への実装密度を向上させることができ、さらに、多ピン化、低ノイズ化への対応が可能な樹脂封止型の半導体装置と、この樹脂封止型半導体装置に用いられる回路部材を提供することを目的とする。
【０００８】
【課題を解決するための手段】
このような目的を達成するために、本発明の樹脂封止型半導体装置は、表面側に内部端子と裏面側に外部端子を一体的に有する複数の端子部を一平面内に二次元的に互いに電気的に独立して配置し、端子部の内部端子と半導体素子の端子とをワイヤにて電気的に接続し、各端子部の外部端子の一部を外部に露出させるように全体を樹脂封止した樹脂封止型半導体装置において、表面に１つ以上の通電用の回路を備えた電気絶縁性の搭載用部材がその裏面側を前記端子部の内部端子面の一部に固着するように配置され、前記半導体素子が前記搭載用部材の表面に搭載され、前記通電用の回路と半導体素子の端子とをワイヤにて電気的に接続しているような構成とした。
【０００９】
また、本発明の樹脂封止型半導体装置は、前記搭載用部材の通電用の回路の少なくとも１つが半導体素子の搭載領域を囲むように形成されているような構成とした。
【００１０】
また、本発明の樹脂封止型半導体装置は、外部に露出した外部端子面に半田からなる外部電極を備えるような構成とした。
【００１１】
本発明の回路部材は、樹脂封止型半導体装置用の回路部材であって、外枠部材と、該外枠部材から各々接続リードを介して一平面内に相互に独立して配設された複数の端子部と、各端子部の表面側の一部を覆うように裏面側を固着された電気絶縁性の搭載用部材とを備え、各端子部は表面側に内部端子を裏面側に外部端子を一体的に有し、前記搭載用部材は表面に少なくとも１つの通電用の回路を有するような構成とした。
【００１２】
また、本発明の回路部材は、前記搭載用部材の通電用の回路の少なくとも１つが、前記搭載用部材の半導体素子の搭載領域を囲むように形成されているような構成とした。
【００１３】
このような本発明では、半導体素子の占有効率が向上し、回路基板への実装面積が低減して実装密度が向上し、また、通電用の回路を備えた搭載用部材を介して半導体素子を回路部材に搭載するので、回路部材に必要とされる回路の一部を上記通電用の回路に置き換えることができ、例えば、搭載用部材に設ける通電用の回路に電源またはグランドの作用をもたせることにより、搭載した半導体素子の電源端子やグランド端子を上記の通電用の回路に接続することができ、さらに、電源およびグランドの取得のために複雑にならざるを得なかった内部端子の配列が単純化でき、複雑な回路に起因するノイズの発生を抑制することができる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
本発明の樹脂封止型半導体装置
図１は本発明の樹脂封止型半導体装置の一実施形態を示す平面図であり、図２は図１に示される半導体装置のＡ−Ａ線矢視における縦断面図である。尚、半導体装置の構成を理解しやすくするために、図１では後述する封止部材１０を省略し、図２では封止部材１０を仮想線（２点鎖線）で示している。また、図２の断面形状は、実際のエッチング特性を考慮した形状となっている。
【００１５】
図１および図２において、本発明の樹脂封止型半導体装置１は、電気的に独立して配設された複数の端子部４を有し、この複数の端子部４の一部に、長方形板状である電気絶縁性の搭載用部材６が裏面を固着するように載置され、この搭載用部材６の表面６ａ側に半導体素子８がその端子面と反対の面を固着され搭載されている。図示例では、搭載される半導体素子８の端子８ａは、半導体素子８の各辺に沿って配置されている。
【００１６】
端子部４は、表面側に内部端子４Ａを裏面側に外部端子４Ｂを一体的に有している。図示例では、内部端子４Ａ上に銀めっき層５が設けられており、各内部端子４Ａ面は略一平面上に位置している。
【００１７】
搭載用部材６は、ポリイミド樹脂、エポキシ樹脂、ガラス−エポキシ基板等の電気絶縁性材料で成形された板材、あるいは、表面を上記の電気絶縁性材料で被覆された板材であり、厚みは２０〜１５０μｍ程度のものが好ましい。この搭載用部材６は、その裏面６ｂを端子部４の内部端子４Ａ面に公知の接着剤を用いて固着することができる。そして、搭載用部材６の表面６ａ（半導体素子８の搭載面）には通電用の回路７が形成されている。図示例では、通電用の回路７は、半導体素子８の搭載領域を囲むような回廊形状をなしている。
【００１８】
また、搭載用部材６に搭載されている半導体素子８の各端子８ａは、端子部４の内部端子４Ａ（銀めっき層５）および／または搭載用部材６の通電用の回路７とに、ワイヤ９によって接続されている。半導体素子８は公知の接着剤を用いて搭載用部材６上に搭載されるが、上記の通電用回路７の少なくとも一部が半導体素子８の搭載領域内に設けられている場合、使用する接着剤は電気絶縁性を有するものを使用することが好ましい。
【００１９】
そして、各外部端子４Ｂの一部を外部に露出させるように、端子部４、搭載用部材６、半導体素子８およびワイヤ９が封止部材１０により封止されている。封止部材１０は、封止型半導体装置に使用されている公知の樹脂材料を用いて形成することができる。図２に示される例では、外部に露出している外部端子４Ｂに、半田からなる外部電極１１が設けられている。これにより、ＢＧＡ（ＢａｌｌＧｒｉｄ Ａｒｒａｙ）タイプの半導体装置となっている。
【００２０】
このような半導体装置１では、半導体素子の占有効率が向上し、回路基板への実装面積が低減して実装密度が向上する。また、搭載用部材６の表面側に設けられた通電用の回路７を用いることにより、内部端子４Ａの配列の単純化が可能となり、例えば、搭載用部材６に設ける通電用の回路７に電源またはグランドの作用をもたせることにより、搭載した半導体素子８の端子８ａのうち電源端子やグランド端子を上記の通電用の回路７に接続することができ、内部端子４Ａの配列が単純化できる。また、このような内部端子４Ａの配列の単純化に伴い、複雑な回路に起因するノイズの発生を抑制することもできる。
【００２１】
尚、上述の樹脂封止型半導体装置１における端子数、端子配列、通電用の回路等は例示であり、本発明がこれに限定されないことは勿論である。
本発明の回路部材
図３は本発明の回路部材の一実施形態を示す平面図であり、図４は図３に示される回路部材のＢ−Ｂ線矢視における縦断面図である。
【００２２】
図３および図４において、本発明の回路部材２１は、外枠部材２２と、この外枠部材２２から接続リード２３を介して相互に独立して配設された複数の端子部２４と、この端子部２４の表面側の一部を覆うように裏面側を固着された電気絶縁性の搭載用部材２６と、搭載用部材２６の表面に設けられた通電用の回路２７とを備えるものである。
【００２３】
外枠部材２２は、外形形状および内側開口形状が矩形であり、各接続リード２３は外枠部材２２の内側開口の各辺から同一平面内に突設されている。図示例では、これらの接続リード２３は、外枠部材２２に比べて薄肉となっている。
【００２４】
端子部２４は、接続リード２３の先端に設けられ、表面側に内部端子２４Ａを裏面側に外部端子２４Ｂを一体的に有している。各内部端子２４Ａ面は同一平面上に位置しているとともに、内部端子２４Ａ上には銀めっき層２５設けられており、この銀めっき層２５は外部端子２４Ｂよりも外枠部材２２に接近している。
【００２５】
搭載用部材２６は、その裏面２６ｂを端子部２４の内部端子２４Ａ面に公知の接着剤を用いて固着されている。この搭載用部材２６は上記の電気絶縁性材料で成形された板材、あるいは、表面を電気絶縁性材料で被覆された板材であり、厚みは２５〜１５０μｍ程度のものが好ましい。
【００２６】
搭載用部材２６の表面２６ａ（半導体素子を搭載する面）に形成された通電用の回路２７は、図示例では回廊形状をなす１つの回路であるが、目的に応じて、他の形状の回路であってもよく、また、２種以上の回路を設けてもよい。このような通電用の回路２７は、フォトリソグラフィ法、スクリーン印刷法等、公知の方法により搭載用部材２６上に形成することができる。
【００２７】
このような回路部材２１の外枠部材２２、接続リード２３および端子部２４の材質は、４２合金（Ｎｉ４１％のＦｅ合金）、銅、銅合金等とすることができる。
【００２８】
また、本発明の回路部材２１は、搭載用部材２６の表面２６ａ側の半導体素子搭載領域に電気絶縁性の両面接着テープを設けたものであってもよい。使用する両面接着テープは特に制限はないが、２種以上の通電用回路２７にまたがる場合は、電気絶縁性のベースフィルムの両面に接着剤層を備えたもの、例えば、ユーピレックス（宇部興産（株）製の電気絶縁性のベースフィルム）の両面にＲＸＦ（（株）巴川製紙所製の接着剤）層を備えたＵＸ１Ｗ（（株）巴川製紙所製）のような両面接着テープを使用することが好ましい。
【００２９】
尚、上述の回路部材２１における端子数、端子配列、通電用の回路等は例示であり、本発明がこれに限定されるものではない。
回路部材および樹脂封止型半導体装置の製造方法
次に、本発明の回路部材と樹脂封止型半導体装置の製造方法について説明する。
【００３０】
図５は、図３および図４に示される回路部材２１を製造する場合と、この回路部材を用いて図１および図２に示される樹脂封止型半導体装置１を製造する場合とを例とした製造方法の一実施形態を示す工程図である。各工程は、上記の図２および図４に対応する縦断面図で示してある。
【００３１】
まず、導電性基板５１の表裏に感光性レジストを塗布、乾燥して感光性レジスト層を形成し、これを所望のフォトマスクを介して露光した後、現像してレジストパターン５２Ａ，５２Ｂを形成する（図５（Ａ））。導電性基板５１としては、上述のように４２合金（Ｎｉ４１％のＦｅ合金）、銅、銅合金等の金属基板（厚み１００〜２５０μｍ）を使用することができ、この導電性基板５１は、両面を脱脂等を行い洗浄処理を施したものを使用することが好ましい。また、感光性レジストとしては、従来公知のものを使用することができる。
【００３２】
次に、レジストパターン５２Ａ，５２Ｂを耐腐蝕膜として導電性基板５１に腐蝕液でエッチングを行い、その後、レジストパターン５２Ａ，５２Ｂを剥離して除去することにより、複数の端子部２４がそれぞれ接続リード２３により外枠部材２２に一体的に連結された回路部材２１が得られる（図５（Ｂ））。腐蝕液は、通常、塩化第二鉄水溶液を使用し、導電性基板５１の両面からスプレーエッチングにて行う。このエッチング工程におけるエッチング量を加減することにより、薄肉である接続リード２３の厚さを調整することができる。この回路部材２１では、図から明らかなように、端子部２４の各内部端子２４Ａ面は同一平面内にある。
【００３３】
次に、上述のように製造した回路部材２１の端子部２４において、外部端子２４Ｂよりも外枠部材２２に接近した内部端子２４Ａの位置に、銀めっき層２５を形成する。次いで、表面２６ａに通電用の回路２７が形成された搭載用部材２６の裏面２６ｂを、端子部２４の内部端子２４Ａ面に公知の接着剤を用いて固着する（図５（Ｃ））。これにより、本発明の回路部材２１が得られる。
【００３４】
次に、搭載用部材２６の表面２６ａ側に、半導体素子８の端子形成面と反対側を固着することにより、半導体素子８を搭載する。そして、搭載した半導体素子８の端子８ａと、回路部材２１の端子部２４の内部端子２４Ａ（銀めっき層２５）、および、搭載用部材２６の通電用の回路２７とを、ワイヤ９で電気的に接続する（図５（Ｄ））。
【００３５】
次いで、外部端子２４Ｂの一部を外部に露出させるようにして、端子部２４、搭載用部材２６、半導体素子８およびワイヤ９を封止部材１０で封止する（図５（Ｅ））。
【００３６】
次に、回路部材２１の各接続リード２３を切断し外枠部材２２を除去して、外部に露出している外部端子４Ｂに半田からなる外部電極１１を形成することにより本発明の半導体装置１とする（図５（Ｆ））。
【００３７】
【実施例】
次に、具体的な実施例を挙げて本発明を更に詳細に説明する。
（回路部材の作製）
導電性基板として厚み０．２ｍｍの４２合金を準備し、脱脂処理、洗浄処理を行った後、この導電性基板の両面に紫外線硬化型レジスト（東京応化工業（株）製ＯＦＰＲ１３０５）を掛け流し法により塗布して乾燥した。次いで、表面側および裏面側のレジスト層をそれぞれ所定のフォトマスクを介して露光した後、現像してレジストパターンを形成した。その後、導電性基板の両面から塩化第二鉄水溶液を使用してスプレーエッチングを行い、洗浄後、有機アルカリ溶液を用いてレジストパターンを剥離除去した。これにより、外枠部材に接着リードを介して突設された端子部を備えた回路部材が得られた。ついで、この回路部材の内部端子面に銀めっき層を形成した。
【００３８】
一方、厚み５０μｍの熱可塑性ポリイミド板材の全面に無電解銅めっきを施して厚み１０μｍの銅薄膜を形成した。次いで、一方の面に紫外線硬化型レジスト（東京応化工業（株）製ＯＦＰＲ１３０５）を掛け流し法により塗布して乾燥してレジスト層を形成した。このレジスト層を所定のフォトマスクを介して露光した後、現像してレジストパターンを形成した。その後、上記のレジストパターンをマスクとして板材の両面から塩化第二鉄水溶液を使用してスプレーエッチングを行い、洗浄後、有機アルカリ溶液を用いてレジストパターンを剥離除去した。これにより、熱可塑性ポリイミド板材の一方の面に回廊形状の通電用の回路を備えた搭載用部材が得られた。
【００３９】
次に、この搭載用部材の回路形成面と反対側を、上記の回路部材の端子部の内部端子面上に熱圧着により固着して、図３および図４に示されるような本発明の回路部材を得た。
（半導体装置の作製）
上記の回路部材の搭載用部材の表面側（回路形成面側）に、１００ＭＨｚの高速半導体素子（外形寸法３ｍｍ×７ｍｍ、厚み約０．２５ｍｍ）の端子形成面の反対側を、ダイアタッチ材（エイブルスティック社製エイブルボンド８３９０）を用いて固着して搭載した。
【００４０】
次いで、回路部材の内部端子上の銀めっき層、および、搭載用部材の通電用の回路と、搭載した半導体素子の端子とを直径３０μｍの金線（田中電子工業（株）製ＦＡ−３０）により結線した。
【００４１】
その後、外部端子の一部を外部に露出させるようにして、端子部、搭載用部材、半導体素子および金線をビフェニル系の樹脂材料（日東電工（株）製ＭＰ−７４００）で封止した。
【００４２】
次に、回路部材の各接続リードを切断して外枠部材を除去し、外部に露出している外部端子に半田からなるボールを接着して外部電極を形成した。
【００４３】
このようにして作製した樹脂封止型半導体装置は外部端子数が５２ピンであり、その外形寸法は６ｍｍ×１２ｍｍ、厚みが０．８ｍｍであり非常に薄いものであった。また、この樹脂封止型半導体装置の高速半導体素子を動作させたが、ノイズによる誤動作は全くみられなかった。
【００４４】
【発明の効果】
以上詳述したように、本発明によれば半導体素子の占有率が高くなり小型化が可能となって回路基板への実装密度を向上させることができ、また、搭載用部材に設けられた通電用の回路が回路部材に必要とされる回路の一部として作用することができ、例えば、搭載用部材に設けられた通電用の回路に電源またはグランドの作用をもたせることにより、搭載した半導体素子の電源端子やグランド端子を上記の通電用の回路に接続することができ、さらに、電源およびグランドの取得のために複雑にならざるを得なかった内部端子の配列が単純化できるので、複雑な回路に起因するノイズの発生を抑制して容易に低ノイズ化を実現することができ、また、回路部材の作製において複雑で高価なプロセスが不要となり、かつ、汎用の回路部材と同じ金属材料を用いることができるので製造コスト低減が可能である。
【図面の簡単な説明】
【図１】本発明の樹脂封止型半導体装置の一実施形態を示す平面図である。
【図２】図１に示される樹脂封止型半導体装置のＡ−Ａ線矢視における縦断面図である。
【図３】本発明の回路部材の一実施形態を示す平面図である。
【図４】図３に示される回路部材のＢ−Ｂ線矢視における縦断面図である。
【図５】本発明の回路部材と樹脂封止型半導体装置の製造方法の一実施形態を示す工程図である。
【符号の説明】
１…樹脂封止型半導体装置
４…端子部
４Ａ…内部端子
４Ｂ…外部端子
６…搭載用部材
７…通電用の回路
８…半導体素子
８ａ…端子
９…ワイヤ
１０…封止部材
１１…外部電極
２１…回路部材
２２…外枠部材
２３…接続リード
２４…端子部
２４Ａ…内部端子
２４Ｂ…外部端子
２６…搭載用部材
２７…通電用の回路
５１…導電性基板
Claims (5)
- 表面側に内部端子と裏面側に外部端子を一体的に有する複数の端子部を一平面内に二次元的に互いに電気的に独立して配置し、端子部の内部端子と半導体素子の端子とをワイヤにて電気的に接続し、各端子部の外部端子の一部を外部に露出させるように全体を樹脂封止した樹脂封止型半導体装置において、
表面に１つ以上の通電用の回路を備えた電気絶縁性の搭載用部材がその裏面側を前記端子部の内部端子面の一部に固着するように配置され、前記半導体素子が前記搭載用部材の表面に搭載され、前記通電用の回路と半導体素子の端子とをワイヤにて電気的に接続していることを特徴とする樹脂封止型半導体装置。 - 前記搭載用部材の通電用の回路の少なくとも１つが、半導体素子の搭載領域を囲むように形成されていることを特徴とする請求項１に記載の樹脂封止型半導体装置。
- 外部に露出した外部端子面に半田からなる外部電極を備えることを特徴とする請求項１または請求項２に記載の樹脂封止型半導体装置。
- 樹脂封止型半導体装置用の回路部材において、
外枠部材と、該外枠部材から各々接続リードを介して一平面内に相互に独立して配設された複数の端子部と、各端子部の表面側の一部を覆うように裏面側を固着された電気絶縁性の搭載用部材とを備え、各端子部は表面側に内部端子を裏面側に外部端子を一体的に有し、前記搭載用部材は表面に少なくとも１つの通電用の回路を有することを特徴とする回路部材。 - 前記搭載用部材の通電用の回路の少なくとも１つが、前記搭載用部材の半導体素子の搭載領域を囲むように形成されていることを特徴とする請求項４に記載の回路部材。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27437798A JP4068729B2 (ja) | 1998-09-10 | 1998-09-10 | 樹脂封止型半導体装置とそれに用いられる回路部材 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27437798A JP4068729B2 (ja) | 1998-09-10 | 1998-09-10 | 樹脂封止型半導体装置とそれに用いられる回路部材 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000091471A JP2000091471A (ja) | 2000-03-31 |
| JP4068729B2 true JP4068729B2 (ja) | 2008-03-26 |
Family
ID=17540819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27437798A Expired - Fee Related JP4068729B2 (ja) | 1998-09-10 | 1998-09-10 | 樹脂封止型半導体装置とそれに用いられる回路部材 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4068729B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020010246A (ko) * | 2000-07-28 | 2002-02-04 | 듀흐 마리 에스. | 씬 볼 그리드 어레이 기판의 제조방법 |
-
1998
- 1998-09-10 JP JP27437798A patent/JP4068729B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000091471A (ja) | 2000-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| US6025640A (en) | Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device | |
| JP3947292B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US7045906B2 (en) | Resin-encapsulated package, lead member for the same and method of fabricating the lead member | |
| US6586834B1 (en) | Die-up tape ball grid array package | |
| JP3947750B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4091050B2 (ja) | 半導体装置の製造方法 | |
| US20020089053A1 (en) | Package having array of metal pegs linked by printed circuit lines | |
| JPH08125066A (ja) | 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法 | |
| US6348416B1 (en) | Carrier substrate for producing semiconductor device | |
| JP3983930B2 (ja) | 回路部材の製造方法 | |
| JP2000091488A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JP4068729B2 (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JP2014090206A (ja) | 樹脂封止型半導体装置 | |
| KR20020055687A (ko) | 반도체 패키지 | |
| JP4357728B2 (ja) | 樹脂封止型半導体装置 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP4137981B2 (ja) | 半導体装置の製造方法 | |
| JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
| JP3699573B2 (ja) | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| KR101168413B1 (ko) | 리드 프레임 및 그 제조 방법 | |
| JPH08330472A (ja) | 半導体装置とその製造方法 | |
| JP3908695B2 (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050909 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |