KR101168413B1 - 리드 프레임 및 그 제조 방법 - Google Patents

리드 프레임 및 그 제조 방법 Download PDF

Info

Publication number
KR101168413B1
KR101168413B1 KR1020090108497A KR20090108497A KR101168413B1 KR 101168413 B1 KR101168413 B1 KR 101168413B1 KR 1020090108497 A KR1020090108497 A KR 1020090108497A KR 20090108497 A KR20090108497 A KR 20090108497A KR 101168413 B1 KR101168413 B1 KR 101168413B1
Authority
KR
South Korea
Prior art keywords
lead
die pad
metal substrate
support
back frame
Prior art date
Application number
KR1020090108497A
Other languages
English (en)
Other versions
KR20110051754A (ko
Inventor
천현아
박충식
엄새란
이형의
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090108497A priority Critical patent/KR101168413B1/ko
Priority to TW099138153A priority patent/TW201123391A/zh
Priority to PCT/KR2010/007783 priority patent/WO2011059205A2/en
Publication of KR20110051754A publication Critical patent/KR20110051754A/ko
Application granted granted Critical
Publication of KR101168413B1 publication Critical patent/KR101168413B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은, (a) 금속기판 하부에 하프에칭을 수행하여 절연부홈, 다이패드부, 및 리드부를 형성하는 단계; (b) 상기 금속기판 하부에 절연재료로 구성된 지지부 및 백프레임을 순차로 형성하는 단계; (c) 상기 리드부 및 다이패드부의 하부 돌출부를 노출시키는 단계; (d) 상기 리드부의 상면 및 상기 노출된 하부 돌출부 하면을 도금하여 각각 이너리드 및 아우터 리드를 형성하는 단계; 및 (e) 상기 금속기판 상부를 에칭하여 상기 다이패드부와 상기 리드부를 이격시키는 단계를 포함하는 것을 특징으로 하는 리드 프레임 제조 방법 및 이에 의해 제조된 리드 프레임에 관한 것이다. 이에 의해, 미세한 회로패턴으로 인한 와이어 길이 감소 및 라우터빌리티 (Routability) 로 인한 플립칩 본딩을 가능하게 한다. 특히, 지지부를 에폭시 또는 유리 섬유로 구성하여 물리적 강도 및 지지력을 향상시키고, 제조공정에서 백프레임을 이용하여 워페이지 (warpage) 현상을 방지한다.
반도체 칩 패키지, 지지부, 와이어, 리드 프레임

Description

리드 프레임 및 그 제조 방법{LEADFRAME AND METHOD OF MANUFACTURIG SAME}
본 발명은 리드 프레임 및 그 제조 방법에 관한 것이다.
반도체 패키징이란 웨이퍼 공정에 의해 만들어진 개개의 칩 (Chip)을 실제 전자 부품으로써 사용할 수 있도록 전기적 연결을 해주고, 외부의 충격에 보호되도록 밀봉 포장해 주는 공정을 말한다.
보통 웨이퍼 한 장에는 동일한 전기 회로가 인쇄된 칩이 수십 개에서 혹은 수백개까지 만들어 진다. 이러한 개개의 칩은 그 자체만으로는 전자 부품으로써의 역할을 수행할 수 없다. 따라서 외부로부터 전기 신호를 공급 받아 칩 내부에서 가동된 전기 신호를 전달해 주기 위해 외부와 연결되는 전기선을 만들어 주어야 한다. 또한, 칩은 매우 미세한 회로를 담고 있기 때문에 습기, 먼지 및 외부의 충격에 쉽게 손상될 수 있다. 결국, 웨이퍼 표면에 형성된 칩 자체는 전자 부품으로 인쇄 회로 기판 (PCB)에 실장 되지 전까지 완전한 제품이라고 볼 수 없다. 따라서 웨이퍼 상의 칩에 전기적 연결선을 만들어 주고 외부 충격에 견디도록 밀봉 포장해 주어 완전한 개별 전자 소자로서의 역할을 수행할 수 있도록 칩을 최종 제품화하는 공정이 패키징 공정이다.
또한, 반도체 패키지 제조에 있어 리드 프레임은 칩 실장 및 신호 전달 역할을 하는 입출력 수단을 공급하는 중요한 역할을 하고 있으며, 고집적된 신호 전달을 위한 다양한 리드 프레임의 형태가 개발되고 있다.
일반적으로 제작되는 리드 프레임의 형태는 에칭 기법 혹은 스탬핑법을 이용하여 다이패드 및 리드부를 형성한다. 그러나 기존의 리드 프레임의 제작방법으로는 반도체의 고집적화를 위하여 필요한 다열 리드 형성이 용이하지 않다.
또한, 최근에 개발되고 있는 2단 에칭을 이용하여 제조된 리드 프레임은 이너리드의 구현 피치를 감소시키는 데 한계가 존재하여 구현할 수 있는 리드 핀 (lead pin) 의 수가 제한된다. 더욱이 다이패드부와 리드부와의 간격을 유지시키며 리드 프레임을 지지하는 지지부가 얇은 폴리이미드 막으로 구성되어 지지력이 약한 단점이 있다. 따라서, 미세 회로패턴을 구현하며, 내구성이 향상된 리드 프레임이 필요하다.
특히, 종래의 리드 프레임 제조 방법들은 에칭, 연마 과정등에서 리드 프레임이 휘게 되는 워페이지 (warpage) 현상이 고질적인 문제였다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 더욱 미세한 회로패턴을 구현하며, 물리적 강도가 향상되며, 워페이지 문제가 개선된 리드 프레임 및 그 제조 방법을 제공하는 데 있다.
본 발명에 따른 리드 프레임은, 수직부와 수평부로 구성된 리드부; 절연재료로 구성된 지지부에 의해 상기 리드부와 이격된 다이패드부; 상기 다이패드부와 인접한 위치이며, 상기 리드부의 수평부 상면에 형성된 이너 리드; 및 상기 리드부의 수직부 하면에 형성된 아우터 리드를 포함하되, 상기 이너리드 또는 아우터 리드는 2종 이상의 금속이 적층된 것을 특징으로 하여, 전도성을 향상시킨다.
또한, 상기 절연재료는 에폭시 (Epoxy) 수지 또는 유리 섬유 (Glass Fiber)인 것을 특징으로 하여, 물리적 강도 및 지지력을 향상시킨다.
특히, 상기 2종 이상의 금속은 니켈 (Ni), 팔라듐 (Pd), 금 (Au), 및 은 (Ag) 중에서 선택된 것을 특징으로 한다.
본 발명에 따른 리드 프레임 제조 방법은, (a) 금속기판 하부에 하프에칭을 수행하여 절연부홈, 다이패드부, 및 리드부를 형성하는 단계; (b) 상기 금속기판 하부에 절연재료로 구성된 지지부 및 백프레임을 순차로 형성하는 단계; (c) 상기 리드부 및 다이패드부의 하부 돌출부를 노출시키는 단계; (d) 상기 리드부의 상면 및 상기 노출된 하부 돌출부 하면을 도금하여 각각 이너리드 및 아우터 리드를 형 성하는 단계; 및 (e) 상기 금속기판 상부를 에칭하여 상기 다이패드부와 상기 리드부를 이격시키는 단계를 포함하는 것을 특징으로 하여, 백프레임에 의해 공정중 워페이지 현상을 방지할 수 있다.
또한, 상기 (b) 단계의 절연재료는 에폭시 (epoxy) 수지 또는 유리 섬유이며, 상기 백프레임의 재료는 구리 (Cu)인 것을 특징한다.
특히, 상기 (c) 단계는, (c1) 상기 백프레임 하부를 에칭하여 상기 리드부 및 다이패드부 하부 돌출부 아래의 지지부를 노출시키는 단계; 및 (c2) 상기 노출된 지지부를 화학 연마하여 상기 리드부 및 다이패드부의 하부 돌출부를 노출시키는 단계로 이루어진 것을 특징으로 한다.
또한, 상기 (d) 단계는, 니켈 (Ni), 팔라듐 (Pd), 금 (Au), 및 은 (Ag) 중 2종 이상의 금속을 순차로 도금하여 이너리드 및 아우터 리드를 형성하는 단계인 것을 특징으로 한다.
본 발명에 의하면, 미세한 회로패턴으로 인한 와이어 길이 감소 및 라우터빌리티 (Routability) 로 인한 플립칩 본딩을 가능하게 한다. 특히, 지지부를 에폭시 또는 유리 섬유로 구성되어 물리적 강도 및 지지력을 향상시키고, 제조공정에서 백프레임을 이용하여 워페이지 (warpage) 현상을 방지한다.
이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 리드 프레임 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어 서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
실시형태의 설명에 있어서, "상 (on)"과 "아래(under)"는 직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한, 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 1은 본 발명의 일 실시형태에 따른 리드 프레임 제조 방법의 순서를 나타내는 단면도이다.
우선, 도 1a 에 도시된 바와 같이, 리드 프레임의 주체가 되는 금속기판 (110)을 준비한다. 이 금속기판 (110)은 구리 (Cu)가 바람직하나. 전도성 물질인 구리 합금, 철 (Fe), 철 합금 등의 금속 부재를 사용할 수도 있다. 이렇게 준비된, 금속기판 (110)의 상부 및 하부에 포토 레지스트 (120)를 형성한다. 이 경우, 포토 레지스트 (120)는 액체 타입의 포토 레지스트 (120) (LPR: Liquid Photo Resist), 필름 타입의 포토 레지스트 (120) (DFR: Dry Film Resist) 등으로 형성될 수 있다. 특히, 본 명세서에서는 이해의 간편함을 위해, 이하 DFR 을 사용하는 것으로 설명한다. 이러한 금속기판 (110)의 상부 및 하부 각각에 포토마스크 (미도시)를 이용한 포토리소그래피 공정으로 포토 레지스트 (120)가 노광 및 현상된다.
또한, 포토 레지스트 (120)의 도포는 금속기판 (110)의 하면에만 도포할 수도 있으나, 상면의 부재를 보호하기 위해 양면 도포가 바람직하다. 이와 같이 형성된 패턴 마스크를 통해 하프 에칭을 수행하여 도 1b 에 도시된 바와 같이, 리드부 (150), 절연부홈 (130), 및 다이패드부 (160)를 형성한다. 여기서 리드부 (150)와 다이패드부 (160)는 아직 이격되지 않고 연결되어 있는 상태이다. 그리고 에칭의 깊이는 공정의 안정성을 위해, 금속 기판 (110)의 2/3 이상을 에칭하는 것이 바람직하다.
그 다음, 금속기판 (110)의 하부에 절연재료를 도포하여 지지부 (170)를 형성하고, 백프레임 (180)을 지지부 (170) 하부에 형성한다. 여기서 지지부 (170)는 절연부홈 (130)을 채우고, 리드부 (150) 및 다이패드부 (160)의 하부 돌출부를 감싸도록 형성된다. 특히, 지지부 (170)를 구성하는 절연재료는 에폭시 (epoxy) 또는 유리섬유 (glass fiber)를 사용함으로써, 지지체 및 절연체 역할을 하게 한다. 특히, 지지부 (170) 하부에 형성된 백프레임은 (180)은, 종래 기술에서 발생하는 고질적인 워페이지 현상을 방지할 수 있다. 여기서 백프레임 (180)의 재료는 구리 (Cu)인 것이 바람직하나 반드시 이에 한정되는 것은 아니다.
그 후, 도 1d 에 도시된 바와 같이, 백프레임 (180) 하부 및 금속기판 (110)의 상부 (에칭시 부재 보호 위함)에 DFR 을 라미네이팅하고, 노광, 현상을 통해 패터닝을 형성한다. 이러한 패터닝은 노출되기를 원하는 백프레임 (180) 부분에 대응하도록 형성된다. 이 후, 백프레임 (180) 하부를 에칭하여, 도 1e에 도시된 바와 같이, 지지부 (170) 중 리드부 (150) 및 다이패드부 (160)의 하부 돌출부 아래에 형성된 부분을 노출시킨다. 그리고 지지부 (170) 중 노출된 부분에 화학적 연마 공정을 수행하여, 도 1f 에 도시된 바와 같이, 안정적으로 리드부 (150) 및 다이패드 부 (160)의 하부 돌출부를 노출시킨다. 그 다음, DFR을 박리하여 도 1g 에 도시된 바와 같이, 금속기판 (110)의 상면 및 백프레임 (180)의 하면을 노출시킨다.
이후, 도 1h 에 도시된 바와 같이, 금속기판 (110)의 상면과 백프레임 (180)의 하면에 DFR (120)을 라미네이팅 하고, 이너리드 (190a), 아우터 리드 (190b), 및 다이패드 금속부 (195a 및 195b)가 형성될 부분을 노광, 현상한다. 이후, 도금을 실시하여, 도 1i 에 도시된 바와 같이, 수평방향으로 연장된 구조를 갖는, 리드부 (150)의 수평부 상면에 이너리드 (190a)를 형성하고, 수평부와 일체를 이루며 수직방향으로 연장된 구조를 갖는, 리드부 (150)의 수직부 하면에 아우터 리드 (190b)를 형성한다. 또한, 다이패드부 (160)의 상면 및 하면에 다이패드 금속부 (195a 및 195b)를 형성할 수도 있다. 특히, 도금으로 형성된 이너리드 (190a), 아우터 리드 (190b), 다이패드 금속부 (195a 및 195b)는 니켈 (Ni), 팔라듐 (Pd), 금 (Au), 및 은 (Ag)이 바람직하며, 2개 이상의 금속을 다층으로 도금하는 것이 더욱 바람직하다.
또한, 아우터 리드 (190b)가 인접한 지지부 (170) 의 내부방향으로 들어간 모양인 스웰 (swell) 구조를 취하도록 형성되는 것이 바람직하다. 이러한 스웰구조는 솔더링 공정시 솔더볼이 아우터 리드 (190b)에 접착됨과 동시에, 인접한 지지부 (170)에 의해 고정되어 견고한 접착이 가능하게 한다.
이후, 도 1j 에 도시된 바와 같이, 부재 보호를 위해 DFR 을 리드 프레임의 하부에 라미네이팅하고, 상부의 DFR를 노광, 현상하여, 리드부 (150)와 다이패드부 (160)가 단락 (또는 이격) 될 부분을 노출시킨다.
그리고 에칭 공정에 의해 도 1k 와 같이 리드부 (150)와 다이패드부 (160)를 이격시키고, 회로패턴 (이격된 리드부 (150)의 수평부)을 형성한다. 또는 그 후, DFR 을 박리하고, 반도체 칩 (210)을 실장하고, 반도체 칩 (210)과 이너리드 (190a)를 전기적으로 연결하는 와이어 (220)를 본딩한다. 여기서, 리드부 (150)가 라우터블이 가능하여 회로의 입출력 거리가 단축되며, 플립칩의 구조를 가능하게 한다. 또한, 이로 인한 와이어 (220) 길이를 감소시켜 비용을 절감할 수 있다. 그 후, 봉지재를 이용하여 몰드 수지, 이엠씨(EMC; Epoxy Mold Compound)로 팩킹처리하여, 도 1l 과 같은 반도체 패키지를 구성한다.
그리고 최종적으로 도 1m 에 도시된 바와 같이, 백프레임 (180)을 에칭 공정을 통해 제거한다. 이러한 백프레임이 전 공정 동안 리드프레임의 전체 틀을 고정시켜 주는 역할을 함으로써, 워페이지 현상을 현저히 개선할 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명의 일 실시형태에 따른 리드 프레임 제조 방법의 순서를 나타내는 단면도
<도면의 주요 부분에 대한 부호 설명>
110: 금속기판 120: 포토 레지스트 (DFR)
130: 절연부홈 150: 리드부
160: 다이패드부 170: 지지부
180: 백프레임 190a: 이너 리드
190b: 아우터 리드 195a, 195b: 다이패드 금속부
210: 반도체 칩 220: 와이어

Claims (7)

  1. 수직방향으로 연장된 구조를 갖는 수직부 및 상기 수직부와 일체를 이루며 수평방향으로 연장된 구조를 갖는 수평부로 구성된 리드부;
    에폭시 (Epoxy) 수지 또는 유리 섬유 (Glass Fiber)로 구성된 지지부;
    상기 지지부에 의해 상기 리드부와 이격된 다이패드부;
    상기 리드부의 수평부 상면 일측에 형성된 이너 리드;
    상기 리드부의 수직부 하면에 형성된 아우터 리드; 를 포함하고,
    상기 이너리드 또는 상기 아우터리드는 2종 이상의 금속이 적층된 구조로 형성되고,
    상기 지지부의 하면은, 상기 아우터리드 또는 상기 다이패드부의 하면보다 돌출된 구조로 형성되며,
    상기 다이패드부의 상면에는 반도체 칩이 실장될 홈이 형성된 것을 특징으로 하는 리드 프레임.
  2. 삭제
  3. 제 1항에 있어서,
    상기 2종 이상의 금속은 니켈 (Ni), 팔라듐 (Pd), 금 (Au), 및 은 (Ag) 중에서 선택된 것을 특징으로 하는 리드 프레임.
  4. (a) 금속기판 하부에 하프에칭을 수행하여 절연부홈, 다이패드부, 및 리드부를 형성하는 단계;
    (b) 상기 금속기판 하부에 에폭시 (epoxy) 수지 또는 유리 섬유 (glass fiber)로 구성된 지지부 및 백프레임을 순차로 형성하는 단계;
    (c) 상기 리드부 및 다이패드부의 하부 돌출부를 노출시키는 단계;
    (d) 상기 리드부의 상면 및 상기 노출된 하부 돌출부 하면을 도금하여 각각 이너리드 및 아우터 리드를 형성하는 단계; 및
    (e) 상기 금속기판 상부를 에칭하여 상기 다이패드부와 상기 리드부를 이격시키는 단계를 포함하는 것을 특징으로 하는 리드 프레임 제조 방법.
  5. 제 4항에 있어서,
    상기 (b) 단계의 백프레임의 재료는 구리 (Cu)인 것을 특징으로 하는 리드 프레임 제조 방법.
  6. 제 4항 또는 제 5항에 있어서,
    상기 (c) 단계는,
    (c1) 상기 백프레임 하부를 에칭하여 상기 리드부 및 다이패드부 하부 돌출 부 아래의 지지부를 노출시키는 단계; 및
    (c2) 상기 노출된 지지부를 화학 연마하여 상기 리드부 및 다이패드부의 하부 돌출부를 노출시키는 단계로 이루어진 것을 특징으로 하는 리드 프레임 제조 방법.
  7. 제 6항에 있어서,
    상기 (d) 단계는,
    니켈 (Ni), 팔라듐 (Pd), 금 (Au), 및 은 (Ag) 중 2종 이상의 금속을 순차로 도금하여 이너리드 및 아우터 리드를 형성하는 단계인 것을 특징으로 하는 리드 프레임 제조 방법.
KR1020090108497A 2009-11-11 2009-11-11 리드 프레임 및 그 제조 방법 KR101168413B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090108497A KR101168413B1 (ko) 2009-11-11 2009-11-11 리드 프레임 및 그 제조 방법
TW099138153A TW201123391A (en) 2009-11-11 2010-11-05 Lead frame and manufacturing method of the same
PCT/KR2010/007783 WO2011059205A2 (en) 2009-11-11 2010-11-05 Lead frame and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090108497A KR101168413B1 (ko) 2009-11-11 2009-11-11 리드 프레임 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110051754A KR20110051754A (ko) 2011-05-18
KR101168413B1 true KR101168413B1 (ko) 2012-07-25

Family

ID=44361967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090108497A KR101168413B1 (ko) 2009-11-11 2009-11-11 리드 프레임 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101168413B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101563164B1 (ko) * 2012-10-19 2015-10-26 해성디에스 주식회사 리드 프레임

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158581A (ja) * 2007-12-25 2009-07-16 Dainippon Printing Co Ltd 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158581A (ja) * 2007-12-25 2009-07-16 Dainippon Printing Co Ltd 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101563164B1 (ko) * 2012-10-19 2015-10-26 해성디에스 주식회사 리드 프레임

Also Published As

Publication number Publication date
KR20110051754A (ko) 2011-05-18

Similar Documents

Publication Publication Date Title
JP5524322B2 (ja) 高密度コンタクトを有するリードレス集積回路パッケージ及びその製造方法
US7087461B2 (en) Process and lead frame for making leadless semiconductor packages
US8569082B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
US20090004774A1 (en) Method of multi-chip packaging in a tsop package
US8981575B2 (en) Semiconductor package structure
KR101609016B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
US20120097430A1 (en) Packaging substrate and method of fabricating the same
US20080308951A1 (en) Semiconductor package and fabrication method thereof
US20130009311A1 (en) Semiconductor carrier, package and fabrication method thereof
US7101733B2 (en) Leadframe with a chip pad for two-sided stacking and method for manufacturing the same
KR101186879B1 (ko) 리드 프레임 및 그 제조 방법
KR101168413B1 (ko) 리드 프레임 및 그 제조 방법
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
KR101128999B1 (ko) 칩 패키지 제조 방법 및 이에 의해 제조된 칩 패키지
KR101168890B1 (ko) 리드 프레임 및 그 제조 방법
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
KR101107756B1 (ko) 리드 프레임 및 그 제조 방법
KR101095527B1 (ko) 리드 프레임 및 그 제조 방법
KR101168412B1 (ko) 리드 프레임 및 그 제조 방법
KR100456482B1 (ko) 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR101197777B1 (ko) 리드 프레임 및 그 제조 방법
KR100781146B1 (ko) 탭 본딩을 이용한 비지에이 패키지 및 그 제조방법
KR101047874B1 (ko) 리드프레임 및 반도체 패키지 및 그의 제조방법
KR20100025218A (ko) 반도체 디바이스 및 그 제조 방법
KR20100104382A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150702

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 8