KR101168890B1 - 리드 프레임 및 그 제조 방법 - Google Patents

Abstract

본 발명은, 수직부와 수평부로 구성된 리드부; 절연재료로 구성된 절연부에 의해 상기 리드부와 단락된 다이패드부; 상기 다이패드부와 인접한 위치이며, 상기 리드부의 수평부 상면에 형성된 이너 리드, 상기 리드부의 수직부 하면에 형성된 아우터 리드; 및 상기 절연부의 하면은 상기 아우터 리드 또는 상기 다이패드부의 하면보다 돌출되는 것을 특징으로 하는 리드 프레임 및 그 제조 방법에 관한 것이다. 이에 의해 미세한 회로패턴으로 인한 와이어 길이 감소 및 Routability 로 인한 플립칩 본딩을 가능하게 하며, 스웰 (swell) 구조로 인해 솔더링시 접착력을 향상시킨다. 또한, 절연체 지지력을 강화하여 물리적 강도를 증가시켰다.

반도체 칩 패키지, 지지부, 와이어

Description

리드 프레임 및 그 제조 방법{LEADFRAME AND METHOD OF MANUFACTURIG SAME}

본 발명은 리드 프레임 및 그 제조 방법에 관한 것이다.

반도체 패키징이란 웨이퍼 공정에 의해 만들어진 개개의 칩 (Chip)을 실제 전자 부품으로써 사용할 수 있도록 전기적 연결을 해주고, 외부의 충격에 보호되도록 밀봉 포장해 주는 공정을 말한다.

보통 웨이퍼 한 장에는 동일한 전기 회로가 인쇄된 칩이 수십 개에서 혹은 수백개까지 만들어 진다. 이러한 개개의 칩은 그 자체만으로는 전자 부품으로써의 역할을 수행할 수 없다. 따라서 외부로부터 전기 신호를 공급 받아 칩 내부에서 가동된 전기 신호를 전달해 주기 위해 외부와 연결되는 전기선을 만들어 주어야 한다. 또한 칩은 매우 미세한 회로를 담고 있기 때문에 습기, 먼지 및 외부의 충격에 쉽게 손상될 수 있다. 결국 웨이퍼 표면에 형성된 칩 자체는 전자 부품으로 인쇄 회로 기판 (PCB)에 실장 되지 전까지 완전한 제품이라고 볼 수 없다. 따라서 웨이퍼 상의 칩에 전기적 연결선을 만들어 주고 외부 충격에 견디도록 밀봉 포장해 주어 완전한 개별 전자 소자로서의 역할을 수행할 수 있도록 칩을 최종 제품화 하는 공정이 패키징 공정이다.

또한, 반도체 패키지 제조에 있어 리드 프레임은 칩 실장 및 신호 전달 역할을 하는 입출력 수단을 공급하는 중요한 역할을 하고 있으며, 고집적된 신호 전달을 위한 다양한 리드 프레임의 형태가 개발되고 있다.

일반적으로 제작되는 리드프레임의 형태는 에칭 기법 혹은 스탬핑법을 이용하여 다이패드 및 리드부를 형성한다. 그러나 기존의 리드프레임의 제작방법으로는 반도체의 고집적화를 위하여 필요한 다열 리드 형성이 용이하지 않다.

또한, 최근에 개발되고 있는 2단 에칭을 이용하여 제조된 리드프레임은 이너리드의 구현 피치를 감소시키는 데 한계가 존재하여 구현할 수 있는 리드 핀 (lead pin) 의 수가 제한된다. 더욱이 다이패드부와 리드부와의 간격을 유지시키며 리드프레임을 지지하는 지지부가 얇은 폴리이미드 막으로 구성되어 지지력이 약한 단점이 있다.

아울러 지지력이 약함과 함께, 솔더링 공정시 아우터 리드와 접착하는 솔더볼을 고정시킬 수 있는 구조가 없어 내구성에 큰 문제가 있어 왔다.

본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 더욱 미세한 회로패턴을 구현하며, 솔더볼과의 접착력을 강화하고, 물리적 강도가 향상된 리드프레임 및 그 제조방법을 제공하는 데 있다.

본 발명에 따른 리드 프레임은, 수직부와 수평부로 구성된 리드부; 절연재료로 구성된 절연부에 의해 상기 리드부와 단락된 다이패드부; 상기 다이패드부와 인접한 위치이며, 상기 리드부의 수평부 상면에 형성된 이너 리드, 상기 리드부의 수직부 하면에 형성된 아우터 리드; 및 상기 절연부의 하면은 상기 아우터 리드 또는 상기 다이패드부의 하면보다 돌출되는 것을 특징으로 하여, 미세회로 패턴을 형성하고 솔더링 접착시 안정성을 강화할 수 있다.

또한, 상기 리드 프레임은, 상기 리드부의 수평부 및 절연부의 상면에 형성된 절연층을 더 포함하여, 절연체 지지력을 강화하여 물리적 강도를 향상시킬 수 있다.

또한, 상기 리드 프레임은, 상기 다이패드부 상면에 형성된 다이패드 금속부를 더 포함할 수도 있다.

또한, 본 발명에 따른 리드 프레임의 제조 방법은, (a) 금속기판 하면에 하프에칭을 수행하여 절연부홈, 다이패드부, 및 리드부를 형성하는 단계; (b) 상기 다이패드부 또는 리드부의 돌출부보다 더 아래로 돌출되도록 상기 절연부홈에 절연 부를 형성하는 단계; (c) 상기 금속기판의 상면을 에칭하여 상기 리드부와 상기 다이패드부를 이격시키는 단계; 및 (d) 상기 리드부의 돌출부 하면을 도금하여 아우터 리드를 형성하되, 상기 아우터 리드의 하면은 상기 절연부의 하면보다 더 높이 위치하도록 도금하는 단계를 포함하는 것을 특징으로 한다.

또한, 상기 리드 프레임 제조 방법은, 상기 (c) 단계와 상기 (d) 단계 사이에, 상기 리드부 및 절연부의 상면에 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.

또한, 상기 리드 프레임 제조 방법은, (e) 상기 금속기판의 상부를 도금하여 상기 리드부 및 다이패드 상면 각각에 이너리드 및 다이패드 금속부를 형성하는 단계를 더 포함하는 것을 특징으로 한다.

본 발명에 의해, 미세한 회로패턴으로 인한 와이어 길이 감소 및 Routability (다이패드에 실장되는 반도체 칩이 반도체 패키지가 실장될 PCB 기판에 전기적으로 접속되도록, 이너리드와 아우터 리드가 연결되는 특성)로 인한 플립칩 본딩을 가능하게 하며, 스웰 (swell) 구조로 인해 솔더링시 접착력을 향상시킨다. 또한, 절연체 지지력을 강화하여 물리적 강도를 증가시킬 수 있다.

이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 리드 프레임 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요 하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.

실시형태의 설명에 있어서, "상 (on)"과 "아래(under)"는 직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한, 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.

도 1a 내지 도 1k 는 본 발명의 일 실시형태에 따른 리드프레임을 이용한 반도체 칩 패키징 제조 방법의 순서도이다.

도 1a에 도시된 바와 같이, 회로 주체가 되는 금속기판 (110)을 준비한다. 이 금속기판 (110)은 구리 (Cu)가 바람직하나. 전도성 물질인 구리 합금, 철 (Fe), 철 합금 등의 금속부재를 사용할 수도 있다. 여기서 사용될 금속기판 (110)의 두께는 10mil (1mil = 1,000분의 1인치) 이하가 바람직하며, 5mil 이하가 더욱 바람직하다.

여기서, 금속기판 (110)의 상부 및 하부에 포토 레지스트 (120)가 형성된다. 이 경우, 포토 레지스트 (120)는 액체 타입의 포토 레지스트 (120) (LPR: Liquid Photo Resist), 필름 타입의 포토 레지스트 (120) (DFR: Dry Film Resist) 등으로 형성될 수 있다. 이러한 금속기판 (110)의 상부 및 하부 각각에 포토마스크를 이용한 포토리소그래피 공정으로 포토 레지스트 (120)가 노광 및 현상된다.

또한, 포토 레지스트 (120)의 도포는 금속기판 (110)의 하면에만 도포할 수도 있으나, 상면의 부재를 보호하기 위해 양면 도포가 바람직하다.

그 후, 도 1b에 도시된 바와 같이 하프 에칭을 수행하여 절연부홈 (130), 다이패드부 (140), 및 리드부 (150)를 형성한다. 도시된 절연부홈 (130), 다이패드부 (140), 및 리드부 (150)는 아직 분리된 상태가 아니다. 여기서 하프 에칭의 깊이는 공정의 안정성을 위해 금속기판의 3분의 2이상의 두께를 에칭하는 것이 바람직하다.

그리고 도 1c에 도시된 바와 같이, 절연부홈에 절연체(160)를 도포한다. 절연체는 솔더 레지스트 (SR; Solder Resist) 잉크, DFSR (Dry Film Solder Resist), 에폭시 등을 사용할 수도 있다.

이와 같이 형성된 절연층을 노광 및 현상 공정을 거쳐 도 1d에 도시된 바와 같이, 절연부 (170)의 하면이 리드부 (150)와 다이패드부 (140)의 돌출된 부분의 하면보다 아래로 더 돌출되도록 형성한다. 또한, 절연부 (170)의 하부는 리드부 (150) 또는 다이패드부 (140) 의 돌출부 중 하나의 하면보다 아래로 더 돌출되도록 형성할 수도 있다.

그 후, 금속기판 (110)의 상면 회로형성을 위해 포토레지스트 (120)를 상면과 하면 (또는 상면에만 도포가능) 에 도포하고, 포토마스크를 이용한 포토리소그래피 공정 (노광, 현상) 을 수행하여, 도 1e 에 도시된 바와 같이, 원하는 회로패턴에 대응하는 포토레지스트 패턴을 형성한다.

그리고 하프에칭을 수행하여, 도 1f 에 도시된 바와 같이, 미세회로패턴을 형성한다. 또한, 이러한 에칭을 통해 리드부 (150)와 다이패드부 (140)를 절연부 (170)를 사이에 두고 이격 (또는 단락이라고 지칭할 수도 있음)시킨다. 이때 하프에칭을 수행함에 따라, 리드부(150)는, 수평방향으로 연장된 구조를 갖는 수평부(a) 및 수평부(a)와 일체를 이루며 수직방향으로 연장된 구조를 갖는 수직부(b)를 포함한 구조로 형성된다. 이와 같이 에칭된 리드프레임을 상부에서 보는 경우, 리드부 상면의 형태가 회로패턴을 구성하게 된다. 그 후, 도 1g 에 도시된 바와 같이, 포토레지스트 (120)를 박리하여 리드부의 상면, 즉 회로패턴을 노출시킨다.

그 다음, 도 1h 에 도시된 바와 같이, 노출된 리드부 (150)의 수평부 상면 중 일부와, 에칭에 의해 노출된 절연부의 상면에 절연층 (180)을 형성한다. 이와 같이 형성된 절연층(180)은 리드프레임의 물리적 강도를 증가시키고 몰딩이 디라미네이션 되는 것을 방지한다.

그리고 도 1i에 도시된 바와 같이, 리드부의 상, 하면을 도금하여 이너리드 (190a) 및 아우터 리드 (190b)를 형성한다. 또한, 다이패드부의 상면에 금속을 도금하여 다이패드 금속부 (195)를 형성한다. 여기서 도금 처리는 니켈 (Ni) 도금 후, 금 (Au) 도금을 형성할 수도 있다. 또한, Ni 도금층 위로 납 (Pb), Au 을 순차로 도금할 수도 있다. 또한, Ni, Pb, Au 중 하나 이상을 Ag 로 대치할 수 있다. 이러한 도금층 구현은 일반적으로 전해도금으로 진행하나 전해 도금과 무전해 도금을 혼용하여 진행할 수도 있다.

특히, 여기서, 절연부 (170)의 하면은 아우터 리드 (190b) 의 하면보다 아래로 돌출되어 있다. 이와 같이 아우터 리드 (190b) 가 인접한 절연부 보다 내부 쪽에 형성되어 있는 형상인 스웰 구조를 형성하는 경우, 솔더링 공정의 안정성을 향상시킨다. 이는 솔더링 공정시에 우수한 접착력을 가질 수 있기 때문이다.

더욱 상세하게는, 반도체 패키지를 PCB 기판에 부착시, 솔더볼이 절연층 내부에 있는 공간으로 들어가 아우터 리드 (190b) 과 밀착되며, 인접한 절연부에 의해 고정됨으로써 더욱 견고한 접착이 가능하기 때문이다.

이너리드 (190a), 아우터 리드 (190b), 및 다이패드 금속부 (195)를 형성 후, 도 1j에 도시된 바와 같이, 반도체 칩 (220)을 실장하고 와이어 (210)로 반도체 칩 (220)과 이너리드 (190a) 및 다이패드 금속부 (195)를 연결한다. 이러한 와이어 본딩을 통해 반도체 칩 (220)은 리드 프레임이 부착될 PCB 기판과 전기적으로 연결된다. 더욱 상세하게는, 회로패턴을 구성하는 리드부의 상면에 형성된 도금부를 통해 리드부의 하면에 형성된 도금부로 전기적으로 연결된다. 그 결과, 본 발명의 미세한 회로패턴을 통해 많은 수의 입출력 신호를 송수신할 수 있다. 또한, 미세회로패턴으로 인해 반도체 칩과 리드부의 길이가 줄어들어, 와이어 길이를 감소시킴으로써 제조 비용을 절감시킨다.

또한, 반도체 칩이 실장되는 다이패드부에는 홈이 형성될 수도 있다. 이러한 홈에 반도체 칩이 일부 내장되어, 반도체 패키지의 사이즈를 감소시키고, 내구성을 증가시킬 수 있다.

그 후, 최종적으로 도 1k 에 도시된 바와 같이, 리드프레임과 반도체 칩을 일괄적으로 봉지재를 이용하여 몰드 수지, EMC (Epoxy Mold Compound)로 패킹처리된다.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의 해 정해져야 한다.

도 1a 내지 도 1k 는 본 발명의 일 실시형태에 따른 리드프레임을 이용한 반도체 칩 패키징 제조 방법의 순서도

<도면의 주요 부분에 대한 부호 설명>

110: 금속기판 120: 포토레지스트

130: 절연부홈 140: 다이패드부

150: 리드부 160: 절연재료

170: 절연부 180: 절연층

190a: 이너리드 190b: 아우터 리드

195: 다이패드 금속부 210: 와이어

220: 반도체 칩 230: 봉지재

Claims (6)

1. 수직방향으로 연장된 구조를 갖는 수직부 및 상기 수직부와 일체를 이루며 수평방향으로 연장된 구조를 갖는 수평부로 구성된 리드부;

   절연재료로 구성된 절연부;

   상기 절연부에 의해 상기 리드부와 이격된 다이패드부;

   상기 리드부의 수평부 상면 일부영역 및 상기 절연부의 상면 중 외부로 노출된 영역에 형성된 절연층;

   상기 리드부의 수평부 상면 중, 상기 절연층이 형성되지 않은 영역에 형성된 이너 리드;

   상기 리드부의 수직부 하면에 형성된 아우터 리드; 를 포함하고,

   상기 절연부의 하면은 상기 아우터 리드 또는 상기 다이패드부의 하면보다 돌출된 구조로 형성되는 것을 특징으로 하는 리드 프레임.
2. 제 1항에 있어서,

   상기 다이패드부에는 반도체 칩이 실장될 홈이 형성된 것을 특징으로 하는 리드 프레임.
3. 제 1항 또는 제 2항에 있어서,

   상기 리드 프레임은,

   상기 다이패드부 상면에 형성된 다이패드 금속부를 더 포함하는 것을 특징으 로 하는 리드 프레임.
4. (a) 금속기판 하면에 하프에칭을 수행하여 절연부홈, 다이패드부, 및 리드부를 형성하는 단계;

   (b) 상기 다이패드부 또는 상기 리드부의 돌출부보다 더 아래로 돌출되도록 상기 절연부홈에 절연부를 형성하는 단계;

   (c) 상기 금속기판의 상면을 에칭하여 상기 리드부와 상기 다이패드부를 이격시키는 단계;

   (d) 상기 리드부의 돌출부 하면을 도금하여 아우터 리드를 형성하되, 상기 아우터 리드의 하면은 상기 절연부의 하면보다 더 높이 위치하도록 도금하는 단계를 포함하고,

   상기 (c)단계와 상기 (d)단계 사이에,

   상기 리드부 상면 및 상기 절연부의 상면에 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 리드 프레임 제조 방법.
5. 제 4항에 있어서,

   상기 (c) 단계는,

   상기 다이패드부의 상면을 에칭하여 반도체 칩이 실장될 홈을 형성하는 단계를 포함하는 것을 특징으로 하는 리드 프레임 제조 방법.
6. 제 4항 또는 제 5항에 있어서,

   상기 리드 프레임 제조 방법은,

   (e) 상기 금속기판의 상부를 도금하여 상기 리드부 및 상기 다이패드부 상면 각각에 이너리드 및 다이패드 금속부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 리드 프레임 제조 방법.

Images