KR19980043246A - 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지 - Google Patents
패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지 Download PDFInfo
- Publication number
- KR19980043246A KR19980043246A KR1019960061047A KR19960061047A KR19980043246A KR 19980043246 A KR19980043246 A KR 19980043246A KR 1019960061047 A KR1019960061047 A KR 1019960061047A KR 19960061047 A KR19960061047 A KR 19960061047A KR 19980043246 A KR19980043246 A KR 19980043246A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- grid array
- ball grid
- package
- array package
- Prior art date
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 볼 그리드 어레이(BGA; Ball Grid Array) 패키지에 관한 것으로, 패터닝(patterning)된 배선 패턴의 상부면에 반도체 칩이 부착되며, 그 반도체 칩과 전기적으로 연결된 솔더 볼이 배선 패턴의 하부면에 부착된 구조를 갖는 리드 프레임을 이용한 볼 그리드 어레이 패키지를 제공함으로써, 종래의 다층의 배선 패턴층이 형성된 기판을 이용한 패키지에 비해 제조 원가가 절감되는 장점이 있다.
그리고, 본 발명에 따른 리드 프레임의 두께는 종래의 기판의 두께보다 얇기 때문에 패키지의 박형화를 구현할 수 있으며 동시에 반도체 칩과 솔더 볼 사이의 전기적 접속 거리가 짧아지기 때문에 전기적 특성 및 열 방출 특성이 향상되는 장점이 있다.
Description
본 발명은 볼 그리드 어레이 패키지에 관한 것으로, 더욱 상세하게는 배선 패턴층이 다층으로 형성된 기판을 이용한 볼 그리드 어레이 패키지의 문제점을 극복할 수 있는 반도체 칩이 실장되어 전기적으로 연결되도록 소정 형상으로 패터닝된 리드 프레임을 이용한 볼 그리드 어레이(BGA; Ball Grid Array) 패키지에 관한 것이다.
일반적으로 저렴한 비용으로 제한된 패키지 영역에서 반도체 칩의 실장 밀도를 높이는 방법, 반도체 칩 패키지가 고속으로 동작할 때 발생되는 열을 효과적으로 방출시키는 방법 및 보다 많은 정보를 입·출력 할 수 있는 방법 등에 대한 연구는 계속되고 있다.
최근에는 전술한 바와 같은 효과를 얻기 위하여 외부 접속 단자로서 사용되는 솔더 볼과, 그 솔더 볼과 반도체 칩을 전기적으로 연결하기 위한 다층의 배선 패턴층이 형성된 기판을 이용한 BGA 패키지가 등장하게 되었다.
기판을 이용한 BGA 패키지는 랜드 패턴 등과 같은 폿프린트 영역이 적기 때문에 고집적 실장이 가능하고, 외부 단자와 연결되는 리드 대신에 솔더 볼을 사용함으로써, 패키지의 신뢰성을 검사하기 위한 테스트, 리드의 휨 및 비틀림 등으로 인한 수율 손실이 발생되지 않으며, 반복적인 조립 공정 및 큰 배치 공차로 인하여 제품의 생산량을 증가시킬 수 있는 동시에 종래의 실장 장치를 사용함으로써, 장비의 추가적인 도입이 요구되지 않는 장점이 있다.
상기한 BGA 패키지의 기판으로는 금속, 세라믹, 플라스틱과 같은 세종류의 기판이 주로 사용된다.
금속 및 세라믹 기판은 패키지의 신뢰성, 열방출 특성 등의 측면에서는 우수하나 제조 공정이 복잡하고 제조 비용이 높은 단점이 있으며, 플라스틱 기판은 금속 및 세라믹 기판에 비해 패키지의 신뢰성, 열방출 특성면에서 떨어지나 생산 공정이 간단하고 금속 및 세라믹 기판에 비해서 생산 비용이 저렴한다는 장점을 갖기 때문에 BGA 패키지에서는 플라스틱 기판의 사용이 주류를 이루고 있다.
BGA 패키지의 특징으로 종래의 패키지와 비교해서 설명하면, 리드 타입 플라스틱 패키지중 초다핀을 실현할 수 있는 QFP(quad flat package)에 있어서, 초다핀을 구현하기 위해서는 패키지 크기가 반도체 칩의 크기와 무관하게 증가하게 되며, 0.3mm정도의 초미세한 리드 간격이 요구되는 문제점을 안고 있다.
그러나, BGA 패키지의 크기는 내장되는 반도체 칩 크기와 유사할 정도의 크기로 줄이는 것이 가능할 뿐만 아니라 솔더 볼 사이의 간격을 줄임으로써, 초다핀을 보유하여 많은 정보의 입력 및 출력을 신속하게 할 수 있는 장점이 있다.
도 1은 종래 기술의 실시 예에 따른 BGA 패키지를 나타내는 단면도이다.
도 1을 참조하면, 종래 기술에 따른 BGA 패키지(200)는 상부면에 복수개의 본딩 패드(138)가 형성된 반도체 칩(130)이 구비되며, 그 반도체 칩(130)의 하부면이 기판(110) 상부면의 칩 실장 영역(132)에 접착제(도시 안됨)에 의해 부착되어 있다.
그리고, 기판(110)의 상부면에는 반도체 칩(130)이 실장되는 칩 실장 영역(132)의 바깥쪽에 전도성 패드들(125)이 형성되어 있으며, 그 전도성 패드들(125)과 본딩 패드들(138)이 각기 대응되어 본딩 와이어(134)에 의해 전기적으로 연결된 구조를 갖는다.
여기서, 기판(110)은 BT 수지(bismaleimide triazine resin) 또는 프리프레그(prepreg) 층과 구리 패턴층들(122, 125, 126)이 압착되어 있는 구조를 갖는 플라스틱 기판(110)이다.
여기서, 기판의 구리 패턴층(122, 125, 126)은 반도체 칩(130)과 솔더 볼(128)을 전기적으로 연결시키기 위한 배선층으로서, 전도성 패드층(125)은 기판의 상부면에 형성되고, 회로 패턴층(122)은 기판 내부에 형성되며, 솔더 볼 패드층(126)은 기판 하부면에 형성되어 있다.
그리고, 기판(110)의 하부면에 형성된 솔더 볼 패드(126)와 전도성 패드들(125)을 각기 전기적으로 연결하는 비아 구멍(124, via hole)이 기판(110)을 관통하여 형성되어 있다.
여기서, 비아 구멍(124)의 내측벽은 전기적 연결을 위하여 구리(Cu) 도금이 실시 된다.
그리고, 칩 실장 영역(132)의 하부에 기판(110)을 관통하여 형성된 구멍(127)은 반도체 칩(130)이 동작하는 도중에 발생되는 열을 외부로 방출하기 위한 열 방출용 비아 구멍(127)이다.
그리고, 복수개의 솔더 볼(128)이 각기 솔더 볼 패드(126)에 부착된다.
반도체 칩(130)이 기판(110)의 전도성 패드(125)와 와이어 본딩되기 전에 기판(110)의 상부면과 하부면에는 솔더 레지스트(120, solder resist)가 도포되는데, 상부면의 와이어 본딩되는 전도성 패드(125)의 영역과 하부면의 솔더 볼 패드(126) 영역을 제외한 전표면에 솔더 레지스트(120)가 도포된다.
그 다음에 반도체 칩(130)과 기판(110) 상부면의 전도성 패드(125) 및 본딩 와이어(134)를 보호하기 위하여 에폭시(epoxy) 계열의 성형 수지로 봉지하여 패키지 몸체(136)가 형성된 구조를 갖는다.
이와 같은 구조를 갖는 BGA 패키지는 다층의 배선 패턴층이 적층된 기판을 이용하기 때문에 제작 상의 난이점으로 인해 기판의 제조 단가를 증가시킬 뿐만 아니라 패키지의 크기를 축소시키는데 한계가 있다.
그리고, 기판을 이용하기 때문에 반도체 칩과 솔더 볼의 전기적 연결 거리가 길기 때문에 전기적 특성면에서 떨어지는 단점이 있다.
따라서, 본 발명의 목적은 BGA 패키지의 장점을 살리면서, 제조 단가가 저렴하고 전기적 특성이 우수하며 패키지의 크기가 감소된 BGA 패키지를 구현할 수 있는 패터닝된 리드 프레임을 이용하여 BGA 패키지를 제공하는데 있다.
도 1은 종래 기술에 따른 볼 그리드 어레이 패키지를 나타내는 단면도.
도 2는 본 발명에 따른 패터닝된 볼 그리드 어레이용 리드 프레임을 나타내는 평면도.
도 3은 도 2의 리드 프레임에 반도체 칩이 실장되는 상태를 나타내는 분해 사시도.
도 4는 도 2의 리드 프레임을 이용한 볼 그리드 어레이 패키지를 나타내는 단면도.
※ 도면의 주요 부분에 대한 설명 ※
10 : 리드 프레임 22, 122 : 회로 패턴
23 : 댐바 25 : 배선 패턴
26, 126 : 솔더 볼 패드 28, 128 : 솔더 볼
29 : 가이드 레일 부분 30, 130 : 반도체 칩
32 : 접착 테이프34, 134 : 본딩 와이어
36, 136 : 패키지 몸체 38, 138 : 본딩 패드
100, 200 : 볼 그리드 어레이 패키지
상기 목적을 달성하기 위하여, 상부면에 복수개의 본딩 패드가 형성된 반도체 칩과; 패터닝되어 상기 반도체 칩의 하부면에 부착되어 있으며, 상기 본딩 패드와 각기 대응되어 전기적으로 연결된 복수개의 배선 패턴과; 상기 반도체 칩 및 배선 패턴을 포함하는 전기적 연결 부분이 봉지된 패키지 몸체; 및 상기 배선 패턴 하부에 각기 부착된 복수개의 솔더 볼을 포함하는 것을 특징으로 하는 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지를 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 2는 본 발명에 따른 패터닝된 BGA용 리드 프레임을 나타내는 평면도이다.
도 2를 참조하면, 본 발명에 따른 BGA용 리드 프레임(10)은 반도체 칩(30)의 하부면에 부착되며, 일부가 그 반도체 칩(30)의 외측으로 돌출된 복수개의 배선 패턴(25)이 형성되어 있다.
여기서, 배선 패턴(25)은 반도체 칩(30)의 하부면에 부착되며, 솔더 볼이 부착될 솔더 볼 패드(26)가 리드 프레임의 안쪽에 배치되어 있으며, 그 솔더 볼 패드(26)와 각기 일체로 형성되어 있으며, 반도체 칩(30)의 본딩 패드들과 전기적으로 연결될 회로 패턴(22)이 각기 일정한 간격으로 이격·배치된 구조를 갖는다.
그리고, 솔더 볼 패드(26)의 하부면은 솔더 볼이 구형이기 때문에 솔더 볼과의 부착성을 고려하여 원형으로 제조된다.
그리고, 성형 공정에서 액상의 성형 수지가 흘러 넘치는 것을 방지하며, 배선 패턴(25)을 지지하는 댐바(23)가 회로 패턴(22)을 가로 지르는 방향으로 연결·형성되어 있다.
그리고, 회로 패턴들(22)의 말단은 리드 프레임(10)의 상·하 양측에 형성된 가이드 레일 부분(29)과 일체로 형성된 구조를 갖는다.
여기서, 본 발명의 실시 예에서는 2렬의 배선 패턴들(25)이 일정한 간격을 가지고 이격·배치된 구조를 갖고 있지만, 네 방향으로 배선 패턴들이 일정한 간격을 가지고 이격·배치된 구조를 가져도 무방하다.
통상적으로, 리드 프레임에서 반도체 칩과 전기적으로 연결되는 부분을 리드(lead)라고 하지만, 본 발명에 따른 리드 프레임(10)에서는 리드라는 용어 대신에 배선 패턴(25)이라는 용어를 사용하였다.
또한, 본 도면에서 점선으로 반도체 칩(30)이 실장되는 위치를 도시하였다.
그리고, 본 발명에 따른 BGA용 리드 프레임(10)의 재질은 구리계 합금 또는 철계 합금이며, 리드 프레임(10)의 원자재가 릴(reel) 형태라면 스탬핑(stamping) 방법 으로 패터닝하여 리드 프레임을 제조하는 것이 바람직하며, 쉬트(sheet) 형태라면 식각(etching)법으로 패터닝하여 리드 프레임을 제조하는 것이 바람직하다.
도 3은 도 2의 리드 프레임에 반도체 칩이 실장되는 상태를 나타내는 분해 사시도이다.
도 4는 도 2의 리드 프레임을 이용한 BGA 패키지를 나타내는 단면도이다.
도 3 및 도 4를 참조하면, BGA 패키지(100)는 상부면에 복수개의 본딩 패드들(38)이 형성된 반도체 칩(30)이 구비되며, 그 반도체 칩(30)의 하부면이 양면 접착성이 있는 폴리이미드 테이프(polyimide tape)와 같은 접착 테이프(32)에 의해 도 2의 리드 프레임(10)의 배선 패턴들(25)의 상부면에 부착된다.
그리고, 반도체 칩(30)의 외측으로 돌출된 배선 패턴의 회로 패턴들(22)은 그들(22)에 각기 대응되는 본딩 패드들(38)과 본딩 와이어(34)에 의해 전기적으로 연결된다.
여기서, 반도체 칩(30) 하부면의 외측으로 돌출된 회로 패턴들(22)과의 와이어 본딩성을 좋게하기 위하여 본딩 패드들(38)이 반도체 칩(30)의 상부면의 가장 자리 부분에 형성된 에지 패드(edge pad)형이 적합하다.
반도체 칩(30), 배선 패턴(25) 및 본딩 와이어(34)를 포함하는 전기적 연결 부분을 외부의 환경으로부터 보호하기 위하여 에폭시 계열의 성형 수지에 의해 봉지되어 패키지 몸체(36)가 형성된다.
여기서, 통상적으로 리드 프레임을 이용한 반도체 칩 패키지는 반도체 칩이 실장된 리드 프레임을 중심으로 상·하로 액상의 성형 수지가 충전되어 봉지되지만, 본 발명의 따른 구조에서는 리드 프레임(10) 상부면에 부착된 반도체 칩(30)을 포함하는 영역만이 액상의 에폭시 계열의 성형 수지에 의해 봉지된다.
그리고, 성형 공정에서 액상의 성형 수지가 리드 프레임의 배선 패턴들(25) 사이로 충전된다.
물론, 반도체 칩(30) 하부면의 배선 패턴들(25) 사이로도 성형 수지가 충전된다.
여기서, 배선 패턴들(25) 사이로 충전된 성형 수지 부분(36a)은 반도체 칩(30), 리드 프레임(10) 및 성형 수지 사이의 결합력을 증가시킨다.
그리고, 솔더 볼 패드(26) 하부면에는 솔더 볼(28)과의 결합력을 좋게하기 위하여 금(24) 도금(Au plating)을 실시하게 되며, 솔더 볼(28)이 안착되기 되기 전에 플러스(flux)가 금 도금면(24) 상에 도포된 상태에서 솔더 볼(28)이 리프로우 솔더(reflow solder) 공정에 의해 솔더 볼 패드(26)에 부착된 구조를 갖는다.
따라서, 본 발명의 의한 구조를 따르면, 패터닝된 리드 프레임을 이용하여 BGA 패키지를 구현할 수 있기 때문에 다층의 배선 패턴층이 적층된 기판을 이용한 BGA 패키지에 비하여 제조 원가가 절감되는 이점(利點)이 있다.
그리고, 패터닝된 리드 프레임의 두께가 종래의 기판의 두께보다 얇기 때문에 패키지의 두께가 얇아지며 동시에 반도체 칩과 솔더 볼 사이의 전기적 접속 거리가 짧기 때문에 전기적 특성 및 열 방출 특성이 우수한 이점이 있다.
Claims (9)
- 상부면에 복수개의 본딩 패드가 형성된 반도체 칩과;패터닝되어 상기 반도체 칩의 하부면에 부착되어 있으며, 상기 본딩 패드와 각기 대응되어 전기적으로 연결된 복수개의 배선 패턴과;상기 반도체 칩 및 배선 패턴을 포함하는 전기적 연결 부분이 봉지된 패키지 몸체; 및상기 배선 패턴 하부에 각기 부착된 복수개의 솔더 볼을 포함하는 것을 특징으로 하는 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지.
- 제 1항에 있어서, 상기 배선 패턴은 상기 반도체 칩의 하부면에 부착된 복수개의 솔더 볼 패드와, 상기 솔더 볼 패드와 각기 일체로 형성되어 있으며, 상기 반도체 칩의 외측으로 연장·돌출된 회로 패턴을 포함하는 것을 특징으로 하는 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지.
- 제 2항에 있어서, 상기 솔더 볼이 상기 솔더 볼 패드의 하부면에 부착된 것을 특징으로 하는 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지.
- 제 2항에 있어서, 상기 본딩 패드와 각기 대응되는 상기 배선 패턴의 회로 패턴이 본딩 와이어에 의해 전기적으로 연결된 것을 특징으로 하는 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지.
- 제 2항에 있어서, 상기 솔더 볼 패드가 원형인 것을 특징으로 하는 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지.
- 제 2항 내지 제 5항의 어느 한 항에 있어서, 상기 솔더 볼 패드에 금 도금 된 것을 특징으로 하는 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지.
- 제 1항에 있어서, 상기 패키지 몸체가 에폭시 계열의 성형 수지인 것을 특징으로 하는 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지.
- 제 7항에 있어서, 상기 성형 수지가 상기 배선 패턴 사이에 충전된 것을 특징으로 하는 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지.
- 제 1항에 있어서, 상기 반도체 칩과 배선 패턴이 양면 접착성이 있는 폴리이미드 테이프에 의해 접착되는 것을 특징으로 하는 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960061047A KR19980043246A (ko) | 1996-12-02 | 1996-12-02 | 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960061047A KR19980043246A (ko) | 1996-12-02 | 1996-12-02 | 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980043246A true KR19980043246A (ko) | 1998-09-05 |
Family
ID=66475152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960061047A KR19980043246A (ko) | 1996-12-02 | 1996-12-02 | 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980043246A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011130252A2 (en) * | 2010-04-12 | 2011-10-20 | Texas Instruments Incorporated | Ball-grid array device having chip assembled on half-etched metal leadframe |
-
1996
- 1996-12-02 KR KR1019960061047A patent/KR19980043246A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011130252A2 (en) * | 2010-04-12 | 2011-10-20 | Texas Instruments Incorporated | Ball-grid array device having chip assembled on half-etched metal leadframe |
| WO2011130252A3 (en) * | 2010-04-12 | 2012-01-26 | Texas Instruments Incorporated | Ball-grid array device having chip assembled on half-etched metal leadframe |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6228683B1 (en) | High density leaded ball-grid array package | |
| US5953589A (en) | Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same | |
| US5615089A (en) | BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate | |
| US6445077B1 (en) | Semiconductor chip package | |
| JP3494593B2 (ja) | 半導体装置及び半導体装置用基板 | |
| KR950015727A (ko) | 반도체 장치 및 그 제조방법 | |
| US20060006510A1 (en) | Plastic encapsulated semiconductor device with reliable down bonds | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| KR100292033B1 (ko) | 반도체칩패키지및그제조방법 | |
| US7307352B2 (en) | Semiconductor package having changed substrate design using special wire bonding | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| TWM615149U (zh) | 四方扁平無引腳封裝結構 | |
| KR100456482B1 (ko) | 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
| KR19980043246A (ko) | 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
| KR200254077Y1 (ko) | 열방출용 구리랜드를 갖는 윈도우 칩 스케일 패키지용인쇄회로기판 | |
| KR100203932B1 (ko) | 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지 | |
| KR100218633B1 (ko) | 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지 | |
| KR100331070B1 (ko) | 칩싸이즈반도체패키지의 구조 및 그 제조 방법 | |
| KR101168890B1 (ko) | 리드 프레임 및 그 제조 방법 | |
| JP2000058699A (ja) | 半導体装置およびその製造方法 | |
| KR100225236B1 (ko) | BGA(Ball Grid Array; 볼 그리드 어레이) 반도체 패키지 | |
| KR100708041B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| KR100542672B1 (ko) | 반도체패키지 | |
| KR100612761B1 (ko) | 칩 스케일 적층 칩 패키지 | |
| KR100195511B1 (ko) | 리드 프레임을 이용한 볼 그리드 어레이 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |