KR101186879B1 - 리드 프레임 및 그 제조 방법 - Google Patents

리드 프레임 및 그 제조 방법 Download PDF

Info

Publication number
KR101186879B1
KR101186879B1 KR1020100043872A KR20100043872A KR101186879B1 KR 101186879 B1 KR101186879 B1 KR 101186879B1 KR 1020100043872 A KR1020100043872 A KR 1020100043872A KR 20100043872 A KR20100043872 A KR 20100043872A KR 101186879 B1 KR101186879 B1 KR 101186879B1
Authority
KR
South Korea
Prior art keywords
lead
die pad
etching
groove
insulator
Prior art date
Application number
KR1020100043872A
Other languages
English (en)
Other versions
KR20110124482A (ko
Inventor
엄새란
천현아
박충식
이형의
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100043872A priority Critical patent/KR101186879B1/ko
Publication of KR20110124482A publication Critical patent/KR20110124482A/ko
Application granted granted Critical
Publication of KR101186879B1 publication Critical patent/KR101186879B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Abstract

본 발명은, 상, 하부에 절연부 홈을 갖는 리드부; 상기 하부의 절연부 홈을 메움으로써, 상리 리드부와 다이패드부를 단락된 상태로 지지하는 하부 절연부; 상기 리드부 상면 중 상기 다이패드부와 인접한 위치에 도금된 이너 리드; 상기 리드부 상부의 절연부 홈에 형성된 상부 절연부; 및 상기 리드부의 하면에 도금된 아우터 리드를 포함하는 것을 특징으로 하는 리드 프레임 및 그 제조 방법에 관한 것이다. 이에 의해, 더욱 고집적화된 신호전달 체계를 갖추고, 몰딩력이 향상된 프레임 및 이를 더욱 간단한 공정으로 구현하는 리드 프레임 제조 방법을 제공할 수 있다.

Description

리드 프레임 및 그 제조 방법{LEADFRAME AND METHOD OF MANUFACTURIG SAME}
본 발명은 리드 프레임 및 그 제조 방법에 관한 것이다.
반도체 패키징이란 웨이퍼 공정에 의해 만들어진 개개의 칩 (Chip)을 실제 저자 부품으로써 사용할 수 있도록 전기적 연결을 해주고, 외부의 충격에 보호되도록 밀봉 포장해 주는 공정을 말한다.
보통 웨이퍼 한 장에는 동일한 전기 회로가 인쇄된 칩이 수십 개에서 혹은 수백 개까지 만들어진다. 이러한 개개의 칩은 그 자체만으로는 전자 부품으로서의 역할을 수행할 수 없다. 따라서 외부로부터 전기 신호를 공급받아 칩 내부에서 가동된 전기 신호를 전달해 주기 위해 외부와 연결되는 전기선을 만들어 주어야 한다. 또한, 칩은 매우 미세한 회로를 담고 있기 때문에 습기, 먼지 및 외부의 충격에 쉽게 손상될 수 있다. 결국, 웨이퍼 표면에 형성된 칩 자체는 전자 부품으로 인쇄 회로 기판 (PCB)에 실장 되지 전까지 완전한 제품이라고 볼 수 없다. 따라서 웨이퍼 상의 칩에 전기적 연결선을 만들어 주고 외부 충격에 견디도록 밀봉 포장해 주어 완전한 개별 전자 소자로서의 역할을 수행할 수 있도록 칩을 최종 제품화하는 공정이 패키징 공정이다.
또한, 반도체 패키지 제조에 있어 리드 프레임은 칩 실장 및 신호 전달 역할을 하는 입출력 수단을 공급하는 중요한 역할을 하고 있으며, 고집적된 신호 전달을 위한 다양한 리드 프레임의 형태가 개발되고 있다.
일반적으로 제작되는 리드 프레임의 형태는 에칭 기법 혹은 스탬핑법을 이용하여 다이패드 및 리드부를 형성한다. 그러나 기존의 리드 프레임의 제작방법으로는 반도체의 고집적화를 위하여 필요한 다열 리드 형성이 용이하지 않다.
기존의 2단 에칭에 의한 리드 프레임은 하프 에칭을 동반한 2단 에칭 가공을 통하여 회로패턴을 구현하며, 하프 에칭된 회로패턴 하단부는 폴리이미드 수지막으로 고정하는 형태의 리드 프레임을 제시한바 있다.
그러나 기존의 2단 에칭에 의한 리드프레임의 구조에서는, 회로패턴의 구현 피치가 120 마이크로미터로 미세구현에 한계가 존재하여 구현할수 있는 리드 핀(lead pin)수가 제한 적이라는 단점이 있다.
그리고, 회로패턴 하단부를 지지하는 폴리이미드 수지막은 지지력이 약하며, 회로패턴 상부에는 특별한 보호막이 없어, 어셈블리 공정에서 취약한 안정성을 들어낸다.
또한, 기존의 방식에 따르는 경우 리드 프레임을 PCB 기판에 장착하기 위해, 솔더링을 위한 주석 (Tin) 도금을 진행해야하는 공정상 번거로움이 있다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 더욱 고집적화된 신호전달 체계를 갖추고, 몰딩력이 향상된 프레임 및 이를 더욱 간단한 공정으로 구현하는 리드 프레임 제조 방법을 제공하는 데 있다.
본 발명의 일 실시형태에 따른 리드 프레임의 구조는, 상, 하부에 절연부 홈을 갖는 리드부; 상기 하부의 절연부 홈을 메움으로써, 상리 리드부와 다이패드부를 단락된 상태로 지지하는 하부 절연부; 상기 리드부 상면 중 상기 다이패드부와 인접한 위치에 도금된 이너 리드; 상기 리드부 상부의 절연부 홈에 형성된 상부 절연부; 및 상기 리드부의 하면에 도금된 아우터 리드를 포함하는 것을 특징으로 한다.
또한, 상기 이너리드의 측면 또는 상기 상부 절연부의 측면은 각각 그 아래의 리드부 측면보다 돌출될 수 있다.
또한, 상기 리드 프레임은, 상기 다이패드부의 상면에 형성된 상부 다이패드 금속부를 더 포함하되, 상기 상부 다이패드 금속부의 측면은 그 아래의 다이패드부 측면보다 돌출될 수 있다.
한편, 상기 다이패드부에 칩 실장 홈이 형성될 수 있다.
그리고 상기 이너리드 또는 아우터 리드 또는 상부 다이패드 금속부는, Ni 금속부, Ni 상에 Au, Pd, Ag 중 적어도 하나가 도금된 금속부 중 임의의 하나일 수 있다.
또한, 본 발명의 일 실시형태에 따른 리드 프레임 제조 방법은, (a) 금속기판의 양면을 도금하여 이너리드, 아우터 리드를 형성하는 단계; (b) 상기 금속기판의 노출된 양면을 1차 에칭하여 상, 하부 절연부홈을 형성하는 단계; (c) 상기 절연부홈에 절연재료를 충진하여 상, 하부 절연부를 형성하는 단계; 및 (d) 상기 금속기판의 상면을 2차 에칭하여 서로 단락된 다이패드부와 리드부를 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (b) 단계에서, 1차 에칭에 의해 상기 금속기판에 칩 실장홈을 형성하고, 상기 (d) 단계에서, 2차 에칭에 의해 상기 칩 실장홈의 깊이를 증가시킬 수 있다.
또한, 제 6항에 있어서, 상기 (d) 단계에서, 2차 에칭에 의해 상기 다이패드부에 칩 실장홈을 형성할 수 있다.
그리고 상기 (b) 단계에서의 1차 에칭 또는 상기 (d) 단계에서의 2차 에칭에 의해 상기 이너리드의 측면 또는 상기 상부 절연부의 측면을 각각 그 아래의 리드부 측면보다 돌출되도록 형성할 수 있다.
한편, 상기 (a) 단계에서의 도금에 의해 상부 다이패드 금속부를 더 형성하며, 상기 (b) 단계에서의 1차 에칭 또는 상기 (d) 단계에서의 2차 에칭에 의해 상기 상부 다이패드 금속부의 측면을 그 아래의 다이패드부의 측면보다 돌출되도록 형성할 수 있다.
또한, 상기 (a) 단계에서의 도금은, Ni 도금, Ni 상에의 Au, Pd, Ag 중 적어도 하나의 도금 중 임의의 하나의 도금일 수 있다.
또한, 본 발명의 또 다른 실시형태에 따른 리드 프레임 제조 방법은, (a) 금속기판 양면을 1차 에칭하여 상, 하부 절연부 홈을 형성하는 단계; (b) 상기 상, 하부 절연부 홈을 절연재료로 충진하여 상, 하부 절연부를 형성하는 단계; (c) 상기 금속기판의 노출된 양면 중 일부를 도금하여 이너리드, 및 아우터 리드를 형성하는 단계; (d) 상기 금속기판의 상면을 2차 에칭하여 서로 단락된 다이패드부와 리드부를 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (a) 단계에서의 1차 에칭에 의해 상기 금속기판에 칩 실장홈을 형성하고, 상기 (d) 단계에서의 2차 에칭에 의해 상기 칩 실장홈의 깊이를 증가시킬 수 있다.
그리고 상기 (a) 단계에서의 1차 에칭에 의해 상기 금속기판에 칩 실장홈을 형성하거나, 상기 (d) 단계에서의 2차 에칭에 의해 상기 다이패드부에 칩 실장홈을 형성할 수 있다.
또한, 상기 (d) 단계에서의 2차 에칭에 의해 상기 이너리드의 측면 또는 상기 상부 절연부의 측면을 각각 그 아래의 리드부 측면보다 돌출되도록 형성할 수 있다.
여기서, 상기 (c) 단계에서의 도금에 의해 상부 다이패드 금속부를 더 형성하며, 상기 (d) 단계에서의 2차 에칭에 의해 상기 상부 다이패드 금속부의 측면을 그 아래의 다이패드부의 측면보다 돌출되도록 형성할 수 있다.
한편, 상기 (c) 단계에서의 도금은, Ni 도금, Ni 상에의 Au, Pd, Ag 중 적어도 하나의 도금 중 임의의 하나일 수 있다.
본 발명에 의해 제작된 다열 리드 프레임은 미세 회로 구현을 통하여, 기존 리드프레임에서 구현하기 힘든 3열 이상의 I/O Pad 구현이 가능하다. 미세회로 패턴 구현으로부터 칩과 와이어 본딩부와의 거리가 가까워지면서 와이어의 사용이 감소되어 비용이 감소된다.
또한, 와이어 본딩 패드는 에칭으로 구현된 미세회로 하부의 아우터 리드까지 연결 가능하기 때문에 많은 수의 신호전달 체계를 구축할 수 있다, 특히, 상, 하부의 절연체 형성으로 몰딩력을 높일 수 있으며, 상부의 절연체로 미세회로를 보호하여 어셈블리 공정 안정성을 확보할 수 있다.
그리고 유사한 구조를 갖는 BGA 제조보다 공정수가 간단하며 제조비용이 절감되며, 회로, 즉 리드부 및 다이패드 면이 금속 부재를 그대로 사용하기 때문에 신호 전달 및 열전도도가 우수하다. 더욱이, 칩실장부의 깊이를 에칭에 의해 조절하여 전체 반도체 패키지의 두께를 조절할 수 있다.
이에 의해, 두꺼운 소재에서의 파인한 리드 피치 구현이 가능하며, 리드선 두께를 공정의 마지막 부분에서 구현하기 때문에 전체적으로 제품 진행시 공정에 대해 제품의 안정성이 높다.
도 1a 및 1b는 본 발명의 일 실시형태에 따른 리드 프레임 제조방법의 공정 단면도.
도 2a 및 2b는 본 발명의 또 다른 실시형태에 따른 리드 프레임의 제조방법의 공정 단면도.
도 3a 및 3b는 본 발명의 또 다른 실시형태에 따른 리드 프레임의 제조방법의 공정 단면도.
도 4a 및 4b는 본 발명의 또 다른 실시형태에 따른 리드 프레임의 제조방법의 공정 단면도.
도 5는 도 1 내지 도 4의 실시형태에 따른 리드 프레임 제조 방법에 의해 제조된 리드 프레임의 단면도.
도 6는 본 발명의 일 실시형태에 따른 리드 프레임의 평면도.
도 7은 본 발명의 일 실시형태에 따른 리드 프레임의 단면도.
도 8은 본 발명의 일 실시형태에 따른 리드 프레임의 확대된 상면도.
도 9는 본 발명에 따른 리드 프레임과 종래 기술의 리드 프레임의 회로패턴간 피치의 비교를 나타내는 단면도.
이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 리드 프레임 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 1a 및 1b는 본 발명의 일 실시형태에 따른 리드 프레임 제조방법의 공정 단면도이다. 도 1a 및 도 1b 를 참조하면, (a) 단계에서, 회로 구현의 주체가 되는 부재로서 금속기판 (100)을 준비한다. 여기서 금속기판 (100)은 Cu가 바람직하나 전도성이 가능한 Cu 합금, Fe 혹은 그의 합금 등의 금속부재도 사용이 가능하다. 또한, 금속기판 (100)의 두께는 박막 기판 형성을 위해 5mil 이하 사용이 권고되나 10 mil 이하 부재의 사용도 가능하다. 그 후, (b) 단계에서, 금속기판 (100)의 양면에 감광성 필름 (120)을 도포 후, 패턴이 형성된 포토 마스크 (130)를 통해 노광한다. 여기서, 포토 마스크 (130)의 패턴은 이후 와이어 본딩 패드 (도 6a 참조) 및 솔더 실장 패드 (도 (6c 참조)에 부합하도록 형성된다. 한편, (c) 단계와 같이, 노광되지 않은 부분은 현상 진행시 감광성 필름이 제거가 되어, 제거된 부분의 금속기판이 노출된다 (노광된 부분이 제거되도록 공정을 진행할 수도 있음). 그 후, (d) 단계와 같이, 양면으로 노출된 금속기판 (100)을 도금하여, 이너리드 (110a), 아우터 리드 (110b), 상, 하 다이패드 금속부 (115a 및 115b)를 형성한다. 여기서, 도금공정은 Ni 도금이 바람직하며, 그 외에도 Ni 상에의 Au, Pd, Ag 중 적어도 하나를 도금할 수 있다. 이러한 도금층 구현은 일반적으로 전해도금으로 진행하나 무전해 도금, 혹은 전해도금 및 무전해 도금 혼용하여 진행 가능하다.
도금으로 와이어 본딩 패드부 (이너리드 (110a) 및 상부 다이패드 금속부 (115a)) 및 솔더 실장 패드부 (아우터 리드 (110b) 및 하부 다이패드 금속부 (115b)) 구현이 완성되면 감광성 필름 (120)을 제거한 후, (e) 단계에 도시된 바와 같이, 다음 공정 진행을 위해 다시 감광성 필름 (120)을 도포한다. 이 경우, 액상타입의 감광성 필름(LPR) 도포시에는 문제시 되지 않지만 필름타입의 감광성 필름(DFR) 사용시에는 부재 (100)와 도금층 (110a, 110b, 115a, 및 115b)의 단차 차이로 인해 감광성 필름 (120)의 밀착력 저하 현상 발생시 진공 라미네이션 진행으로 밀착력 향상이 가능하다. 여기서 사용되는 포토 마스크 (130)는 그 상면에는 도6(a)와 같이 회로 패턴이 적용되며 하면에는 도면6(c)의 패턴이 적용된다. 그 후 (f)단계에 도시된 바와 같이, 노광 및 현상 공정을 진행하여, 노광되지 않은 부분의 감광성 필름을 제거한다. 그 후, (g)단계에서 금속기판 (100)의 양면을 1차 에칭한다. 이 경우, 1차 에칭은 금속기판 (100)이 뚫리지 않도록 하는 것이 중요하다. 왜냐하면 금속기판 (100)이 뚫릴 시에는 추 후 진행되는 미세회로 형성이 원할히 진행될 수 없기 때문이다. 이와 같이 금속기판 (100)의 상, 하 에칭 후 남아있는 금속기판 (100)의 두께는 10-30um가 바람직하다 (10um 이하도 가능하나 부재의 뚫림 현상이 나타날 수도 있으므로 에칭 공정 진행시 주의가 필요하다). 특히, 본 단계에서, 금속기판 (100)의 상면 중 칩이 실장될 부위를 에칭하여, 칩 실장 홈을 형성한다.
또한, 본 도면에는 상세히 표시되지 않았지만, 1차 에칭에 의해 상부 다이패드 금속부 (115a)의 측면 아래의 금속기판의 측면 부분을 에칭하여 상부 다이패드 금속부의 측면을 그 아래의 금속기판의 측면보다 돌출되도록 형성할 수 있다. 마찬가지로 1차 에칭에 의해 이너리드 (110a)의 측면을 그 아래의 금속기판의 측면보다 돌출되도록 형성할 수 있다.
이와 같이, 양면 에칭 후, (h) 단계에서, 감광성 절연체를 양면에 도포한 후 현상한다. 절연체 현상 후 단면은 (i) 단계에 도시된 바와 같이 형성되며, 상부 표면은 도8 의 우측의 확대도면과 같다. 여기서, 사용 가능한 절연체로는 SR (Solder Resist), DFSR (Dry Film Solder Resist), PSC (Photo Sensitive Cover-layer) 등이 대표적으로 사용될 수 있으나 반드시 이에 한정되지 않으며, 노광/현상이 가능한 모든 절연물질이 사용 가능하다.
다음공정으로 노광 ((i) 단계) 및 현상 ((k)단계)를 거쳐 패턴 형성공정을 진행하며, 도 6의(b)와 같은 회로 구현을 위하여 (l) 단계에서, 2차 에칭을 진행한다. 이 때, 에칭은 하부 절연부 (150b)가 노출되는 정도까지 진행되며, 하부 절연부 (150b)가 노출됨으로 인하여 앞 공정까지 연결되어 있던 금속기판 (100)이 분리되어 리드부 (160)와 다이패드부 (170a)가 단락된 상태로 형성된다. 리드부 (160)와 다이패드부 (170a)의 하부 에칭부에 채워진 절연체, 즉 하부 절연부 (150b)는 분할된 리드부 (160)와 다이패드부 (170a)를 지지하는 역할을 한다. 또한, 다이칩 (20)실장 후 몰딩 진행시에 몰딩재 (30)와의 밀착력도 유효하게 유지 가능하다. 상부 에칭부에 채워진 절연체, 즉 상부 절연부 (150a)는 도 6의(b)와 같은 패턴으로 형성되어 있으며, 이는 하부 절연부 (150b)와 동일하게 몰딩재 (30)와의 밀착력 유지에 도움이 되며, 금속기판으로 형성된 회로, 즉 리드부 (160)를 산화 및 외부의 손상으로부터 보호할 수 있다. 또한, 1차 에칭시, 형성하였던 칩 실장 홈의 깊이를 더 깊게 하여 최종적으로 칩 실장시 두께를 낮추고 와이어 (40)의 길이를 줄일 수 있다. 이와 같은 2차 에칭을 통한 미세 회로인 리드부 (160)를 구현한 후, 제거되지 않은 감광성 필름 (120)을 제거하여 다열 리드 프레임을 완성한다.
또한, 본 도면에는 상세히 표시되지 않았지만, 2차 에칭에 의해 상부 절연부 (150a)의 측면 아래의 리드부 (160)의 측면 부분을 에칭하여 상부 절연부 (150a)의 측면을 그 아래의 리드부 (160)의 측면보다 돌출되도록 형성할 수 있다. 또한, 전술한 1차 에칭에 의해 형성된 돌출된 형태의 상부 다이패드 금속부 (115a)와 이너리드 (110a)를 2차 에칭 단계에서 구현할 수도 있다.
여기서, 1차 에칭을 진행하기 위한 패턴 형성 공정인, (e), (f) 단계와 미세회로 형성을 위한 2차 에칭을 진행하기 위한 패턴 형성 공정인 (j), (k)의 공정은 도금층 및 절연체가 에칭 레지스트 역할이 가능함으로 필요에 따라 생략 가능하다. 다만, 에칭액으로부터 도금층과 절연체의 완벽한 보호막을 형성하고자 할 경우, 감광성 (e), (f), (j), (k) 의 공정을 진행하는 것이 바람직하다.
도 2a 및 2b는 본 발명의 또 다른 실시형태에 따른 리드 프레임의 제조방법의 공정 단면도이다. 더욱 상세하게는, 도 2a 및 도 2b는 1차 에칭 단계인 (g)단계에서 칩 실장 홈을 형성하지 않고 2차 에칭 단계인 (l) 단계에서만 칩 실장 홈을 형성함으로써 도 1의 공정에 의해 제조된 리드 프레임의 다이패드부 (170a)보다 칩을 조금 더 높게 실장하도록 다이패드부 (170b)를 형성하는 것을 제외하고는 도 1a 및 도 1b의 공정과 동일하다.
도 3a 및 3b는 본 발명의 또 다른 실시형태에 따른 리드 프레임의 제조방법의 공정 단면도이다. 더욱 상세하게는, 도 3a 및 도 3b는 1차 에칭 단계인 (g)단계와 2차 에칭 단계인 (l)에서 칩 실장 홈을 형성하지 않고 금속기판의 두께가 그대로 유지된 다이패드부 (170c)를 형성하는 것을 제외하고는 도 1a 및 도 1b의 공정과 동일하다. 이에 의해 필요에 따라 도면 1, 2, 3의 공정을 적용하여 각각의 구조를 갖는 다열 리드프레임을 제작할 수 있다.
도 4a 및 4b는 본 발명의 또 다른 실시형태에 따른 리드 프레임의 제조방법의 공정 단면도이다. 도 4a 및 4b를 참조하면, 도 1 내지 도 3의 공정 순서를 달리하여 제작 가능함을 보여준다. 도 1 내지 도 3의 공정에서는, 도금, 1차 에칭, 절연부 형성, 2차 에칭 (회로패턴 형성) 순으로 진행되었느나, 도 4의 공정은 1차 에칭 ((g) 단계), 절연부 형성 ((f) 단계), 도금 ((i) 단계), 2차 에칭 ((l) 단계) 순으로 진행된다. 그러나, 공통적으로 상부의 미세 회로(도 6의(b)) 구현은 공정의 마지막 단계에 이루어진다. 또한, 도 2와 3의 경우와 마찬가지로 본 공정순서에서도 1차 에칭 또는 2차 에칭에서 에칭정도를 달리하여 칩이 실장될 다이패드 부분의 높이를 조절할 수 있다.
또한, 도면으로 제시하지는 않았지만, 1차 에칭, 절연부 형성, 2차 에칭 후, 최종적으로 도금을 진행하는 경우도 가능하다. 다만, 이 경우에는 미세회로를 구현 (2차 에칭)한 후에 도금 공정 진행함으로 인해, 전해 도금은 진행할 수 없으며, 치환반응을 이용한 무전해 도금만이 가능하다.
도 5는 도 1 내지 도 4의 실시형태에 따른 리드 프레임 제조 방법에 의해 제조된 리드 프레임의 단면도이다. 도 5를 참조하면, 동일 두께의 금속기판을 사용할 경우, 최종 칩 (20)이 실장 후, 몰딩을 진행한 반도체 칩의 두께가 (c), (b), (a) 순으로 두께를 얇게 형성할 수 있다 (h1 < h2 < h3). 또한, (c), (b), (a) 의 순으로 칩 (20)과 와이어 본딩 패드 (110a 및 115a)를 연결하는 와이어 (40)의 길이가 짧아져 비용을 절감할 수 있다.
도 7은 본 발명의 일 실시형태에 따른 리드 프레임의 단면도이다. 도 7을 참조하면, 우측의 원형으로 표시된 부분과 같이 이너리드 (110a) 및 상부 절연부 (150a)의 바깥쪽 측면이 그 아래의 리드부 (160)의 측면보다 더 돌출되어 있고, 상부 다이패드 금속부 (115a)의 바깥쪽 측면이 그 아래의 다이패드부 (170)의 측면보다 돌출되어 있다. 이와 같이 에칭을 통한 도금층 혹은 절연부 아래의 언더컷의 생성은 고리역할을 기능을 하게 되어, 몰딩재 (30)와의 몰딩력을 향상시킨다.
도 9는 본 발명에 따른 리드 프레임과 종래 기술의 리드 프레임의 회로패턴간 피치의 비교를 나타내는 단면도이다. 도 9를 참조하면, 종래 기술에 따른 리드 프레임과 본 발명에 따른 리드프레임의 제조는 모두 1단 에칭인 (a)단계와 2단 에칭인 (b)단계를 거친다. 그러나, 1단 에칭 (a)단계를 통해 금속기판 (100)의 두께가 t를 유지하는 상황에서, 2단 에칭을 진행하는 경우 회로패턴간의 피치 차이가 발생한다.
더욱 상세하게는 좌측에 도시된 종래 기술에 따른 2차 에칭은 금속 기판 (100)의 하부에서 에칭을 진행한다. 즉, 금속 기판 (100) 상부에는 절연부 (미도시)가 지지부 역할을 하도록 형성되어 있기 때문에, 금속기판의 하부에 형성된 절연부 홈 (140) 부분을 에칭하여 회로패턴을 형성한다. 이와 같이 절연부 홈 (140)이 형성된 상태에서 에칭을 실시하게 되면, 화살표로 표시된 바와 같이 등방성 에칭의 성질로 인해 회로패턴간의 사이가 벌어지게 되어 피치 P1이 형성된다.
반면에, 우측에 도시된 본 발명에 따른 2차 에칭은 금속기판의 상부에서 에칭을 진행한다. 즉, 금속 기판 하부 (상부에도 전술한 바와 같이 일부 상부 절연부가 형성될 수도 있다)에 지지부가 형성되어 있기 때문에, 금속기판의 상부에서 두께 t 부분을 에칭하여 회로패턴을 형성한다. 이 경우의 에칭 또한 화살표로 표시된 바와 같이 등방성 에칭이지만, 종래 기술과 달리 이미 형성된 홈이 아닌, 금속기판의 두께 t 부분을 직접 에칭함으로써 도시된 바와 같은 피치 P2가 형성된다. 그 결과, 종래 기술의 회로폭 w1과 본 발명의 회로폭 w2가 동일한 경우, 종래 기술의 리드 프레임은 피치가 120㎛까지 구현가능하지만, 본 발명의 리드 프레임은 피치가 100㎛까지 구현가능하다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
20: 칩 30: 몰딩부
40: 와이어 100: 금속기판
110a: 이너 리드 110b: 아우터 리드
115a: 상부 다이패드 금속부 115b: 하부 다이패드 금속부
120: 포토 레지스트 (감광성 필름) 130: 포토 마스크
140: 절연부 홈 150a: 상부 절연부
150b: 하부 절연부 170a, 170b, 170c: 다이패드부

Claims (17)

  1. 상부 절연부 홈 및 상기 상부 절연부 홈과 일부영역이 대응되도록 형성된 하부 절연부 홈을 구비한 리드부;
    상기 하부 절연부 홈을 메움으로써, 상기 리드부를 지지하는 하부 절연부;
    상기 리드부와 이격되어 형성되고, 상기 하부 절연부의 일측면에 형성된 다이패드부;
    상기 상부 절연부 홈에 형성된 상부 절연부;
    상기 리드부 상면 중 상기 다이패드부와 인접한 위치에 도금된 이너 리드; 및
    상기 리드부의 하면에 도금된 아우터 리드를 포함하는 것을 특징으로 하는 리드 프레임.
  2. 제 1항에 있어서,
    상기 이너리드의 측면 또는 상기 상부 절연부의 측면은 각각 그 아래의 리드부 측면보다 돌출되는 것을 특징으로 하는 리드 프레임.
  3. 제 2항에 있어서,
    상기 리드 프레임은,
    상기 다이패드부의 상면에 형성된 상부 다이패드 금속부를 더 포함하되,
    상기 상부 다이패드 금속부의 측면은 그 아래의 다이패드부 측면보다 돌출되는 것을 특징으로 하는 리드 프레임.
  4. 제 3항에 있어서,
    상기 다이패드부에 칩 실장 홈이 형성된 것을 특징으로 하는 리드 프레임.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 이너리드, 상기 아우터 리드 또는 상기 상부 다이패드 금속부는,
    Ni 금속부 또는 Ni 상에 Au, Pd, Ag 중 적어도 하나가 도금된 금속부로 이루어진 것을 특징으로 하는 리드 프레임.
  6. (a) 금속기판의 양면을 도금하여 이너리드, 아우터 리드를 형성하는 단계;
    (b) 상기 금속기판의 노출된 양면을 1차 에칭하여 상부 절연부 홈 및 상기 상부 절연부 홈과 일부영역이 대응되는 하부 절연부홈을 형성하는 단계;
    (c) 상기 상부 절연부 홈 및 상기 하부 절연부 홈에 절연재료를 충진하여 상부 절연부 및 하부 절연부를 형성하는 단계;
    (d) 상기 금속기판의 양면에 감광성 절연체를 도포하고 노광 및 현상을 통해 상기 상부 절연부 상부, 상기 이너리드 상부, 상기 하부절연부 하부 및 상기 아우터 리드 하부에 절연물질을 형성하는 단계;
    (e) 상기 금속기판의 상면을 2차 에칭하여 서로 이격된 다이패드부와 리드부를 형성하는 단계를 포함하는 것을 특징으로 하는 리드 프레임 제조 방법.
  7. 제 6항에 있어서,
    상기 (b) 단계에서,
    1차 에칭에 의해 상기 금속기판에 칩 실장홈을 형성하고,
    상기 (e) 단계에서,
    2차 에칭에 의해 상기 칩 실장홈의 깊이를 증가시키는 것을 특징으로 하는 리드 프레임 제조 방법.
  8. 제 6항에 있어서,
    상기 (e) 단계에서,
    2차 에칭에 의해 상기 다이패드부에 칩 실장홈을 형성하는 것을 특징으로 하는 리드 프레임 제조 방법.
  9. 제 6항 내지 제 8항 중 어느 한 항에 있어서,
    상기 (b) 단계에서의 1차 에칭 또는 상기 (e) 단계에서의 2차 에칭에 의해 상기 이너리드의 측면 또는 상기 상부 절연부의 측면을 각각 그 아래의 리드부 측면보다 돌출되도록 형성하는 것을 특징으로 하는 리드 프레임 제조 방법.
  10. 제 9항에 있어서,
    상기 (a) 단계에서의 도금에 의해 상부 다이패드 금속부를 더 형성하며,
    상기 (b) 단계에서의 1차 에칭 또는 상기 (e) 단계에서의 2차 에칭에 의해 상기 상부 다이패드 금속부의 측면을 그 아래의 다이패드부의 측면보다 돌출되도록 형성하는 것을 특징으로 하는 리드 프레임 제조 방법.
  11. 제 6항에 있어서,
    상기 (a) 단계에서의 도금은,
    Ni 도금, Ni 상에의 Au, Pd, Ag 중 적어도 하나의 도금 중 임의의 하나의 도금인 것을 특징으로 하는 리드 프레임 제조 방법.
  12. (a) 금속기판 양면을 1차 에칭하여 상부 절연부 홈 및 상기 상부 절연부 홈과 일부영역이 대응되는 하부 절연부 홈을 형성하는 단계;
    (b) 상기 상부 절연부 홈 및 상기 하부 절연부 홈을 절연재료로 충진하여 상부 절연부 및 하부 절연부를 형성하는 단계;
    (c) 상기 금속기판의 노출된 양면 중 일부를 도금하여 이너리드 및 아우터 리드를 형성하는 단계;
    (d) 상기 금속기판의 양면에 감광성 절연체를 도포하고 노광 및 현상을 통해 상기 상부 절연부 상부, 상기 이너리드 상부, 상기 하부절연부 하부 및 상기 아우터 리드 하부에 절연물질을 형성하는 단계;
    (e) 상기 금속기판의 상면을 2차 에칭하여 서로 이격된 다이패드부와 리드부를 형성하는 단계를 포함하는 것을 특징으로 하는 리드 프레임 제조 방법.
  13. 제 12항에 있어서,
    상기 (a) 단계에서의 1차 에칭에 의해 상기 금속기판에 칩 실장홈을 형성하고,
    상기 (e) 단계에서의 2차 에칭에 의해 상기 칩 실장홈의 깊이를 증가시키는 것을 특징으로 하는 리드 프레임 제조 방법.
  14. 제 12항에 있어서,
    상기 (a) 단계에서의 1차 에칭에 의해 상기 금속기판에 칩 실장홈을 형성하거나, 상기 (e) 단계에서의 2차 에칭에 의해 상기 다이패드부에 칩 실장홈을 형성하는 것을 특징으로 하는 리드 프레임 제조 방법.
  15. 제 12항 내지 제 14항 중 어느 한 항에 있어서,
    상기 (e) 단계에서의 2차 에칭에 의해 상기 이너리드의 측면 또는 상기 상부 절연부의 측면을 각각 그 아래의 리드부 측면보다 돌출되도록 형성하는 것을 특징으로 하는 리드 프레임 제조 방법.
  16. 제 15항에 있어서,
    상기 (c) 단계에서의 도금에 의해 상부 다이패드 금속부를 더 형성하며,
    상기 (e) 단계에서의 2차 에칭에 의해 상기 상부 다이패드 금속부의 측면을 그 아래의 다이패드부의 측면보다 돌출되도록 형성하는 것을 특징으로 하는 리드 프레임 제조 방법.
  17. 제 12항에 있어서,
    상기 (c) 단계에서의 도금은,
    Ni 도금, Ni 상에의 Au, Pd, Ag 중 적어도 하나의 도금 중 임의의 하나의 도금인 것을 특징으로 하는 리드 프레임 제조 방법.
KR1020100043872A 2010-05-11 2010-05-11 리드 프레임 및 그 제조 방법 KR101186879B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100043872A KR101186879B1 (ko) 2010-05-11 2010-05-11 리드 프레임 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100043872A KR101186879B1 (ko) 2010-05-11 2010-05-11 리드 프레임 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110124482A KR20110124482A (ko) 2011-11-17
KR101186879B1 true KR101186879B1 (ko) 2012-10-02

Family

ID=45394222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100043872A KR101186879B1 (ko) 2010-05-11 2010-05-11 리드 프레임 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101186879B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI671864B (zh) * 2016-03-16 2019-09-11 南韓商海成帝愛斯股份有限公司 半導體封裝基板及其製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102479946B1 (ko) * 2016-04-06 2022-12-22 해성디에스 주식회사 반도체 패키지 기판 및 그 제조방법
CN109003905A (zh) * 2018-06-26 2018-12-14 上海朕芯微电子科技有限公司 一种功率器件的封装方法
KR102531701B1 (ko) * 2021-06-21 2023-05-12 해성디에스 주식회사 프리 몰드 기판 및 프리 몰드 기판의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024135A (ja) * 1999-07-07 2001-01-26 Mitsui High Tec Inc 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024135A (ja) * 1999-07-07 2001-01-26 Mitsui High Tec Inc 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI671864B (zh) * 2016-03-16 2019-09-11 南韓商海成帝愛斯股份有限公司 半導體封裝基板及其製造方法

Also Published As

Publication number Publication date
KR20110124482A (ko) 2011-11-17

Similar Documents

Publication Publication Date Title
US9345143B2 (en) Method of fabricating a wiring board
US20120120609A1 (en) Package structure having a semiconductor component embedded therein and method of fabricating the same
KR101609016B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
US20080029855A1 (en) Lead Frame and Fabrication Method thereof
US9462704B1 (en) Extended landing pad substrate package structure and method
US20130020688A1 (en) Chip package structure and manufacturing method thereof
TWI413210B (zh) 電子裝置封裝及製造方法
KR101186879B1 (ko) 리드 프레임 및 그 제조 방법
US7745260B2 (en) Method of forming semiconductor package
US11508673B2 (en) Semiconductor packaging substrate, fabrication method and packaging process thereof
KR101128999B1 (ko) 칩 패키지 제조 방법 및 이에 의해 제조된 칩 패키지
KR20130023432A (ko) 반도체 패키지용 리드 프레임 구조, 이의 제조방법 및 이를 이용한 반도체 패키지 제조방법
KR101036354B1 (ko) 다열 리드프레임 및 반도체 칩 패키지 및 그 제조방법
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
KR101674536B1 (ko) 리드프레임을 이용한 회로 기판의 제조 방법
US20070105270A1 (en) Packaging methods
KR101107756B1 (ko) 리드 프레임 및 그 제조 방법
KR101168413B1 (ko) 리드 프레임 및 그 제조 방법
KR101095527B1 (ko) 리드 프레임 및 그 제조 방법
JP5521301B2 (ja) リードフレーム型基板とその製造方法および半導体装置
JP2010238994A (ja) 半導体モジュールおよびその製造方法
KR101197777B1 (ko) 리드 프레임 및 그 제조 방법
KR101047874B1 (ko) 리드프레임 및 반도체 패키지 및 그의 제조방법
KR101148100B1 (ko) 다열형 리드프레임 및 반도체 패키지의 제조방법
KR101168412B1 (ko) 리드 프레임 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150902

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170901

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190902

Year of fee payment: 8