KR101148100B1 - 다열형 리드프레임 및 반도체 패키지의 제조방법 - Google Patents

다열형 리드프레임 및 반도체 패키지의 제조방법 Download PDF

Info

Publication number
KR101148100B1
KR101148100B1 KR1020080103391A KR20080103391A KR101148100B1 KR 101148100 B1 KR101148100 B1 KR 101148100B1 KR 1020080103391 A KR1020080103391 A KR 1020080103391A KR 20080103391 A KR20080103391 A KR 20080103391A KR 101148100 B1 KR101148100 B1 KR 101148100B1
Authority
KR
South Korea
Prior art keywords
lead frame
photosensitive material
manufacturing
semiconductor package
raw material
Prior art date
Application number
KR1020080103391A
Other languages
English (en)
Other versions
KR20100044310A (ko
Inventor
류성욱
서영욱
이성원
이형의
유창우
천현아
엄새란
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020080103391A priority Critical patent/KR101148100B1/ko
Publication of KR20100044310A publication Critical patent/KR20100044310A/ko
Application granted granted Critical
Publication of KR101148100B1 publication Critical patent/KR101148100B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 다열형 리드프레임 및 반도체 패키지의 제조방법을 제공하기 위한 것으로, 다열형 리드프레임의 제조방법에 있어서, 원자재에 감광성 물질을 도포하고, 노광 및 현상을 수행한 다음 하프 에칭을 수행하는 제 1 단계와; 상기 제 1 단계 후 액상 감광성 물질을 사용하여 상기 원자재에 코팅하는 제 2 단계와; 상기 제 2 단계 후 노광 및 현상을 수행하고, 도금 및 박리 처리를 수행하여 다열형 리드프레임을 제조하는 제 3 단계;를 포함하여 구성함으로서, 하프 에칭 후 도금을 통해 다열형 리드프레임을 제조하는 공정에서 액상 감광성 물질을 사용하여 코팅을 수행함으로서 재료비 단가를 감소시키고, 안정화 공법에 의해 종래기술에 대한 기술적 특이성을 구현할 수 있게 되는 것이다.
다열형 리드프레임, 반도체 패키지, 액상 감광성 물질, 코팅, 필름형 감광성 물질

Description

다열형 리드프레임 및 반도체 패키지의 제조방법{Manufacture method for multi-row lead frame and semiconductor package}
본 발명은 다열형 리드프레임 및 반도체 패키지의 제조방법에 관한 것으로, 특히 하프 에칭 후 도금을 통해 다열형 리드프레임을 제조하는 공정에서 액상 감광성 물질을 사용하여 코팅을 수행함으로서 재료비 단가를 감소시키고, 안정화 공법에 의해 종래기술에 대한 기술적 특이성을 구현하기에 적당하도록 한 다열형 리드프레임 및 반도체 패키지의 제조방법에 관한 것이다.
일반적으로 반도체 패키지는 반도체 칩 자체만으로는 외부로부터 전기를 공급받아 전기 신호를 전달해 주거나 전달받을 수 없기 때문에, 반도체 칩이 각종 전기적인 신호를 외부와 주고받기 위하여 칩을 패키징하는 것이 필요하다. 최근에는 칩의 크기 축소, 열방출 능력 및 전기적 수행능력 향상, 신뢰성 향상, 제조비용 등을 고려하여, 리드프레임, 인쇄회로기판, 회로필름 등의 각종 부재를 이용하여 다양한 구조로 제조되고 있다.
그리고 반도체 칩의 고집적화 추세에 따라서 반도체 칩과 외부회로기판 사이의 전기적인 연결선(Lead)인 입, 출력 단자의 수를 증가시킬 필요가 있다. 이를 위하여, 서로 별도로 칩과 외부회로를 연결하는 2열 이상의 배열을 가지는 리드들을 구비한 다열(multi-row) 리드프레임의 반도체 패키지가 주목받고 있다.
도 1은 종래 반도체 장치의 제조방법을 보인 개념도이다.
이는 일본특허공개 제3747750호의 "반도체 장치의 제조방법 및 반도체 장치"에 기재된 내용이다.
그래서 종래의 반도체 장치(10)는 중앙에 반도체 칩(11)이 배치되고, 그 주변에 에어리어 어레이상에 상부측(표면측)이 와이어 본딩(wire bonding)부(12)가 배치된다. 또한 하부측(이면측)에 외부 접속 단자부(13)가 되는 도체 단자(14)를 배치하고 있다. 와이어 본딩(wire bonding)부(12)와 반도체 칩(11)의 각 전극 패드(pad)(15)는 와이어 본딩(wire bonding wire)(16)으로 전기적으로 연결 되어 있다. 또한 주위에 있는 도체로 되는 외측선(17)을 포함시키고, 반도체 칩(11), 와이어 본딩(16) 및 도체 단자(14)의 상부는 포장 수지(18)로 수지 포장 되어 있다. 또한 반도체 칩(11)의 하부측에는 도전성 접착제(20)가 도포되고, 이에 따라 반도체 칩(11)으로부터의 열 방산을 촉진하고 있다.
또한 도 1의 (a)에서와 같이, 판상의 리드 프레임(lead frame)재(21)의 상부측에는 중앙에 탑재할 반도체 칩(11)을 감싸고 형성되는 와이어 본딩(wire bonding)부(12) 및 이것을 감싸는 외측선(17)과 와이어 본딩(wire bonding)부(12)에 대응하여 하부측에 형성되는 외부 접속 단자부(13)로 귀금속 도금층(22, 23)을 형성한다.
이 귀금속 도금층(22, 23)의 형성은 리드 프레임(lead frame)재(21)의 상부면 및 하부면을 내 도금성의 감광성 수지(photoresist, 포토 레지스트) 막으로 덮은 뒤, 귀금속 도금층(22, 23)이 형성되는 부분에 관한 노광 처리 및 현상 처리를 수행하고, 그 리드 프레임(lead frame)재(21)의 부분 노출을 행한 뒤에, 니켈(nickel) 등을 이용하여 귀금속 도금층을 형성하고, 다음에 도금을 행한다. 이처럼 귀금속 도금층을 이용하고 Ag, Au, Pd 로부터 선택되는 한 종류의 귀금속으로 귀금속 도금층(22, 23)을 형성한다.
또한 도 1의 (b)에서와 같이, 리드 프레임(lead frame)재(21)의 하부측에 내 에칭 레지스트(etching regist) 막(24)을 형성한 뒤, 레지스트 마스크(regist mask)를 이용하여 상부측에 형성되는 귀금속 도금층(22)에 대해 리드 프레임(lead frame)재(21)에 소정 깊이의 에칭(etching) 가공(하프 에칭(half etching))을 수행한다. 이에 따라 외측선(17)과 와이어 본딩(wire bonding)부(12)를 돌출시킬 수 있다.
또한 도 1의 (c)에서와 같이, 하프 에칭(half etching)되는 리드 프레임(lead frame)재(21)의 상부측 중앙에 반도체 칩(11)을 Agㅇ에폭시(epoxy)계 수지로 되는 접착제(20)를 이용하여 탑재한 뒤, 반도체 칩(11)의 전극 패드(pad)부(15)와 각각 대응하는 와이어 본딩(wire bonding) 부(12)와의 사이를 접속하고, 전기적 도통 회로를 형성한다.
또한 도 1의 (d)에서와 같이, 반도체 칩(11), 본딩 와이어(bonding wire)(16) 및 돌출한 외측선(17)을 포함하는 리드 프레임(lead frame)재(21)의 상부측을 포장 수지(18)로 수지 포장한다.
이상의 처리가 끝나는 뒤, 리드 프레임(lead frame)재(21)의 하부측에 접착하고 있던 내 에칭 레지스트(etching regist) 막(24)을 제거하지만, 이것은 조립 공정에서 앞서 먼저 수행해도 된다.
또한 도 1의 (e)에서와 같이, 레지스트 마스크(regist mask)를 이용하여 리드 프레임(lead frame)재(21)의 하부측에 형성되는 귀금속 도금층(23)을 에칭(etching) 가공을 수행하고, 외부 접속 단자부(13)를 돌출시키는 것과 동시에, 외부 접속 단자부(13)를 전기적으로 독립시킨다.
그런 다음 외측선(17)의 분리를 수행하면, 독립한 반도체 장치(10)가 제조된다.
즉, 이러한 종래기술에 의한 다열형 리드프레임을 이용한 반도체 패키지 공정은 Cu 소재 위에 패턴을 형성하여 도금 후 에칭 방식을 택한 것이다.
그러나 이는 후공정에서의 에칭에 의한 고가 귀금속인 도금층 균열 및 파괴가 문제시 되며, 제조사의 불량률이 크게 증가하게 된다.
또한 에칭 팩터(factor)를 원하는 수준으로 조절하기가 매우 어렵기 때문에 아트 워크(Art Work) 설계에서도 문제가 야기될 수 있다. 여기서 아트 워크란 회로 형성을 위한 패터닝(patterning) 설계작업을 말한다.
도 2는 도 1과 같은 방법으로 반도체 패키지를 제조할 경우 발생하는 대표 불량 예를 보인 도면이다. 이러한 도 2에서 (a)의 참조번호 25는 금속소재이고, 26 은 대표적인 에칭 레지스트로써 Ni/Au 층이며, 27은 언더컷으로 취약한 하부구조를 보이고 있다. 또한 도 2에서 (b)의 참조번호 28은 정상 패드이고, 29는 손실 패드이다.
그래서 도 2의 (a)에서의 언더컷(27)의 발생에 의해 (b)에서의 손실 패드(29)와 같은 불량이 발생하여 수율이 낮아지고, 회로의 신뢰성이 떨어지는 문제점이 있었다.
즉, 종래기술은 반도체용 패키지 기판, 특히 열 방출 효과와 전기적 특성이 뛰어난 금속 소재를 사용하는 기판의 경우 다양한 디자인의 다열 I/O Pad를 가진 회로 형성 및 칩이 실장되는 다이 패드(die pad)의 구현을 위해 감광성 포토레지스트를 이용하여 와이어 본딩 또는 솔더링을 위한 표면 처리 도금 후 포토레지스트를 제거하고 에칭을 통해 회로를 구현한다. 이 방법을 통하여 단위 크기에서의 다열 I/O 패드(Pad)에 대한 우수한 열 방출 및 전기적 특성 구현이 가능하였다. 하지만 에칭에 대한 레지스트를 형성한 후 도금을 진행하여 회로를 구성할 때 에칭 레지스트 금속층의 측면으로 에칭액이 침투하여 언더컷(under cut)이 발생하게 되어 원하는 치수의 회로를 구현하기가 힘들다. 그리고 구현된 회로 또한 구조적으로 취약하여 고객사 어셈블리 공정 중에 고압 수세 공정에 의해 박리 또는 탈락이 발생하게 되어 수율이 낮아지는 문제점이 있었다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 하프 에칭 후 도금을 통해 다열형 리드프레임을 제조하는 공정에서 액상 감광성 물질을 사용하여 코팅을 수행함으로서 재료비 단가를 감소시키고, 안정화 공법에 의해 종래기술에 대한 기술적 특이성을 구현할 수 있는 다열형 리드프레임 및 반도체 패키지의 제조방법을 제공하는데 있다.
도 3은 본 발명의 일 실시예에 의한 다열형 리드프레임의 제조방법을 보인 흐름도이고, 도 4는 도 3의 제조방법을 보인 개념도이다.
이에 도시된 바와 같이, 다열형 리드프레임의 제조방법에 있어서, 원자재(31)에 감광성 물질(32)을 도포하고, 노광 및 현상을 수행한 다음 하프 에칭을 수행하는 제 1 단계(ST1 ~ ST3)와; 상기 제 1 단계 후 액상 감광성 물질(34)을 사용하여 상기 원자재(31)에 코팅하는 제 2 단계(ST4)와; 상기 제 2 단계 후 노광 및 현상을 수행하고, 도금(37) 및 박리 처리를 수행하여 다열형 리드프레임을 제조하는 제 3 단계(ST5 ~ ST7);를 포함하여 수행하는 것을 특징으로 한다.
상기 제 2 단계는, 상기 액상 감광성 물질(34)을 상기 원자재(31)의 양면에 코팅하는 것을 특징으로 한다.
상기 제 2 단계는, 상기 액상 감광성 물질(34)을 상기 원자재(31)의 상면에 코팅하고, 필름형 감광성 물질(35)을 상기 원자재(31)의 하면에 코팅하는 것을 특징으로 한다.
도 5는 본 발명의 일 실시예에 의한 반도체 패키지의 제조방법을 보인 흐름도이고, 도 6은 도 5의 제조방법을 보인 개념도이다.
이에 도시된 바와 같이, 반도체 패키지의 제조방법에 있어서, 상기 제 3 단계 후 반도체 칩(38)을 상기 다열형 리드프레임에 실장하고, 와이어 본딩(39)을 수행하며, 몰딩(39)을 수행하고, 하부 에칭을 수행하는 제 4 단계(ST8 ~ ST10);를 포함하여 수행하는 것을 특징으로 한다.
본 발명에 의한 다열형 리드프레임 및 반도체 패키지의 제조방법은 하프 에칭 후 도금을 통해 다열형 리드프레임을 제조하는 공정에서 액상 감광성 물질을 사용하여 코팅을 수행함으로서 재료비 단가를 감소시키고, 안정화 공법에 의해 종래기술에 대한 기술적 특이성을 구현할 수 있는 효과가 있게 된다.
또한 본 발명은 액상 감광성 물질을 사용하기 때문에 후공정에서의 에칭에 의한 고가 귀금속인 도금층 균열 및 파괴 문제가 발생하지 않으며, 이에 따라 제조사의 불량률도 증가하지 않게 된다.
또한 본 발명은 액상 감광성 물질을 사용하기 때문에 에칭 팩터(factor)의 조절이 용이하여 아트 워크(Art Work) 설계에서도 용이하게 적용할 수 있는 장점이 있다.
또한 본 발명은 종래의 DFR(필름 형상의 감광성 물질)을 이용하여 에칭 후 도금을 수행하여 공정을 진행하는 것 보다 훨씬 수월하게 공정을 진행할 수 있다.
또한 본 발명은 형성된 패턴의 안정성도 종래기술에 비해 우수한 효과가 있다.
이와 같이 구성된 본 발명에 의한 다열형 리드프레임 및 반도체 패키지의 제조방법의 바람직한 실시예를 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 이는 사용자, 운용자의 의도 또는 판례 등에 따라 달라질 수 있으며, 이에 따라 각 용어의 의미는 본 명세서 전반에 걸친 내용을 토대로 해석되어야 할 것이다.
먼저 본 발명은 하프 에칭 후 도금을 통해 다열형 리드프레임을 제조하는 공정에서 액상 감광성 물질을 사용하여 코팅을 수행함으로서 재료비 단가를 감소시키고, 안정화 공법에 의해 종래기술에 대한 기술적 특이성을 구현하고자 한 것이다.
도 3은 본 발명의 일 실시예에 의한 다열형 리드프레임의 제조방법을 보인 흐름도이다.
먼저 원자재(31)에 감광성 물질(32)을 도포한다(ST1).
그리고 마스크(33)를 이용하여 노광 및 현상을 수행한다(ST2).
또한 하프 에칭을 수행한다(ST3).
그런 다음 액상 감광성 물질(34)을 사용하여 원자재(31)에 코팅한다(ST4). 이때 액상 감광성 물질(34)을 원자재(31)의 양면에 코팅할 수도 있고 또는 액상 감광성 물질(34)을 원자재(31)의 상면에 코팅하고 필름형 감광성 물질(35)을 원자재(31)의 하면에 코팅할 수도 있다. 본 발명에서는 고가인 DFR(Dry Film Resist) 대신에 저가인 액상 감광성 물질(34)을 사용한다. 또한 원자재(31)의 양면에 코팅할 경우, 한면씩 차례대로 코팅할 수도 있고, 양면을 동시에 코팅할 수도 있다.
그리고 노광 및 현상을 수행한다(ST5).
또한 도금(37)을 수행한다(ST6).
또한 박리 처리를 수행하여 다열형 리드프레임을 제조한다(ST7).
도 4는 도 3의 제조방법을 보인 개념도이다.
먼저 도 4의 (a)에서와 같이, 원자재(31)에 감광성 물질(32)을 도포한다.
그런 다음 도 4의 (b)에서와 같이, 마스크(33)를 이용하여 노광 및 현상을 수행한다.
또한 도 4의 (c)에서와 같이, 하프 에칭을 수행한다.
그리고 도 4의 (d)에서와 같이, 액상 감광성 물질(34)을 사용하여 원자재(31)에 코팅한다. 이때 액상 감광성 물질(34)을 원자재(31)의 양면에 코팅할 수도 있고 또는 액상 감광성 물질(34)을 원자재(31)의 상면에 코팅하고 필름형 감광성 물질(35)을 원자재(31)의 하면에 코팅할 수도 있다.
또한 도 4의 (e)에서와 같이 마스크(36)를 이용하여 노광 및 현상을 수행한다.
또한 도 4의 (f)에서와 같이 Ni, Au 등을 사용하여 도금(37)을 수행한다.
또한 도 4의 (g)에서와 같이, 상부 및 하부를 박리시켜 다열형 리드프레임을 제조한다.
도 5는 본 발명의 일 실시예에 의한 반도체 패키지의 제조방법을 보인 흐름도이다.
이러한 도 5는 도 3의 ST1 ~ ST7의 공정 이후에 진행되는 공정이다.
먼저 반도체 칩(38)을 다열형 리드프레임에 실장하고, 와이어 본딩(39)을 수행한다(ST8). 또한 몰딩(39)을 수행하고(ST9), 하부 에칭을 수행하여 반도체 패키지를 제조한다(ST10).
도 6은 도 5의 제조방법을 보인 개념도이다.
이러한 도 6은 도 4의 (a) ~ (g) 이후에 진행되는 공정이다.
그래서 도 6의 (h)에서와 같이, 반도체 칩(38)을 다열형 리드프레임에 실장하고, 와이어 본딩(39)을 수행한다.
그리고 도 6의 (i)에서와 같이, 몰딩(39)을 수행한다.
또한 도 6의 (j)에서와 같이, 하부 에칭을 수행하여 반도체 패키지를 제조한다.
도 7은 본 발명이 적용되는 다열형 리드프레임 및 반도체 패키지의 평면도이다. 여기서 참조번호 41은 반도체 패키지이고, 42는 반도체 칩이 실장되는 다이패드이며, 43은 도금(37)에 의해 형성되는 I/O(Input/Output) 부이다.
그래서 본 발명은 이러한 다열형 리드프레임 및 반도체 패키지의 제조에 적 용된다.
이처럼 본 발명은 하프 에칭 후 도금을 통해 다열형 리드프레임을 제조하는 공정에서 액상 감광성 물질을 사용하여 코팅을 수행함으로서 재료비 단가를 감소시키고, 안정화 공법에 의해 종래기술에 대한 기술적 특이성을 구현하게 되는 것이다.
이상에서 실시예를 들어 본 발명을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서 본 발명에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술적 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 종래 반도체 장치의 제조방법을 보인 개념도이다.
도 2는 도 1과 같은 방법으로 반도체 패키지를 제조할 경우 발생하는 대표 불량 예를 보인 도면이다.
도 3은 본 발명의 일 실시예에 의한 다열형 리드프레임의 제조방법을 보인 흐름도이다.
도 4는 도 3의 제조방법을 보인 개념도이다.
도 5는 본 발명의 일 실시예에 의한 반도체 패키지의 제조방법을 보인 흐름도이다.
도 6은 도 3의 제조방법을 보인 개념도이다.
도 7은 본 발명이 적용되는 다열형 리드프레임 및 반도체 패키지의 평면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
31 : 원자재
32 : 감광성 물질
33 : 마스크
34 : 액상 감광성 물질
35 : 필름형 감광성 물질
36 : 마스크
37 : 도금
38 : 반도체 칩
39 : 와이어 본딩
40 : 몰딩
41 : 반도체 패키지
42 : 다이패드
43 : I/O 부

Claims (4)

  1. 원자재에 감광성 물질을 도포하고, 노광 및 현상을 수행한 다음 하프 에칭 후 상기 감광성물질의 박리를 수행하는 제 1 단계와;
    상기 제 1 단계 후 액상 감광성 물질을 사용하여 하프 에칭으로 패턴이 형성된 상기 원자재의 표면에 상기 액상 감광성 물질이 충진되도록 코팅하는 제 2 단계와;
    상기 액상감광성물질을 노광 및 현상을 수행하여 노출된 상기 원자재의 표면에 도금 및 박리 처리를 수행하여 다열형 리드프레임을 제조하는 제 3 단계;
    를 포함하여 수행하는 것을 특징으로 하는 다열형 리드프레임의 제조방법.
  2. 청구항 1에 있어서,
    상기 제 2 단계는,
    상기 액상 감광성 물질을 상기 원자재의 양면에 코팅하는 것을 특징으로 하는 다열형 리드프레임의 제조방법.
  3. 청구항 1에 있어서,
    상기 제 2 단계는,
    상기 액상 감광성 물질을 상기 원자재의 상면에 코팅하고, 필름형 감광성 물질을 상기 원자재의 하면에 코팅하는 것을 특징으로 하는 다열형 리드프레임의 제조방법.
  4. 청구항 1 내지 청구항 3 중 어느 하나의 항에 의한 다열형 리드프레임의 제조방법을 이용한 반도체 패키지의 제조방법에 있어서,
    상기 제 3 단계 후 반도체 칩을 상기 다열형 리드프레임에 실장하고, 와이어 본딩을 수행하며, 몰딩을 수행하고, 하부 에칭을 수행하는 제 4 단계;
    를 포함하여 수행하는 것을 특징으로 하는 반도체 패키지의 제조방법.
KR1020080103391A 2008-10-22 2008-10-22 다열형 리드프레임 및 반도체 패키지의 제조방법 KR101148100B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080103391A KR101148100B1 (ko) 2008-10-22 2008-10-22 다열형 리드프레임 및 반도체 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080103391A KR101148100B1 (ko) 2008-10-22 2008-10-22 다열형 리드프레임 및 반도체 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20100044310A KR20100044310A (ko) 2010-04-30
KR101148100B1 true KR101148100B1 (ko) 2012-05-22

Family

ID=42219020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080103391A KR101148100B1 (ko) 2008-10-22 2008-10-22 다열형 리드프레임 및 반도체 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR101148100B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030060885A (ko) * 2001-07-09 2003-07-16 스미토모 긴조쿠 고잔 가부시키가이샤 리드 프레임 및 그 제조방법
US20080061414A1 (en) * 2006-08-30 2008-03-13 United Test And Assembly Center Ltd. Method of Producing a Semiconductor Package
KR20090107671A (ko) * 2008-04-10 2009-10-14 삼성테크윈 주식회사 리드프레임의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030060885A (ko) * 2001-07-09 2003-07-16 스미토모 긴조쿠 고잔 가부시키가이샤 리드 프레임 및 그 제조방법
US20080061414A1 (en) * 2006-08-30 2008-03-13 United Test And Assembly Center Ltd. Method of Producing a Semiconductor Package
KR20090107671A (ko) * 2008-04-10 2009-10-14 삼성테크윈 주식회사 리드프레임의 제조방법

Also Published As

Publication number Publication date
KR20100044310A (ko) 2010-04-30

Similar Documents

Publication Publication Date Title
KR101609016B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
US8956919B2 (en) Structure for multi-row leadframe and semiconductor package thereof and manufacture method thereof
KR19980081036A (ko) 수지봉지형 반도체 장치와 그것에 사용되는 회로부재 및 수지봉지형 반도체 장치의 제조방법
WO2010038452A1 (ja) リードフレーム基板とその製造方法、及び半導体装置
US6348416B1 (en) Carrier substrate for producing semiconductor device
KR101648602B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
KR101040136B1 (ko) 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
KR101186879B1 (ko) 리드 프레임 및 그 제조 방법
KR101148100B1 (ko) 다열형 리드프레임 및 반도체 패키지의 제조방법
KR101036354B1 (ko) 다열 리드프레임 및 반도체 칩 패키지 및 그 제조방법
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
KR101674536B1 (ko) 리드프레임을 이용한 회로 기판의 제조 방법
KR100975977B1 (ko) 다열 리드형 리드프레임 및 그 제조방법
CN107658286B (zh) 半导体元件安装用基板、半导体装置及它们的制造方法
KR101036351B1 (ko) 반도체 패키지용 다열형 리드리스 프레임 및 그 제조방법
JPH09116045A (ja) リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
JP3884552B2 (ja) 半導体装置とそれに用いられる回路部材および半導体装置の製造方法
KR101168413B1 (ko) 리드 프레임 및 그 제조 방법
JP5521301B2 (ja) リードフレーム型基板とその製造方法および半導体装置
KR101047874B1 (ko) 리드프레임 및 반도체 패키지 및 그의 제조방법
KR101197777B1 (ko) 리드 프레임 및 그 제조 방법
KR101250379B1 (ko) 반도체 패키지의 다열 리드프레임 및 그 제조방법
KR101139971B1 (ko) 능동소자 매립형 리드 프레임 및 반도체 패키지 및 그의 제조방법
KR101001874B1 (ko) 반도체 패키지용 다열형 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
KR20090131776A (ko) 다열형 리드리스 리드프레임 및 그의 반도체 패키지 및그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160502

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170502

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 8