KR100975977B1 - 다열 리드형 리드프레임 및 그 제조방법 - Google Patents

다열 리드형 리드프레임 및 그 제조방법 Download PDF

Info

Publication number
KR100975977B1
KR100975977B1 KR1020080027475A KR20080027475A KR100975977B1 KR 100975977 B1 KR100975977 B1 KR 100975977B1 KR 1020080027475 A KR1020080027475 A KR 1020080027475A KR 20080027475 A KR20080027475 A KR 20080027475A KR 100975977 B1 KR100975977 B1 KR 100975977B1
Authority
KR
South Korea
Prior art keywords
lead
lead frame
type
manufacturing
frame
Prior art date
Application number
KR1020080027475A
Other languages
English (en)
Other versions
KR20090102187A (ko
Inventor
천현아
김지윤
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020080027475A priority Critical patent/KR100975977B1/ko
Publication of KR20090102187A publication Critical patent/KR20090102187A/ko
Application granted granted Critical
Publication of KR100975977B1 publication Critical patent/KR100975977B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 다열 리드형 리드프레임 및 그 제조방법을 제공하기 위한 것으로, 다이 패드부와 내부 리드부를 형성하는 리드프레임과; 상기 리드프레임에 형성된 패턴에 필링된 경화제와; 상기 리드프레임에 형성된 도금층;를 포함하여 구성함으로서, 경화제를 이용하여 다열 리드형 리드프레임을 제조하여 고집적화에 적합한 다열 리드형 리드프레임을 제조하고 대량생산에 적용가능한 공정을 구현할 수 있게 되는 것이다.
다열 리드, 리드프레임, 경화제, 선택도금, 에칭, 반도체 패키징

Description

다열 리드형 리드프레임 및 그 제조방법{Structure and manufacture method for lead frame of multi-row type}
본 발명은 반도체 패키지의 리드프레임에 관한 것으로, 특히 경화제를 이용하여 다열 리드형 리드프레임을 제조하여 고집적화에 적합한 다열 리드형 리드프레임을 제조하고 대량생산에 적용가능한 공정을 구현하기에 적당하도록 한 다열 리드형 리드프레임 및 그 제조방법에 관한 것이다.
일반적으로 반도체 패키지는 반도체 칩 자체만으로는 외부로부터 전기를 공급받아 전기 신호를 전달해 주거나 전달받을 수 없기 때문에, 반도체 칩이 각종 전기적인 신호를 외부와 주고받기 위하여 칩을 패키징하는 것이 필요하다. 최근에는 칩의 크기 축소, 열방출 능력 및 전기적 수행능력 향상, 신뢰성 향상, 제조비용 등을 고려하여, 리드프레임, 인쇄회로기판, 회로필름 등의 각종 부재를 이용하여 다양한 구조로 제조되고 있다.
그리고 반도체 칩의 고집적화 추세에 따라서 반도체 칩과 외부회로기판 사이 의 전기적인 연결선(Lead)인 입, 출력 단자의 수를 증가시킬 필요가 있다. 이를 위하여, 서로 별도로 칩과 외부회로를 연결하는 2열 이상의 배열을 가지는 리드들을 구비한 다열(multi-row) 리드프레임의 반도체 패키지가 주목받고 있다.
도 1은 종래 다열 리드형 리드프레임의 제조방법을 보인 개념도로서, 일본공개특허 제 2007-48978 호에 언급된 기술내용이다.
그래서 도 1의 (a)와 같은 구리(Cu), 구리 합금, 또는 철 니켈 합금 재료로 구성된 리드프레임(lead frame)(10)의 표면에, (b)와 같이 레지스트(regist) 막(11)을 리드프레임(10)의 전체면에 도포하여 코팅하고 소정의 리드 패턴(lead pattern)을 노광한다. (c)에서 현상을 수행하여 도금 마스크(mask)의 에칭 패턴(etching pattern)(12)을 형성한다. 그리고 (d)에서 리드프레임(10)의 전체면을 도금하고, 레지스트 막(11)을 제거하여 표면에 도금 마스크(13, 14)를 형성한다.
또한 (e)에서 하면의 전체면을 다른 레지스트 막(15)으로 코팅하고, (f)에서 도금 마스크(13)의 상면을 레지스트 마스크(regist mask)로 하프 에칭(half etching)한다. 이 경우 리드프레임(10)의 표면 중에서 도금 마스크(13)로 덮인 부분은 에칭되지 않아서, 결국은 레지스트 막으로 미리 형성되는 소자 탑재부인 다이 패드부(16)와 와이어 본딩부(17)가 돌출하게 된다. 또한 다이 패드부(16)와 와이어 본딩부(17)의 표면은 도금 마스크(13)로 덮인다.
그리고 (g)에서 하면측의 레지스트 막(15)을 제거하고, (h)에서 반도체 소자(18)를 다이 패드부(16)에 싣고, 반도체 소자(18)의 각 전극 패드와 와이어 본딩부(17)를 와이어 본딩(wire bonding)시킨 다음, 본딩 와이어(bonding wire)(20) 및 와이어 본딩부(17)를 포장 수지(21)에 의해 수지 포장을 수행한다.
또한 (i)에서 이면측을 하프 에칭하지만, 리드프레임(10)에 도금 마스크(14) 형성되는 부분은 도금 마스크(14)가 레지스트 마스크가 되어 에칭되지 않고 남는 것이 되고, 그 결과 외부 접속 단자부(22) 및 다이 본딩부(16)의 이면이 돌출한다. 이를 통해 (j)에서와 같이 반도체장치(23)가 제조된다.
이러한 종래 기술을 비롯한 다열 리드형 리드프레임의 제조기술은 입, 출력 단자 수를 늘리려고 하면, 각 리드의 리드 폭 및 배열 설치 간격을 함께 좁게 하거나, 혹은 각 리드의 사이즈 등은 그대로 하고 리드프레임의 사이즈를 크게 할 필요가 있다.
그러나 각 리드의 리드 폭 등을 좁게 하는 방법은 기술적인 면(리드프레임의 패터닝을 하기 위한 에칭 등)에서 곤란하며, 리드프레임의 사이즈를 크게 하는 방법에는 그 재료 비용이 증대되는 불리함이 있다.
또한 종래의 리드프레임에서는 별도의 지지체를 사용하여 다열 리드형 리드프레임을 제조하고자 하였으나, 이러한 제조공정 역시 공정비용을 증가시켜 가격적인 면에서 불리하다고 할 수 있다. 즉, 종래의 리드프레임에서는 다열 리드형 리드프레임의 제조 방법에는 그 한계가 있다고 할 수 있다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위해 제안된 것 으로, 본 발명의 목적은 경화제를 이용하여 다열 리드형 리드프레임을 제조하여 고집적화에 적합한 다열 리드형 리드프레임을 제조하고 대량생산에 적용가능한 공정을 구현할 수 있는 다열 리드형 리드프레임 및 그 제조방법을 제공하는데 있다.
도 2는 본 발명에 의해 형성된 다열 리드형 리드프레임의 개념도이고, 도 3은 본 발명의 일 실시예에 의한 다열 리드형 리드프레임의 단면도로서, 도 2에서 A-B의 절단면에 대한 단면도이다.
이에 도시된 바와 같이, 다이 패드부(32)와 내부 리드부(34)를 형성하는 리드프레임(36)과; 상기 리드프레임(36)에 형성된 패턴에 필링(filling)된 경화제(42)와; 상기 리드프레임(36)에 형성된 도금층(44);을 포함하여 구성된 것을 특징으로 한다.
상기 경화제(42)는, 에폭시 레진(epoxy resin) 또는 감광성 잉크(ink)인 것을 특징으로 한다.
상기 도금층(44)은, 전해 또는 무전해의 Ni, Pd, Au, Sn, Ag, Co 중에서 하나 또는 2 이상의 2 원 또는 3 원 합금체를 이용하여 단층 또는 다층을 사용하는 것을 특징으로 한다.
상기 다열 리드형 리드프레임은, 상기 도금층(44)이 상기 경화제(42)보다 높게 돌출된 것을 특징으로 한다.
상기 다열 리드형 리드프레임은, 상기 도금층(44)이 없는 부분은 움푹 파인 구조인 것을 특징으로 한다.
도 4는 본 발명의 일 실시예에 의한 다열 리드형 리드프레임의 제조방법을 보인 흐름도이고, 도 5 내지 도 8은 도 4의 다열 리드형 리드프레임의 제조방법의 예들을 보인 개념도이다.
이에 도시된 바와 같이, 반도체 패키지용 리드프레임(36) 원자재를 패터닝하여 패턴을 형성하는 제 1 단계(ST1 ~ ST3)와; 상기 리드프레임(36)의 패턴 부분을 경화제(42)로 필링(filling)하는 제 2 단계(ST4, ST5)와; 상기 리드프레임(36)을 도금하여 도금층(44)을 형성하는 제 3 단계(ST6)와; 상기 리드프레임(36)을 패터닝하여 다열 리드형 리드프레임(30)을 제조하는 제 4 단계(ST7, ST8);를 포함하여 수행하는 것을 특징으로 한다.
상기 제 1 단계는, 상기 리드프레임(36)의 양면에 감광제인 액상 또는 DFR(Dry Film photo Resist, 드라이 필름 포토 레지스트)을 이용하여 도포하는 단계(ST1)와; 상기 리드프레임(36)의 양면에 마스크(40)를 이용하여 노광하는 단계(ST2)와; 상기 리드프레임(36)을 현상하는 단계(ST3);를 포함하여 수행하는 것을 특징으로 한다.
상기 제 2 단계는, 도 5에 도시된 바와 같이, 상기 리드프레임(36)의 일면을 박리하는 단계(ST4 및 도 5의 (f) 참조)와; 상기 리드프레임(36)의 에칭된 부분을 경화제(42)로 필링(filling)하는 단계(ST5 및 도 5의 (g) 참조)와; 상기 리드프레임(36)의 타면을 패턴 마스크(40)를 이용하여 노광 및 현상하는 단계(도 5의 (h) 참조);를 포함하여 수행하는 것을 특징으로 한다.
상기 제 2 단계는, 도 6에 도시된 바와 같이, 상기 리드프레임(36)의 일면을 패턴 마스크(40)를 이용하여 노광 및 현상하는 단계(도 6의 (f') 참조)와; 상기 리드프레임(36)의 에칭된 부분을 경화제(42)로 필링(filling)하는 단계(도 6의 (g') 참조)와; 상기 리드프레임(36)의 타면을 박리하는 단계(도 6의 (h') 참조);를 포함하여 수행하는 것을 특징으로 한다.
상기 제 3 단계는, 상기 리드프레임(36)의 양면 또는 일 부분을 도금하는 것을 특징으로 한다.
상기 제 4 단계는, 에칭 공정으로 패터닝하는 것을 특징으로 한다.
종래의 리드프레임의 경우 상기 서술한 바와 같이 일반적인 제조 방법으로는 입, 출력 단자 수를 증가시키는데 제한이 되며 경박 및 소형화하기 어려운 단점이 있다. 또한 고집적화의 반도체 패키징 기술에 부응하지 못하고 있다. 이러한 문제를 해결하기 위하여 다열 리드형 리드프레임을 구현하고자 하였으며, 본 발명의 효과는 다음과 같다.
첫째, 본 발명의 제조 공정을 거친 다열 리드형 리드프레임은 종래의 리드프레임과 달리 입, 출력 단자 수를 다수화 함으로써 고 집적화된 반도체 패키징 기술에 적용 가능하다.
둘째, 종래의 리드프레임의 경우 다이 패드부와 프레임부 사이의 영역 축소가 제한되어 있기 때문에 리드와 다이 패드부 위의 반도체 소자를 접속하는 본딩 와이어의 길이가 상대적으로 길어져 비용 면에서 불리했으나, 본 실시형태 따르면 다이 패드부와 리드 사이의 간격이 작아짐으로써 비용 면에서 절감 가능하며, 또한 다이 패드부와 리드 사이의 간격에 생긴 스페이스에 용이하게 단자를 증가시키는 것이 가능하다.(단자의 다수화 실현 가능)
셋째, 본 발명에서는 일반적인 리드프레임 제조 공정을 조정(modify)하여 다열 리드형 리드프레임 제조 공정을 정립함으로써 real to real 방법에 적용 가능한 다열 리드형 제조 방법을 수립하였으며, 이러한 공정은 대량생산에 적합하여 경제적인 효과 또한 기대할 수 있다.
넷째, 본 발명의 다열 리드형 리드프레임은 일반적인 리드프레임을 사용하면서도 리드프레임의 사이즈와 크기 및 무게를 현저하게 줄일 수 있으며, 신뢰성 또한 확보 가능하다.
이와 같이 구성된 본 발명에 의한 다열 리드형 리드프레임 및 그 제조방법의 바람직한 실시예를 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 이는 사용자, 운용자의 의도 또는 판례 등에 따라 달라질 수 있으며, 이에 따라 각 용어의 의미는 본 명세서 전반에 걸친 내용을 토대로 해석되어야 할 것이다.
먼저 본 발명은 경화제를 이용하여 다열 리드형 리드프레임을 제조하여 고집적화에 적합한 다열 리드형 리드프레임을 제조하고 대량생산에 적용가능한 공정을 구현하고자 한 것이다.
도 2는 본 발명에 의해 형성된 다열 리드형 리드프레임의 개념도이고, 도 3은 본 발명의 일 실시예에 의한 다열 리드형 리드프레임의 단면도로서, 도 2에서 A-B의 절단면에 대한 단면도이다.
그래서 리드프레임(36)은 다이 패드부(32)와 내부 리드부(34)를 형성한다.
또한 경화제(42)는 리드프레임(36)에 형성된 패턴에 필링(filling)되며, 이러한 경화제(42)는 에폭시 레진(epoxy resin) 또는 감광성 잉크(ink)로 구성할 수 있다.
도금층(44)은 리드프레임(36)의 측면에 형성되도록 하며, 이러한 도금층(44)은 전해 또는 무전해의 Ni, Pd, Au, Sn, Ag, Co 중에서 하나 또는 2 이상의 2 원 또는 3 원 합금체를 이용하여 단층 또는 다층을 사용한다.
또한 도금층(44)이 경화제(42)보다 높게 돌출되도록 하고, 도금층(44)이 없는 부분은 움푹 파인 구조로 구성한다.
도 4는 본 발명의 일 실시예에 의한 다열 리드형 리드프레임의 제조방법을 보인 흐름도이고, 도 5는 도 4의 다열 리드형 리드프레임의 제조방법의 일예를 보인 개념도이다.
먼저 리드프레임(36) 원자재를 공급한다(도 5의 (a) 참조).
그리고 ST1에서 리드프레임(36) 원자재의 양면에 감광제(38)인 액상 또는 DFR(Dry Film photo Resist, 드라이 필름 포토 레지스트)을 이용하여 도포한다(도 5의 (b) 참조).
ST2에서 리드프레임(36)의 패턴을 갖는 패턴 마스크(40)를 이용하여 하면을 노광한다(도 5의 (c) 참조). 이때 양면을 동시에 노광하거나 또는 하면이 아닌 상면을 노광시킬 수도 있다. 또한 양면을 동시에 노광시킬 때는 패턴 마스크(40)를 2개 사용할 수 있다.
ST3에서 리드프레임(36)을 현상하여 감광제(38)를 현상한다(도 5의 (d) 참조).
ST4에서 리드프레임(36)의 하면을 하프 에칭한다(도 5의 (e) 참조). 그리고 리드프레임(36)의 하면을 박리하여 패턴을 구현한다(도 5의 (f) 참조).
ST5에서 리드프레임(36)의 패턴 부분인 하면의 에칭 패턴 부분에 경화제(42)를 필링(filling)한다(도 5의 (g) 참조). 그리고 경화제(42)를 필링한 후 열 또는 UV 처리를 수행한다. 또한 리드프레임(36)의 상면을 패턴 마스크(40)를 이용하여 노광 및 현상한다(도 5의 (h) 참조).
ST6에서 리드프레임(36)을 도금하여 도금층(44)을 형성한다. 이때 리드프레임(36)의 양면을 도금하거나 또는 리드프레임(36)의 일부분만을 도금한다(도 5의 (i) 참조).
ST7에서 리드프레임(36)의 상면에 있는 감광제(38)를 박리한다(도 5의 (j) 참조).
ST8에서 상면을 에칭하여 패터닝함으로써 다열 리드형 리드프레임(30)을 제조한다(도 5의 (k) 참조).
도 6은 도 4의 다열 리드형 리드프레임의 제조방법의 다른 예를 보인 개념도이다.
이러한 도 6의 도 5와 비교하여 (f'), (g'), (h')의 경우만 다르고, 나머지 제조단계는 동일하다.
그래서 도 6의 (f')에서 리드프레임(36)의 타면을 패턴 마스크(40)를 이용하여 노광 및 현상한다.
또한 도 6의 (g')에서 리드프레임(36)의 에칭된 부분을 경화제(42)로 필링(filling)한다.
그런 다음 도 6의 (h')에서 리드프레임(36)의 하면을 박리한다.
도 7은 도 4의 다열 리드형 리드프레임의 제조방법의 또다른 예를 보인 개념도이다. 이러한 도 7은 도 5 및 도 6과 비교하여 양면을 동시에 노광하는 예를 보인 것이다.
도 8은 도 4의 다열 리드형 리드프레임의 제조방법의 또다른 예를 보인 개념도이다. 이러한 도 8은 도 7과 비교하여 상면을 먼저 박리한 후 상면 패턴에 경화를 필링하는 예를 보인 것이다.
이처럼 본 발명은 경화제를 이용하여 다열 리드형 리드프레임을 제조하여 고집적화에 적합한 다열 리드형 리드프레임을 제조하고 대량생산에 적용가능한 공정을 구현하게 되는 것이다.
이상에서 본 발명의 바람직한 실시예에 한정하여 설명하였으나, 본 발명은 이에 한정되지 않고 다양한 변화와 변경 및 균등물을 사용할 수 있다. 따라서 본 발명은 상기 실시예를 적절히 변형하여 응용할 수 있고, 이러한 응용도 하기 특허청구범위에 기재된 기술적 사상을 바탕으로 하는 한 본 발명의 권리범위에 속하게 됨은 당연하다 할 것이다.
도 1은 종래 다열 리드형 리드프레임의 제조방법을 보인 개념도이다.
도 2는 본 발명에 의해 형성된 다열 리드형 리드프레임의 개념도이다.
도 3은 본 발명의 일 실시예에 의한 다열 리드형 리드프레임의 단면도로서, 도 2에서 A-B의 절단면에 대한 단면도이다.
도 4는 본 발명의 일 실시예에 의한 다열 리드형 리드프레임의 제조방법을 보인 흐름도이다.
도 5는 도 4의 다열 리드형 리드프레임의 제조방법의 일 예를 보인 개념도이다.
도 6은 도 4의 다열 리드형 리드프레임의 제조방법의 다른 예를 보인 개념도이다.
도 7은 도 4의 다열 리드형 리드프레임의 제조방법의 또다른 예를 보인 개념도이다.
도 8은 도 4의 다열 리드형 리드프레임의 제조방법의 또다른 예를 보인 개념도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
30 : 다열 리드형 리드프레임
32 : 다이 패드부
34 : 내부 리드부
36 : 리드프레임
38 : 감광제
40 : 패턴 마스크
42 : 경화제
44 : 도금층

Claims (11)

  1. 다이 패드부와 내부 리드부를 형성하는 리드프레임과;
    상기 리드프레임에 형성된 패턴에 필링된 경화제와;
    상기 리드프레임에 형성된 도금층;
    을 포함하여 구성된 것을 특징으로 하는 다열 리드형 리드프레임.
  2. 청구항 1에 있어서,
    상기 경화제는,
    에폭시 레진 또는 감광성 잉크인 것을 특징으로 하는 다열 리드형 리드프레임.
  3. 청구항 1에 있어서,
    상기 도금층은,
    전해 또는 무전해의 Ni, Pd, Au, Sn, Ag, Co 중에서 하나 또는 2 이상의 2 원 또는 3 원 합금체를 이용하여 단층 또는 다층을 사용하는 것을 특징으로 하는 다열 리드형 리드프레임.
  4. 청구항 1 내지 청구항 3 중 어느 하나의 항에 있어서,
    상기 다열 리드형 리드프레임은,
    상기 도금층이 상기 경화제보다 높게 돌출된 것을 특징으로 하는 다열 리드형 리드프레임.
  5. 청구항 1 내지 청구항 3 중 어느 하나의 항에 있어서,
    상기 다열 리드형 리드프레임은,
    상기 도금층이 없는 부분은 움푹 파인 구조인 것을 특징으로 하는 다열 리드형 리드프레임.
  6. 반도체 패키지용 리드프레임 원자재를 패터닝하여 패턴을 형성하는 제 1 단계와;
    상기 리드프레임의 패턴 부분을 경화제로 필링하는 제 2 단계와;
    상기 리드프레임을 도금하여 도금층을 형성하는 제 3 단계와;
    상기 리드프레임을 패터닝하여 다열 리드형 리드프레임을 제조하는 제 4 단계;
    를 포함하여 수행하는 것을 특징으로 하는 다열 리드형 리드프레임의 제조방 법.
  7. 청구항 6에 있어서,
    상기 제 1 단계는,
    상기 리드프레임의 양면에 감광제인 액상 또는 DFR을 이용하여 도포하는 단계와;
    상기 리드프레임의 양면에 마스크를 이용하여 노광하는 단계와;
    상기 리드프레임을 현상하는 단계와;
    상기 리드프레임의 일면을 에칭하고 박리하여 패턴을 구현하는 단계;
    를 포함하여 수행하는 것을 특징으로 하는 다열 리드형 리드프레임의 제조방법.
  8. 청구항 6에 있어서,
    상기 제 2 단계는,
    상기 리드프레임의 일면을 박리하는 단계와;
    상기 리드프레임의 에칭된 부분을 경화제로 필링하는 단계와;
    상기 리드프레임의 타면을 패턴 마스크를 이용하여 노광 및 현상하는 단계;
    를 포함하여 수행하는 것을 특징으로 하는 다열 리드형 리드프레임의 제조방 법.
  9. 청구항 6에 있어서,
    상기 제 2 단계는,
    상기 리드프레임의 일면을 패턴 마스크를 이용하여 노광 및 현상하는 단계와;
    상기 리드프레임의 에칭된 부분을 경화제로 필링하는 단계와;
    상기 리드프레임의 타면을 박리하는 단계;
    를 포함하여 수행하는 것을 특징으로 하는 다열 리드형 리드프레임의 제조방법.
  10. 청구항 6 내지 청구항 9 중 어느 하나의 항에 있어서,
    상기 제 3 단계는,
    상기 리드프레임의 양면 또는 일 부분을 도금하는 것을 특징으로 하는 다열 리드형 리드프레임의 제조방법.
  11. 청구항 6 내지 청구항 9 중 어느 하나의 항에 있어서,
    상기 제 4 단계는,
    에칭 공정으로 패터닝하는 것을 특징으로 하는 다열 리드형 리드프레임의 제조방법.
KR1020080027475A 2008-03-25 2008-03-25 다열 리드형 리드프레임 및 그 제조방법 KR100975977B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080027475A KR100975977B1 (ko) 2008-03-25 2008-03-25 다열 리드형 리드프레임 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080027475A KR100975977B1 (ko) 2008-03-25 2008-03-25 다열 리드형 리드프레임 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090102187A KR20090102187A (ko) 2009-09-30
KR100975977B1 true KR100975977B1 (ko) 2010-08-13

Family

ID=41359692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080027475A KR100975977B1 (ko) 2008-03-25 2008-03-25 다열 리드형 리드프레임 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100975977B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101293181B1 (ko) * 2011-11-29 2013-08-05 엘지이노텍 주식회사 발광 다이오드 패키지 제조 방법 및 발광 다이오드 패키지용 리드 프레임

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378281B (zh) * 2012-04-23 2016-01-20 长华科技股份有限公司 发光二极管导线架的前制程及其结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162342A (ja) * 1995-12-13 1997-06-20 Fujitsu Ltd 半導体装置及びその製造方法
JPH10116957A (ja) 1996-10-14 1998-05-06 Dainippon Printing Co Ltd リードフレーム部材とその製造方法
KR100250134B1 (ko) 1997-02-26 2000-04-01 유무성 리이드 프레임 제조 방법 및 그에 의한 리이드 프레임
JP2000124376A (ja) 1999-11-01 2000-04-28 Seiko Epson Corp リードフレームの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162342A (ja) * 1995-12-13 1997-06-20 Fujitsu Ltd 半導体装置及びその製造方法
JPH10116957A (ja) 1996-10-14 1998-05-06 Dainippon Printing Co Ltd リードフレーム部材とその製造方法
KR100250134B1 (ko) 1997-02-26 2000-04-01 유무성 리이드 프레임 제조 방법 및 그에 의한 리이드 프레임
JP2000124376A (ja) 1999-11-01 2000-04-28 Seiko Epson Corp リードフレームの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101293181B1 (ko) * 2011-11-29 2013-08-05 엘지이노텍 주식회사 발광 다이오드 패키지 제조 방법 및 발광 다이오드 패키지용 리드 프레임

Also Published As

Publication number Publication date
KR20090102187A (ko) 2009-09-30

Similar Documents

Publication Publication Date Title
US20090102063A1 (en) Semiconductor package and method for fabricating the same
KR101609016B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
US8671564B2 (en) Substrate for flip chip bonding and method of fabricating the same
JP2008153622A (ja) 半導体パッケージおよびこの製造方法
KR101648602B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
KR100975977B1 (ko) 다열 리드형 리드프레임 및 그 제조방법
KR20120031681A (ko) 반도체 패키지 및 그 제조 방법
JP2014090206A (ja) 樹脂封止型半導体装置
US11289405B2 (en) Semiconductor device
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
KR101036354B1 (ko) 다열 리드프레임 및 반도체 칩 패키지 및 그 제조방법
KR101036351B1 (ko) 반도체 패키지용 다열형 리드리스 프레임 및 그 제조방법
KR100963578B1 (ko) 다열 리드 프레임 및 그 제조방법
US20070105270A1 (en) Packaging methods
US8384216B2 (en) Package structure and manufacturing method thereof
JP2014138155A (ja) 半導体素子搭載用基板及び半導体装置
KR101187913B1 (ko) 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법
KR20090131776A (ko) 다열형 리드리스 리드프레임 및 그의 반도체 패키지 및그의 제조방법
KR101001874B1 (ko) 반도체 패키지용 다열형 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
JP4068729B2 (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
KR101250379B1 (ko) 반도체 패키지의 다열 리드프레임 및 그 제조방법
KR101148100B1 (ko) 다열형 리드프레임 및 반도체 패키지의 제조방법
KR101047874B1 (ko) 리드프레임 및 반도체 패키지 및 그의 제조방법
KR101139971B1 (ko) 능동소자 매립형 리드 프레임 및 반도체 패키지 및 그의 제조방법
KR101234141B1 (ko) 리드프레임 및 이를 이용한 반도체패키지, 이들의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140708

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150804

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160802

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 9