KR100963578B1 - 다열 리드 프레임 및 그 제조방법 - Google Patents

다열 리드 프레임 및 그 제조방법 Download PDF

Info

Publication number
KR100963578B1
KR100963578B1 KR1020080027483A KR20080027483A KR100963578B1 KR 100963578 B1 KR100963578 B1 KR 100963578B1 KR 1020080027483 A KR1020080027483 A KR 1020080027483A KR 20080027483 A KR20080027483 A KR 20080027483A KR 100963578 B1 KR100963578 B1 KR 100963578B1
Authority
KR
South Korea
Prior art keywords
lead frame
patterning
plating
row lead
forming
Prior art date
Application number
KR1020080027483A
Other languages
English (en)
Other versions
KR20090102195A (ko
Inventor
김지윤
신현섭
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020080027483A priority Critical patent/KR100963578B1/ko
Publication of KR20090102195A publication Critical patent/KR20090102195A/ko
Application granted granted Critical
Publication of KR100963578B1 publication Critical patent/KR100963578B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 다열 리드 프레임 및 그 제조방법을 제공하기 위한 것으로, 리드 프레임 소재의 한 면에 패턴면을 갖는 패터닝부를 형성하는 제 1 단계와; 상기 패터닝부의 패턴면은 코팅층을 형성하고, 패턴면의 이면은 보호층을 형성하는 제 2 단계와; 상기 패터닝부의 패턴면과 이면을 패터닝하여 양면 패터닝부를 형성하는 제 3 단계와; 상기 양면 패터닝부를 도금하여 도금층을 형성하는 제 4 단계와; 상기 양면 패터닝부에 대해 상기 보호층을 제거하여 리드 프레임을 완성하는 제 5 단계;를 포함하여 구성함으로서, 금속성 캐리어 재료를 부분 에칭 및 선택도금을 통하여 다열 리드 프레임을 제조하여 기존의 금속성 캐리어 재료 도입 및 리드 프레임 구조 형성을 위한 도금에 의한 공정에서 발생하는 문제점과 캐리어 재료의 완전 제거에 따른 원재료비 상승에 대한 부분을 제거한 생산성 증가 및 상대적으로 원가 절감이 가능한 다열 리드 프레임을 제조할 수 있게 되는 것이다.
다열 리드, 리드 프레임, 선택도금, 캐리어 재료, 에칭, 감광성 레지스터 코팅, 갭 필링

Description

다열 리드 프레임 및 그 제조방법{Structure and manufacture method for multi-row lead frame}
본 발명은 반도체 패키지의 다열 리드 프레임에 관한 것으로, 특히 종래의 다열 리드 프레임 제조의 경우 패턴 형성 및 도금을 위해 에칭 가능한 금속성 캐리어 재료를 이용하여 반도체 칩 실장 및 몰딩 후 최종적으로 에칭하여 완전히 제거하는 방법에 의해 제조하는데, 본 발명에서는 금속성 캐리어 재료를 부분 에칭 및 선택도금을 통하여 다열 리드 프레임을 제조함으로써 기존의 금속성 캐리어 재료 도입 및 리드 프레임 구조 형성을 위한 도금 공정에서 발생하는 문제점과 칩 실장 및 몰딩 후 캐리어 재료의 완전 제거에 따른 원재료비 상승에 대한 부분을 제거할 수 있다. 그 결과로써 생산성 증대 및 상대적으로 원가 절감이 가능한 다열 리드 프레임을 제조하고, 또한 감광성 고분자 물질을 코팅함으로써 보다 다양한 표면처리와 신뢰성 향상을 구현할 수 있게 되는 다열 리드 프레임 및 그 제조방법에 관한 것이다.
일반적으로 반도체 패키지는 반도체 칩 자체만으로는 외부로부터 전기를 공급받아 전기 신호를 전달해 주거나 전달받을 수 없기 때문에, 반도체 칩이 각종 전기적인 신호를 외부와 주고받기 위하여 칩을 패키징하는 것이 필요하다. 최근에는 칩의 크기 축소, 열방출 능력 및 전기적 수행능력 향상, 신뢰성 향상, 제조비용 등을 고려하여, 리드 프레임, 인쇄회로기판, 회로필름 등의 각종 부재를 이용하여 다양한 구조로 제조되고 있다.
그리고 반도체 칩의 고집적화 추세에 따라서 반도체 칩과 외부회로기판 사이의 전기적인 연결선(Lead)인 입, 출력 단자의 수를 증가시킬 필요가 있다. 이를 위하여, 서로 별도로 칩과 외부회로를 연결하는 2열 이상의 배열을 가지는 리드들을 구비한 다열(multi-row) 리드 프레임의 반도체 패키지가 주목받고 있다.
미국특허등록 제 7,270,867 호와 같은 종래의 다열 리드 프레임 제조 방법의 경우는 다열 I/O(Input / Output) Pad 구현을 위해 금속성 캐리어 재료를 도입하여 감광성 포토 레지스트(액상, 고상)를 이용하여 도금되는 패턴을 형성하여 와이어 본딩 또는 솔더링을 위한 표면 처리 도금 (Au / Ni / Cu / Ni / Au) 후 알칼리 박리액을 사용하여 포토 레지스트를 제거한다.
이후 조립공정에서 와이어 본딩을 통해 반도체 칩을 실장한 후 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC)를 사용하여 몰딩을 진행하고, 최종적으로 하부 기판과 접합되는 부위의 금속성 캐리어 재료를 에칭으로 완전히 제거하여 완성된다.
이 방법을 통하여 일반적인 리드 프레임의 제조 공법(에칭, 스템핑)과 달리 PWB(Printed Wiring Board, 인쇄 배선 기판)에서 구현 가능했던 단위 크기에서의 디자인 자유도가 향상된 다열 I/O Pad 제공, PWB 보다 상대적으로 저렴한 공정 비용, 우수한 열 방출, 전기적 특성 및 박형 리드 프레임 제작이 가능하였다.
그러나 미국특허등록 제 7,270,867 호와 같은 종래의 다열 리드 프레임 제조 방법은 리드 프레임의 기본 형태를 구성(Cu 도금)하기 위한 두께 도금 시 도금 시간이 기존의 에칭/스템핑 방식에 비교할 수 없을 만큼 장시간이 소요되며, 도금 편차 또한 크게 발생하여 생산성 저하 및 평탄한 두께 분포를 구현하기 힘들게 되는 문제점이 있었다.
또한 다층 순차 도금을 위한 추가적인 전/후처리 공정의 도입, 도금 층간 정합성 및 도금 편차에 따른 도금 후 오버 행(overhang)의 발생으로 인해 포토 레지스트 미박리와 같은 불량이 나타난다.
실제 다열 리드 프레임 제조를 위해 양산 공정에 적용하였을 경우에는 반복적인 포토 레지스트 도포, 노광, 현상 등의 공정 도입과 캐리어로써 사용되는 소재를 에칭을 통해 모두 제거해야 하는 등 캐리어 소재 부분에서 발생하는 원자재의 값을 상승시키는 문제가 있다.
이를 극복하기 위한 금속 캐리어 소재를 부분 에칭하여 다열 리드 프레임을 제조하는 공법 및 패키지 프로파일을 낮추기 위해 반도체 칩 실장 부분을 에칭하는 공법이 일본특허공개 제 2007-157846 호와 일본특허공개 제 2007-150372 호에서 제안되었으나, 이러한 종래 기술 또한 다양한 표면처리 도금(특히 부분 Pd 전해/무전해 도금) 대한 대응이 힘들고, 고객사의 back etching 공정 또한 생략할 수 없는 문제점이 있었다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 금속성 캐리어 재료를 부분 에칭 및 선택도금을 통하여 다열 리드 프레임을 제조하여 기존의 금속성 캐리어 재료 도입 및 리드 프레임 구조 형성을 위한 도금에 의한 공정에서 발생하는 문제점과 캐리어 재료의 완전 제거에 따른 원재료비 상승에 대한 부분을 제거한 생산성 증가 및 상대적으로 원가 절감이 가능한 다열 리드 프레임을 제조할 수 있는 다열 리드 프레임 및 그 제조방법을 제공하는데 있다.
또한 본 발명의 다른 목적은 감광성 고분자 물질을 코팅함으로써 보다 다양한 표면처리와 신뢰성 향상이 가능한 다열 리드 프레임 및 그 제조방법을 제공하는데 있다.
도 1a 내지 도 1h는 본 발명의 일 실시예에 의한 다열 리드 프레임의 제조방법을 보인 공정도이고, 도 2a 및 2b는 도 1h의 다열 리드 프레임의 완성품에 백에칭을 수행한 예를 보인 개념도이며, 도 3은 도 2b의 다열 리드 프레임 완성품에 칩을 실장한 예를 보인 개념도이고, 도 4는 도 3의 다열 리드 프레임 완성품에 와이 어 본딩을 수행한 예를 보인 개념도이며, 도 5는 도 4의 다열 리드 프레임 완성품에 패키징을 수행한 예를 보인 개념도이다.
이에 도시된 바와 같이, 리드 프레임(11) 소재의 한 면에 패턴면을 갖는 패터닝부(14)를 형성하는 제 1 단계(도 1a ~ 도 1c 참조)와; 상기 패터닝부(14)의 패턴면은 코팅층(21)을 형성하고, 패턴면의 이면은 보호층(22)을 형성하는 제 2 단계(도 1d 참조)와; 상기 패터닝부(14)의 패턴면과 이면을 패터닝하여 양면 패터닝부(33, 34)를 형성하는 제 3 단계(도 1e, 도 1f 참조)와; 상기 양면 패터닝부(33, 34)를 도금하여 도금층(41)을 형성하는 제 4 단계(도 1g 참조)와; 상기 제 2 단계에서 형성된 패터닝부(33, 34)에 대해 상기 보호층(22)을 제거하여 리드 프레임의 완성품을 형성하는 제 5 단계(도 1h 참조);를 포함하여 수행하는 것을 특징으로 한다.
상기 제 1 단계는, 감광제인 액상 또는 DFR(Dry Film photo Resist, 드라이 필름 포토 레지스트)을 이용하여 도포하고 노광 및 현상하는 것을 특징으로 한다.
상기 제 2 단계는, 상기 코팅층(21)의 코팅 재료로 SR(Solder Resist, 솔더 레지스터) 또는 감광성 고분자 물질을 이용하는 것을 특징으로 한다.
상기 제 2 단계는, 상기 보호층(22)의 보호 재료로 PR(포토 레지스트)를 이용한 것을 특징으로 한다.
상기 제 3 단계는, 상기 양면 패터닝부(33, 34) 형성시, 동시 패터닝 또는 순차 패터닝에 의해 형성하는 것을 특징으로 하다.
상기 제 4 단계는, 상기 도금층(41)의 도금 재료로 전해 또는 무전해의 Ni, Pd, Au, Sn, Ag, Co 중에서 단일 성분 또는 2원 또는 3원의 합금층을 단층 혹은 복층으로 도금하는 것을 특징으로 한다.
상기 제 4 단계는, 패터닝한 상기 코팅층(21)의 높이가 상기 도금층(22)의 높이와 같거나 높도록 형성되는 것을 특징으로 한다.
상기 제 5 단계는, 본딩 및 솔더링을 위해 상기 완성품(50)의 표면 처리를 더욱 포함하여 수행하는 것을 특징으로 한다.
상기 제 5 단계에서 표면 처리는, 금속성 또는 전도성 재료를 이용하는 것을 특징으로 한다.
상기 제 5 단계에서 표면 처리는, 감광성 내산 또는 알카리성 고분자 물질로 코팅을 실시하여 표면 처리를 수행하는 것을 특징으로 한다.
상기 다열 리드 프레임의 제조 방법은, 상기 완성품(50)에 대해 하부 백에칭을 수행하는 제 6 단계(도 2a, 도 2b 참조);를 더욱 포함하여 수행하는 것을 특징으로 한다.
상기 제 6 단계는, 상기 패터닝부(14)의 일부까지만 백에칭하거나 또는 상기 코팅층(21)과 닿도록 백에칭하는 것을 특징으로 한다.
상기 다열 리드 프레임의 제조 방법은, 상기 완성품(50)에 대해 접착제(71)를 붙인 후 칩(72)을 실장하는 제 7 단계(도 3 참조)와; 상기 완성품(50)에 대해 와이어(81) 본딩을 수행하는 제 8 단계(도 4 참조)와; 상기 완성품(50)에 대해 패키징(91)을 수행하는 제 9 단계(도 5 참조);를 더욱 포함하여 수행하는 것을 특징으로 한다.
한편 본 발명의 일 실시예에 의한 다열 리드 프레임은, 상면과 하면을 구비하고, 상면과 하면 중에서 일면에만 패턴면이 형성된 패터닝부(14)와; 상기 패터닝부(14)의 상면과 하면의 양면에 패터닝된 후, 상기 패터닝부(14)의 상면과 하면 중에서 일면에 패터닝된 부분은 유지되어 상기 패터닝부(14)의 패턴면에만 형성되고, 상기 패터닝부(14)의 상면과 하면 중에서 이면에 패터닝된 부분은 제거되는 양면 패터닝부(33)와; 상기 패터닝부(14)의 상면과 하면에 형성되되, 상기 패터닝부(14)의 상면과 하면 중의 일면에서는 상기 패터닝부(14)의 패턴면 중에서 상기 양면 패터닝부(33)가 형성되지 않은 면에 형성되고, 상기 패터닝부(14)의 상면과 하면 중의 이면에서는 상기 양면 패터닝부(33)가 제거된 부분에 형성된 도금층(41);을 포함하여 구성된 것을 특징으로 한다.
또한 본 발명의 일 실시예에 의한 다열 리드 프레임은, 리드 프레임(11) 소재에 대해 한 면은 코팅층(21)과 도금층(41)으로 구성되고, 다른 한 면은 도금층(41)으로 구성된 것을 특징으로 한다.
상기 다열 리드 프레임은, 상기 코팅층(21)의 높이는 상기 도금층(41)의 높이와 같거나 보다 높은 것을 특징으로 한다.
상기 코팅층(21)의 코팅 재료는, SR 또는 감광성 고분자 물질인 것을 특징으로 한다.
상기 도금층(41)의 도금 재료는, 전해 또는 무전해의 Ni, Pd, Au, Sn, Ag, Co 중에서 단일 성분 또는 2원 또는 3원의 합금층을 단층 혹은 복층으로 도금하는 것을 특징으로 한다.
상기 다열 리드 프레임은, 상기 리드 프레임(11) 소재의 제 1 면은 상기 코팅층(21)이 놓인 부분이 일부 또는 전체가 움푹 파인 구조를 갖는 것을 특징으로 한다.
상기 다열 리드 프레임은, 상기 리드 프레임(11) 소재의 제 2 면은 상기 도금층(41)이 없는 부분이 움푹 파인 구조를 갖는 것을 특징으로 한다.
상기 움푹 파인 구조는, 상기 코팅층(21)과 접촉할 만큼의 깊이까지 형성된 것을 특징으로 한다.
상기 다열 리드 프레임은, 상기 리드 프레임의 완성품(50)에 대해 접착제(71)를 붙인 후 실장된 칩(72)과; 상기 리드 프레임의 완성품(50)에 대해 와이어 본딩이 수행된 와이어(81)와; 상기 리드 프레임의 완성품(50)을 패키징화시킨 패키징(91);을 더욱 포함하여 구성된 것을 특징으로 한다.
종래의 에칭/스템핑 리드 프레임의 경우 일반적인 제조 방법으로는 리드선이 없는 다열(multi low) I/O pad 구현이 불가능하며 미세피치 구현, 경박 및 소형화 하기 어려운 단점이 있다. 이러한 문제를 해결하기 위하여 다열 리드 프레임을 제조를 위한 다양한 방법들이 제안되고 있으며 타 제안과 달리 본 발명에서 제안하는 방법에 의한 효과는 다음과 같다.
첫째, 본 발명의 제조 공정을 거친 리드리스 칩 캐리어 리드 프레임은 종래의 리드 프레임과 달리 도금으로 리드 프레임을 형성하지 않고 원소재의 패턴 도금 및 선택적 에칭을 사용함으로써 기존 도금 공정을 이용한 다열 리드 프레임 제조 후 사용된 캐리어 소재를 칩 조립 후 완전히 제거하지 않으므로 생산성 및 원가 절감에 큰 효과가 기대된다.
둘째, 종래의 리드 프레임의 경우 다이 패드부와 프레임부 사이의 영역 축소가 제한되어 있기 때문에 리드부와 다이 패드부 위의 반도체 소자를 접속하는 본딩 와이어의 길이가 상대적으로 길어져 비용 면에서 불리했으나, 본 발명의 실시 형태에 따르면 다이 패드부와 리드 사이의 간격이 작아짐으로써 본딩 와이어 비용 절감이 가능하며, 전기적 특성 또한 향상 시킬 수 있다. 또한 선택적 에칭 및 도금을 통해 다이 패드부와 리드 사이의 간격에 생긴 스페이스에 용이하게 단자를 증가시키는 것이 가능하다. (단자의 다수화 실현 가능)
셋째, 본 발명에서는 일반적인 에칭에 의한 리드 프레임 제조 공정을 수정하 여 다열 리드 프레임 제조가 가능하므로 다열 리드 프레임 제조를 위한 기존 리드 프레임 공정의 신규 투자비 부분을 최소화 할 수 있다. (기존 R to R(Roll to Roll) 공정 부분 활용 가능)
넷째, 본 발명의 다열 리드 프레임은 일반적인 리드 프레임 소재를 사용하면서도 유사한 I/O Pin 수를 구현하기 위한 리드 프레임의 크기 및 두께를 현저하게 줄일 수 있으며, 다양한 표면 처리와 공정을 도입함으로써 여러 형태의 리드 프레임 제조가 가능하다. (flip chip lead frame, System in package lead frame 등)
다섯째, 본 발명에서는 에칭된 리드 프레임의 회로 사이에 감광성 고분자 물질(대표적으로 Solder resistor)을 충진함으로써 리드 프레임 제조 공정 시 발생하는 EMC(Epoxy Molding Compound, 에폭시 몰딩 컴파운드)와의 접착력을 향상시키며 고분자 물질로 형성된 패턴 도금부위에 단차를 구현함으로써 칩 실장 시 발생하는 EBO/RBO(Epoxy/Resin Bleed Out) 불량을 효과적으로 최소화 할 수 있으며 후 공정으로 하부를 에칭함으로써 기존의 다열 리드 프레임에서 금속 캐리어 재료를 최종적으로 제거되는 고객사의 알칼리 백 에칭(back etching) 공정을 최소화 또는 생략할 수 있다.
여섯째, 본 발명에서는 상부/하부 또는 선택적으로 한 면에 감광성 고분자 물질(대표적으로 Solder resistor)을 코팅함으로써 기존의 액상/필름 포토 레지스터로 구현할 수 없었던 다양한 방법의 표면처리 패턴 도금(특히 전해 팔라듐 도금과 같은 알칼리 환경에서의 도금, 일반적으로 알칼리 조건에서 현상된 포토 레지스터는 용출됨)이 가능하며, 필요시 상/하부에 액상/필름형 감광성 물질을 사용하여 현상한 후 전해/무전해 도금을 행하여 상/하부가 다른 이형도금을 구현할 수 있다.
이와 같이 구성된 본 발명에 의한 다열 리드 프레임 및 그 제조방법의 바람직한 실시예를 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 이는 사용자, 운용자의 의도 또는 판례 등에 따라 달라질 수 있으며, 이에 따라 각 용어의 의미는 본 명세서 전반에 걸친 내용을 토대로 해석되어야 할 것이다.
먼저 본 발명은 금속성 캐리어 재료를 부분 에칭 및 선택도금을 통하여 다열 리드 프레임을 제조하여 기존의 제조 공법에서의 금속성 캐리어 재료 도입 및 다열 리드 프레임 구조 형성을 위한 도금에 의한 공정에서 발생하는 문제점과 캐리어 재료의 완전 제거에 따른 원재료비 상승에 대한 부분을 제거한 것이다. 이를 통해 생산성 증가 및 상대적으로 원가 절감이 가능한 다열 리드 프레임을 제조하고, 또한 감광성 고분자 물질을 코팅함으로써 보다 다양한 표면처리와 신뢰성 향상이 가능하도록 하고자 한 것이다.
그래서 본 발명은 리드 프레임의 원자재의 한 면에 액상/필름형 감광제를 도포 및 노광/현상하며, 한 면에 다열 I/O pad 및 반도체 칩이 실장 될 Die pad를 형 성한 뒤 하프 에칭(half etching)을 진행한다.
이후 감광성 고분자 물질(내 산성/알칼리성, 대표적으로 Solder resistor)을 코팅 및 하프 에칭(half etching)된 면에 갭 필링(Gap filling)하거나 동시에 한 면에 감광성 액상/필름의 레지스터를 접합하여 노광/현상을 통해 한 면에는 와이어 본딩 및 반도체 칩 실장을 위한 패드(Pad)를 형성하고 다른 면에는 하부 반도체 기판과 접합을 위한 솔더링 패드(Pad)를 형성한다.
와이어 본딩 또는 솔더링을 위한 다양한 표면처리 도금(전해/무전해의 Ni, Pd, Au, Sn, Ag, Co 등)을 진행하며 도금 후 한 면의 감광성 레지스터를 제거한다. 이때 상부와 하부의 다열 Pad 부분은 독립적으로 존재하지 않고 서로 연결된 형태를 이룬다.
이때 연결된 I/O 및 반도체 칩 실장 Pad는 고객사의 디자인 및 내부 공정에 따라 하부를 에칭함으로써 독립적으로 형성될 수도 있다.
고객사의 어셈블리 공정(와이어 본딩 및 에폭시 몰딩)을 통해 다열 리드 프레임은 소재의 산화를 촉진시키는 외부의 열이나 습기로부터 반도체 칩이 보호된다.
이후 레이저 또는 기계적인 가공을 통해 하부 반도체 기판에 실장할 수 있는 독립적인 패키지가 형성된다.
이를 도면을 참조하여 좀 더 상세히 설명하면 다음과 같다.
도 1a 내지 도 1h는 본 발명의 일 실시예에 의한 다열 리드 프레임의 제조방법을 보인 공정도이다.
그래서 제 1 단계에서, 리드 프레임(11) 소재의 한 면에 포토 레지스트(Photo Resist, PR) 필름을 형성한다. 이때 PR은 액상도 가능하다(도 1a 참조). 그리고 포토 레지스트(PR)가 형성된 리드 프레임(11)의 소재에 마스크(13)를 씌운다(도 1b 참조). 그런 다음 리드 프레임(11) 소재에서 패턴면을 갖는 패터닝부(14)를 형성한다(도 1c 참조). 이때 감광제인 액상 또는 DFR(Dry Film photo Resist, 드라이 필름 포토 레지스트)을 이용하여 도포하고 노광 및 현상하게 된다.
또한 제 2 단계에서, 패터닝부(14)의 패턴면은 SR(Solder Resist, 솔더 레지스터) 또는 감광성 고분자 물질을 이용한 코팅 재료를 사용하여 코딩층(21)을 형성하고, 패턴면의 이면은 동시 노광 또는 상부 노광 후 하부 노광이 가능하도록 액상 또는 필름형 PR(포토 레지스트)을 이용한 보호 재료를 사용하여 보호층(22)을 형성한다(도 1d 참조).
그리고 제 3 단계에서, 패터닝부(14)의 패턴면과 이면에 마스크(31, 32)를 씌운다(도 1e 참조). 그런 다음 패터닝부(14)의 패턴면과 이면을 패터닝하여 양면 패터닝부(33, 34)를 형성한다(도 1f 참조). 이때 양면 패터닝부(33, 34)의 형성시, 동시 패터닝 또는 순차 패터닝에 의해 형성할 수 있다.
또한 제 4 단계에서, 양면 패터닝부(33, 34)를 도금하여 도금층(41)을 형성한다. 이때 도금층(41)의 도금 재료는 전해/무전해의 Ni, Pd, Au, Sn, Ag, Co 와 같은 단일 성분 또는 2원, 3원의 합금층을 단층 혹은 복층으로 도금할 수 있다. 또한 코팅층(21)의 높이가 도금층(41)의 높이보다 높도록 하여 도금층(41)을 형성한다(도 1g 참조).
또한 제 5 단계에서, 도금한 양면 패터닝부(33, 34)의 도금층(41)인 포토 레지스트를 제거하여 다열 리드 프레임의 완성품(50)을 제조한다. 이때 본딩 및 솔더링을 위해 완성품(50)의 표면 처리를 더욱 포함하여 수행할 수 있다. 그리고 표면 처리는 금속성 또는 전도성 재료를 이용한다. 또한 표면 처리는 감광성 내산/알카리성 고분자 물질로 코팅을 실시하여 표면 처리를 수행할 수 있다(도 1h 참조).
한편 도 2a 및 2b는 도 1h의 다열 리드 프레임의 완성품에 백에칭을 수행한 예를 보인 개념도이다.
그래서 완성품(50)에 대해 하부 백에칭을 수행한다. 이러한 백에칭은 패터닝부(14)의 일부까지만 백에칭하거나 또는 코팅층(21)과 닿도록 백에칭 할 수 있다.
도 3은 도 2b의 다열 리드 프레임 완성품에 칩을 실장한 예를 보인 개념도이다.
그래서 완성품(50)에 대해 접착제(71)를 붙인 후 칩(72)을 실장할 수 있다.
도 4는 도 3의 다열 리드 프레임 완성품에 와이어 본딩을 수행한 예를 보인 개념도이다.
그래서 완성품(50)에 대해 와이어(81) 본딩을 수행할 수 있다.
도 5는 도 4의 다열 리드 프레임 완성품에 패키징을 수행한 예를 보인 개념도이다.
그래서 완성품(50)에 대해 패키징(91)을 수행할 수 있다.
이처럼 본 발명은 금속성 캐리어 재료를 부분 에칭 및 선택도금을 통하여 다열 리드 프레임을 제조하여 기존의 금속성 캐리어 재료 도입 및 리드 프레임 구조 형성을 위한 도금에 의한 공정에서 발생하는 문제점과 캐리어 재료의 완전 제거에 따른 원재료비 상승에 대한 부분을 제거한 생산성 증가 및 상대적으로 원가 절감이 가능한 다열 리드 프레임을 제조하고, 또한 감광성 고분자 물질을 코팅함으로써 보다 다양한 표면처리와 신뢰성 향상이 가능하게 된다.
이상에서 실시예를 들어 본 발명을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서 본 발명에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술적 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
도 1a 내지 도 1h는 본 발명의 일 실시예에 의한 다열 리드 프레임의 제조방법을 보인 공정도이다.
도 2a 및 2b는 도 1h의 다열 리드 프레임의 완성품에 백에칭을 수행한 예를 보인 개념도이다.
도 3은 도 2b의 다열 리드 프레임 완성품에 칩을 실장한 예를 보인 개념도이다.
도 4는 도 3의 다열 리드 프레임 완성품에 와이어 본딩을 수행한 예를 보인 개념도이다.
도 5는 도 4의 다열 리드 프레임 완성품에 패키징을 수행한 예를 보인 개념도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 리드 프레임 소재
12, 22 : PR
13, 31, 32 : 마스크
14 : 패터닝부
21 : 코팅층
22 : 보호층
33, 34 : 양면 패터닝부
41 : 도금층
50 : 완성품
61 : 백에칭
71 : 접착제
72 : 칩
81 : 와이어
91 : 패키징

Claims (21)

  1. 리드 프레임 소재의 한 면에 패턴면을 갖는 패터닝부를 형성하는 제 1 단계와;
    상기 패터닝부의 패턴면은 코팅층을 형성하고, 패턴면의 이면은 보호층을 형성하는 제 2 단계와;
    상기 패터닝부의 패턴면과 이면을 패터닝하여 양면 패터닝부를 형성하는 제 3 단계와;
    상기 양면 패터닝부를 도금하여 도금층을 형성하는 제 4 단계와;
    상기 제 2 단계에서 형성된 패터닝부에 대해 상기 보호층을 제거하여 리드 프레임의 완성품을 형성하는 제 5 단계;
    를 포함하여 수행하는 것을 특징으로 하는 다열 리드 프레임의 제조방법.
  2. 청구항 1에 있어서,
    상기 제 1 단계는,
    감광제인 액상 또는 DFR을 이용하여 도포하고 노광 및 현상하는 것을 특징으로 하는 다열 리드 프레임의 제조방법.
  3. 청구항 1에 있어서,
    상기 제 2 단계는,
    상기 코팅층의 코팅 재료로 SR 또는 감광성 고분자 물질을 이용하는 것을 특징으로 하는 다열 리드 프레임의 제조방법.
  4. 청구항 1에 있어서,
    상기 제 2 단계는,
    상기 보호층의 보호 재료로 PR을 이용한 것을 특징으로 하는 다열 리드 프레임의 제조방법.
  5. 청구항 1에 있어서,
    상기 제 3 단계는,
    상기 양면 패터닝부 형성시, 동시 패터닝 또는 순차 패터닝에 의해 형성하는 것을 특징으로 하는 다열 리드 프레임의 제조방법.
  6. 청구항 1에 있어서,
    상기 제 4 단계는,
    상기 도금층의 도금 재료로 전해 또는 무전해의 Ni, Pd, Au, Sn, Ag, Co 중에서 단일 성분 또는 2원 또는 3원의 합금층을 단층 혹은 복층으로 도금하는 것을 특징으로 하는 다열 리드 프레임의 제조방법.
  7. 청구항 1에 있어서,
    상기 제 4 단계는,
    패터닝한 상기 코팅층의 높이가 상기 도금층의 높이와 같거나 높도록 도금하는 것을 특징으로 하는 다열 리드 프레임의 제조방법.
  8. 청구항 1에 있어서,
    상기 제 5 단계는,
    본딩 및 솔더링을 위해 상기 완성품의 표면 처리를 더욱 포함하여 수행하는 것을 특징으로 하는 다열 리드 프레임의 제조방법.
  9. 청구항 8에 있어서,
    상기 제 5 단계에서 표면 처리는,
    금속성 또는 전도성 재료를 이용하는 것을 특징으로 하는 다열 리드 프레임 의 제조방법.
  10. 청구항 8에 있어서,
    상기 제 5 단계에서 표면 처리는,
    감광성 내산 또는 알카리성 고분자 물질로 코팅을 실시하여 표면 처리를 수행하는 것을 특징으로 하는 다열 리드 프레임의 제조방법.
  11. 청구항 1 내지 청구항 10 중 어느 하나의 항에 있어서,
    상기 다열 리드 프레임의 제조 방법은,
    상기 완성품에 대해 하부 백에칭을 수행하는 제 6 단계;
    를 더욱 포함하여 수행하는 것을 특징으로 하는 다열 리드 프레임의 제조방법.
  12. 청구항 11에 있어서,
    상기 제 6 단계는,
    상기 패터닝부의 일부까지만 백에칭하거나 또는 상기 코팅층과 닿도록 백에칭하는 것을 특징으로 하는 다열 리드 프레임의 제조방법.
  13. 청구항 12에 있어서,
    상기 다열 리드 프레임의 제조 방법은,
    상기 완성품에 대해 접착제를 붙인 후 칩을 실장하는 제 7 단계와;
    상기 완성품에 대해 와이어 본딩을 수행하는 제 8 단계와;
    상기 완성품에 대해 패키징을 수행하는 제 9 단계;
    를 더욱 포함하여 수행하는 것을 특징으로 하는 다열 리드 프레임의 제조방법.
  14. 상면과 하면을 구비하고, 상면과 하면 중에서 일면에만 패턴면이 형성된 패터닝부와;
    상기 패터닝부의 상면과 하면의 양면에 패터닝된 후, 상기 패터닝부의 상면과 하면 중에서 일면에 패터닝된 부분은 유지되어 상기 패터닝부의 패턴면에만 형성되고, 상기 패터닝부의 상면과 하면 중에서 이면에 패터닝된 부분은 제거되는 양면 패터닝부와;
    상기 패터닝부의 상면과 하면에 형성되되, 상기 패터닝부의 상면과 하면 중의 일면에서는 상기 패터닝부의 패턴면 중에서 상기 양면 패터닝부가 형성되지 않은 면에 형성되고, 상기 패터닝부의 상면과 하면 중의 이면에서는 상기 양면 패터닝부가 제거된 부분에 형성된 도금층;
    을 포함하여 구성된 것을 특징으로 하는 다열 리드 프레임.
  15. 삭제
  16. 삭제
  17. 청구항 14에 있어서,
    상기 도금층의 도금 재료는,
    전해 또는 무전해의 Ni, Pd, Au, Sn, Ag, Co 중에서 단일 성분 또는 2원 또는 3원의 합금층을 단층 혹은 복층으로 도금된 것을 특징으로 하는 다열 리드 프레임.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 청구항 14 또는 청구항 17 있어서,
    상기 다열 리드 프레임에 접착제를 매개로 칩을 실장하고, 와이어 본딩을 통해 패키징을 구현하는 것을 특징으로 하는 다열 리드 프레임.
KR1020080027483A 2008-03-25 2008-03-25 다열 리드 프레임 및 그 제조방법 KR100963578B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080027483A KR100963578B1 (ko) 2008-03-25 2008-03-25 다열 리드 프레임 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080027483A KR100963578B1 (ko) 2008-03-25 2008-03-25 다열 리드 프레임 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090102195A KR20090102195A (ko) 2009-09-30
KR100963578B1 true KR100963578B1 (ko) 2010-06-15

Family

ID=41359697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080027483A KR100963578B1 (ko) 2008-03-25 2008-03-25 다열 리드 프레임 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100963578B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112490131A (zh) * 2020-11-27 2021-03-12 西安交通大学 一种基于刻蚀工艺的引线框架制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166985A (ja) * 1991-12-17 1993-07-02 Ibiden Co Ltd 電子部品搭載装置の製造方法
JP2000332145A (ja) * 1999-05-18 2000-11-30 Dainippon Printing Co Ltd 樹脂封止型半導体装置用の回路部材とそれを用いた樹脂封止型半導体装置および回路部材の製造方法
KR20010001160A (ko) * 1999-06-02 2001-01-05 윤종용 반도체 패키지 및 그 제조방법
KR100390728B1 (ko) 2001-06-05 2003-07-12 성우전자 주식회사 리드프레임 리워크방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166985A (ja) * 1991-12-17 1993-07-02 Ibiden Co Ltd 電子部品搭載装置の製造方法
JP2000332145A (ja) * 1999-05-18 2000-11-30 Dainippon Printing Co Ltd 樹脂封止型半導体装置用の回路部材とそれを用いた樹脂封止型半導体装置および回路部材の製造方法
KR20010001160A (ko) * 1999-06-02 2001-01-05 윤종용 반도체 패키지 및 그 제조방법
KR100390728B1 (ko) 2001-06-05 2003-07-12 성우전자 주식회사 리드프레임 리워크방법

Also Published As

Publication number Publication date
KR20090102195A (ko) 2009-09-30

Similar Documents

Publication Publication Date Title
US6025640A (en) Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
KR101609016B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
WO2004100260A1 (ja) 高密度多層プリント配線版、マルチチップキャリア及び半導体パッケージ
CN102768960B (zh) 封装结构及其制作方法
US9269677B2 (en) Fabrication method of packaging substrate
JP5626785B2 (ja) 半導体素子搭載用リードフレームおよびその製造方法
KR101040136B1 (ko) 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
CN112103194A (zh) 转接基板及其制作方法、器件封装结构
KR100963578B1 (ko) 다열 리드 프레임 및 그 제조방법
KR101001876B1 (ko) 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
KR100975977B1 (ko) 다열 리드형 리드프레임 및 그 제조방법
US20070105270A1 (en) Packaging methods
KR20130072735A (ko) 리드리스 프레임, 이를 포함하는 반도체 칩 패키지 및 그 제조 방법
KR101187913B1 (ko) 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법
KR101036351B1 (ko) 반도체 패키지용 다열형 리드리스 프레임 및 그 제조방법
KR20090131776A (ko) 다열형 리드리스 리드프레임 및 그의 반도체 패키지 및그의 제조방법
KR101001874B1 (ko) 반도체 패키지용 다열형 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
KR20100034846A (ko) 다열 리드프레임 및 반도체 칩 패키지 및 그 제조방법
KR101047874B1 (ko) 리드프레임 및 반도체 패키지 및 그의 제조방법
KR101250379B1 (ko) 반도체 패키지의 다열 리드프레임 및 그 제조방법
KR101082606B1 (ko) 다열형 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
KR101148100B1 (ko) 다열형 리드프레임 및 반도체 패키지의 제조방법
KR101036352B1 (ko) 반도체 패키지의 다열 리드 프레임 및 그 제조방법
KR101175982B1 (ko) 다열 리드 프레임 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
N231 Notification of change of applicant
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130506

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140423

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150506

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160601

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190603

Year of fee payment: 10