JP5626785B2 - 半導体素子搭載用リードフレームおよびその製造方法 - Google Patents
半導体素子搭載用リードフレームおよびその製造方法 Download PDFInfo
- Publication number
- JP5626785B2 JP5626785B2 JP2010215586A JP2010215586A JP5626785B2 JP 5626785 B2 JP5626785 B2 JP 5626785B2 JP 2010215586 A JP2010215586 A JP 2010215586A JP 2010215586 A JP2010215586 A JP 2010215586A JP 5626785 B2 JP5626785 B2 JP 5626785B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- lead frame
- semiconductor element
- mounting
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000005530 etching Methods 0.000 claims description 95
- 238000007747 plating Methods 0.000 claims description 52
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 44
- 229910052802 copper Inorganic materials 0.000 claims description 42
- 239000010949 copper Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 239000003112 inhibitor Substances 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 150000002894 organic compounds Chemical class 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 229920005989 resin Polymers 0.000 description 16
- 239000011347 resin Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 14
- 238000007789 sealing Methods 0.000 description 12
- -1 imidazole compound Chemical class 0.000 description 6
- 238000011161 development Methods 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 4
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000007921 spray Substances 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- KAESVJOAVNADME-UHFFFAOYSA-N Pyrrole Chemical compound C=1C=CNC=1 KAESVJOAVNADME-UHFFFAOYSA-N 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 150000003851 azoles Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- XZGLNCKSNVGDNX-UHFFFAOYSA-N 5-methyl-2h-tetrazole Chemical compound CC=1N=NNN=1 XZGLNCKSNVGDNX-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 150000002460 imidazoles Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Description
本発明は、ハーフエッチング面と封止樹脂の密着強度を高めることを可能とする半導体素子搭載用リードフレームの製造方法に関する。
携帯機器向けを中心として、半導体装置（パッケージ）の小型化が進んでいる。このため様々なＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）が上市されているが、特許文献１に記載された半導体装置は、これらの中でも、構成が単純で低コスト化が可能であり、また多ピン化も可能であることから、ＦＰＢＧＡ（Ｆｉｎｅ Ｐｉｔｃｈ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）の代替として期待されている。
特許文献１に記載された半導体装置の製造方法は、金属材料として主にリードフレーム用の銅材を用い、一方の面（表面側）のワイヤボンディング部、および他方の面（裏面側）の半導体素子搭載部の反対面およびワイヤボンディング部の反対面に相当する外部接続端子面の部分にめっきを施す。その後、裏面側の全面にレジストによるマスクを形成し、表面側は、形成しためっきをエッチング用マスクとして使用し、前記銅材に表面側から所定の深さとなるハーフエッチングを施し、半導体素子搭載用リードフレームを完成する。（図２参照）
そして半導体素子２１を搭載し、ボンディングワイヤ２２にて半導体素子２１の電極とリードフレームのワイヤボンディング部を接続後、半導体素子２１およびボンディングワイヤ２２等をエポキシ樹脂２３などで封止する。（図４参照）
次に外部接続端子面として形成しためっきをエッチング用マスクとして前記銅材をエッチングし、半導体素子搭載部および外部接続端子部を各々電気的に独立させ、最後にパッケージの大きさに切断し個々のパッケージを完成する。
次に外部接続端子面として形成しためっきをエッチング用マスクとして前記銅材をエッチングし、半導体素子搭載部および外部接続端子部を各々電気的に独立させ、最後にパッケージの大きさに切断し個々のパッケージを完成する。
これによれば、樹脂封止まではそれぞれの端子部（ワイヤボンディング部と外部接続端子部）がハーフエッチングの残部でつながっており、樹脂封止後に前記ハーフエッチングの残部をエッチング加工で除去するため、それぞれの外部接続端子を外形フレームとつなげておく必要がなく、そのため従来のリードフレームのような支え部が必要なく、設計の自由度が増し、例えば外部接続端子を２列以上に並べることも可能であり、小型のパッケージサイズで多ピン化が可能となる。
同様の技術として特許文献２では、表裏面に同じめっきを形成する場合、ボンディングを考慮してＡｕめっきなどの貴金属めっきを裏面側にも形成することになりコスト高となることやエッチング加工により金属面（銅面）が露出し、酸化する問題から、外部接続端子面である裏面側には安価な半田めっきを形成し、形成した半田めっきを溶融することで露出している金属面を覆う技術が開示されている。
しかしながら、特許文献１や特許文献２に記載された半導体装置は、外部接続端子と封止樹脂との接続強度が弱いという問題点がある。これは、この半導体装置の製造方法が金属板１０の片面からハーフエッチングを行い、そのハーフエッチング面が封止樹脂２３との接続面を形成するために、封止樹脂２３内の端子部形状が台形になってしまい抜け止めが形成できないためである。そのため携帯電話など取り扱い時の衝撃でパッケージに応力が加わる製品に適用する場合には、強度的な問題から信頼性が十分でない場合がある。
つまり図１（１）、（２）に示すように、ハーフエッチング面が側面となる端子部４に、庇となる金属板１０の表面側の窪み深さ３による張り出しが長いほど、封止樹脂からの抜け止めの効果が高くなることから、樹脂２３と端子部４の密着強度が増すように端子部４の窪み深さ３による庇の張り出し長さを大きくすることが望ましい。
しかし、図２に示すように、ハーフエッチングを行なう従来のエッチング加工では、エッチング量を多くすることで、端子部４に庇を形成することは可能であるが、特許文献１に記載された半導体装置は、ハーフエッチングの深さ２は通常１００μｍ程度までであり、この量を超えてエッチング量を多くする（深くハーフエッチングする）ことができず、そのときの庇が形成される大きさは５μｍ程度が限界である。またエッチング量を多くすると、エッチング中にエッチングマスクであるレジストやワイヤボンディング部に形成しためっき１１の下にある金属板１０の部分がエッチングされ、レジストやめっきの一部が折れ、形状不良の原因となることや、バリ不良となることがあり、半導体装置の信頼性を落とす要因となる。
さらに、エッチング時に、フォトレジストの開口幅を狭くすることで、相対的にエッチング量を大きくするような加工方法も可能であるが、ハーフエッチング量の半分程度以下のレジスト開口幅にする必要があり、この場合は配線のデザインに制約が出ることとなる。
さらに、エッチング時に、フォトレジストの開口幅を狭くすることで、相対的にエッチング量を大きくするような加工方法も可能であるが、ハーフエッチング量の半分程度以下のレジスト開口幅にする必要があり、この場合は配線のデザインに制約が出ることとなる。
なお、特許文献２に示されるものにおいては図面上は若干の庇状の凸部があるように示されているが、特許文献２にはこれについての具体的な大きさや製法についての説明はなく、また従来行われているエッチングでは大きな庇状の突出部は形成できないが、このことについての説明もない。
そこで、本発明は前記課題に鑑みてなされたものであり、端子部と封止樹脂との密着性を高めた半導体素子搭載用リードフレームの製造方法を提供することを目的とする。
そこで、本発明の半導体素子搭載用リードフレームは、銅板をハーフエッチング加工して形成された空間部のエッチング開始側の上端周縁は、前記空間部の側面に形成された１０〜３０μｍの窪み深さに対応する張り出し長さの庇状の突出部を有し、エッチング開始側の前記銅板表面にめっき層を有することを特徴としている。
また、本発明の半導体素子搭載用リードフレームは、前記空間部のエッチング開始側の前記めっき層周縁に前記銅板表面が幅５〜３０μｍの大きさで露出していることが好ましい。
また、本発明の半導体素子搭載用リードフレームの製造方法は、厚さ１００〜２００μｍの銅板の表裏面に所定形状のめっき層を形成し、表面側には前記形成しためっき層を覆うレジストマスクを形成し、裏面側には銅板の全面を覆うレジストマスクを形成し、前記表面側よりエッチング抑制剤として銅と親和性のある窒素を含んだ有機化合物を含有するエッチング液を用いてハーフエッチング加工を行い、前記銅板の深さ方向に銅板を貫通しないように５０〜１００μｍ溶解除去して空間部を形成するとともに、前記空間部の側面には深さ１０〜３０μｍの窪みを形成し前記空間部の上端周縁にこの窪み深さに対応する張り出し長さの庇状の突出部が形成されるようにしたことを特徴とする。
本発明において、エッチング液に含有させる銅と親和性のある窒素を含んだ有機化合物は、エッチング抑制剤として機能するものである。エッチング抑制剤は、横方向へのエッチングを抑制する作用があり、これにより端子部の上方側面部のエッチングが抑制され、上面が庇状に張り出して突出部が形状されるようにエッチングすることが出来る。従来用いられている通常のエッチング液によるエッチング法でも、横方向へのエッチング量を多くすることで庇状の突出部を形成することも可能ではあるが、横方向のエッチング量を多くしようとすると、同時に縦方向（深さ方向）へのエッチングも進むことになり、ハーフエッチング部分に貫通穴が開いてしまい、樹脂封止の際に樹脂が漏れてしまう不具合を起こす。本発明では、エッチング抑制剤を含むエッチング液を用いるため、縦方向の一定深さのエッチング量でも庇状の突出部が形成でき、上記のような問題がない。
エッチング抑制剤としては、金属板として銅材を用いる本発明の場合は、銅と親和性のある窒素を含んだ有機化合物を用いる。この窒素化合物がエッチングされた端子部上面部の側面の銅に吸着されることで端子部上方側面のエッチングが抑制され、庇形状の突出部が形成される。
銅と親和性のある窒素を含んだ有機化合物具体例としては、アゾール類が挙げられ、さらに環内にある異原子として窒素原子のみを有するアゾールが好ましい。
前記アゾールはさらにイミダゾール系化合物、トリアゾール系化合物またはテトラゾール系化合物が望ましい。
この時、エッチング液としては、第二銅イオンが７０〜１１０ｇ／リットル、第一銅イオンが５ｇ／リットル以下、塩酸が３０〜５５ｇ／リットル、添加剤として、例えばテトラゾール系化合物として０．1〜５０ｇ／リットルの組成となる。
前記アゾールはさらにイミダゾール系化合物、トリアゾール系化合物またはテトラゾール系化合物が望ましい。
この時、エッチング液としては、第二銅イオンが７０〜１１０ｇ／リットル、第一銅イオンが５ｇ／リットル以下、塩酸が３０〜５５ｇ／リットル、添加剤として、例えばテトラゾール系化合物として０．1〜５０ｇ／リットルの組成となる。
金属板をエッチング（ハーフエッチング）加工するには、形成しためっきをマスクとして用いる方法と、レジストマスクを形成して用いる方法がある。めっきをマスクとして用いると、レジストマスクを形成する工程を省略することができるが、エッチング量を多くすると形成しためっきの下にある金属板がエッチングされ、めっきの縁が折れてしまいバリ問題や形状不良を引き起こすことになる。一方レジストマスクを用いる方法では、レジストマスク形成の工程は増えるが、形成しためっきより大きい（広い）範囲をマスクすることが可能となり、エッチング量を多くすることで金属板による庇量を長くすることができるため、密着強度の向上には有利である。また、めっき層をボンディング領域等の必要最小限領域に形成すればよく、めっきをマスクを用いる方法に比してめっき金属の使用量を低減できる。
また、本発明の半導体素子搭載用リードフレームの製造方法は、前記空間部のエッチング開始側の前記めっき層周縁に前記銅板が５〜３０μｍ露出されるようにすることが好ましい。
本発明により、端子部と封止樹脂との密着性を高めた半導体素子搭載用リードフレームを得ることができる。
次に、本発明の実施の形態について説明する。
本発明の半導体素子搭載用リードフレームの製造方法は、厚さ１００〜２００μｍの銅板の表裏面に所定形状のめっき層を形成し、表面側に形成した前記めっき層を覆うレジストマスクを形成し、裏面側は銅板の全面を覆うレジストマスクを形成し、表面側よりエッチング抑制剤として銅と親和性のある窒素を含んだ有機化合物を含有するエッチング液を用いてハーフエッチング加工を行い、銅板の深さ方向に銅板を貫通しないように５０〜１００μｍ溶解除去して空間部を形成するとともに、空間部の側面には深さ１０〜３０μｍの窪みを形成し空間部の上端周縁にこの窪み深さに対応する張り出し長さの庇状の突出部が形成されるようにする。
本発明の半導体素子搭載用リードフレームの製造方法は、厚さ１００〜２００μｍの銅板の表裏面に所定形状のめっき層を形成し、表面側に形成した前記めっき層を覆うレジストマスクを形成し、裏面側は銅板の全面を覆うレジストマスクを形成し、表面側よりエッチング抑制剤として銅と親和性のある窒素を含んだ有機化合物を含有するエッチング液を用いてハーフエッチング加工を行い、銅板の深さ方向に銅板を貫通しないように５０〜１００μｍ溶解除去して空間部を形成するとともに、空間部の側面には深さ１０〜３０μｍの窪みを形成し空間部の上端周縁にこの窪み深さに対応する張り出し長さの庇状の突出部が形成されるようにする。
金属板としては銅材が用いられ、通常のリードフレームで用いられている高強度のものが望ましく、また厚みはハンドリングなどを鑑み、通常１００〜２００μｍの範囲で選択されている。
銅材の両面にドライフィルムレジストをラミネートする。ドライフィルムレジストの種類、厚みは特に限定されないが、通常感光部が硬化するネガタイプのものを用いる。この他にポジタイプのドライフィルムレジストでも良い。また液状のフォトレジストを塗布することでも良い。レジストの厚みは形成するパターンの線幅・線間距離で決定されるが、１５〜４０μｍの範囲を用いることが多い。
次にドライフィルムレジストに所定の位置に所定の形状のめっきを形成するためのパターンを露光する。これは、一般的な方法と同じで、ドライフィルムレジストにパターンを形成したフォトマスクを密着させ、紫外線を照射することでフォトマスクのパターンをドライフィルムレジストに露光する。照射量は２０〜１００ｍＪ／ｃｍ2程度である。このとき、半導体素子が搭載される面側となる表面側と反対側の外部接続端子となる裏面側が区別される。
そして次に現像する。これはアルカリ現像型のフォトレジストを用いる場合は通常１％程度の濃度の炭酸ナトリウムを用いる。
このようにして銅材の両面に所定形状の開口部が形成されためっき用のレジストマスクを形成する。
次にレジストの開口部にめっきを行なう。めっきの金属は耐熱性、半導体素子との接続のためのワイヤボンディング性、およびプリント基板実装時の半田ぬれ性などで適宜選択される。通常は電気めっきで、Ｎｉ、Ｐｄ、Ａｕ、Ａｇなどをめっきする。
その後、レジストマスクを剥離する。剥離には、アルカリ現像型のフォトレジストを用いている場合は通常１％程度の濃度の水酸化ナトリウムを用いる。
次に、表面側は形成しためっきより大きなレジストマスクを形成し、裏面側は全面を覆うレジストマスクを形成する。この方法は前述のラミネート、露光、現像と同様である。そして、ハーフエッチング処理の後にめっきのバリが出来ないように、エッチング量や露光の位置ズレを考慮した上でめっきより大きいレジストを形成する。
次に表面側のレジストマスク開口部からハーフエッチングを行ない空間部を形成する。
エッチング液は、エッチング抑制剤を含んだエッチング液を用いる。これにより、銅材表面からエッチング加工が進み、形成される端子部の上方側面に抑制剤が吸着されることで端子部上部（銅材の表面近傍）のエッチングが抑制され、庇型の突出部を得ることが出来る。
エッチング液は、エッチング抑制剤を含んだエッチング液を用いる。これにより、銅材表面からエッチング加工が進み、形成される端子部の上方側面に抑制剤が吸着されることで端子部上部（銅材の表面近傍）のエッチングが抑制され、庇型の突出部を得ることが出来る。
エッチング抑制剤としては、例えばイミダゾール系化合物、トリアゾール系化合物またはテトラゾール系化合物が挙げられる。
また、エッチング液は、第一銅濃度１ｇ／リットル、第二銅濃度９５ｇ／リットル、塩酸４５ｇ／リットル、添加剤として５−メチル−１Ｈ−テトラゾールを３ｇ／リットルを添加したものが例えば使用できる。
また、エッチング液は、第一銅濃度１ｇ／リットル、第二銅濃度９５ｇ／リットル、塩酸４５ｇ／リットル、添加剤として５−メチル−１Ｈ−テトラゾールを３ｇ／リットルを添加したものが例えば使用できる。
このハーフエッチングの深さは、後のエッチング加工量が少なくなる点で深い方が良いが、深すぎるとリードフレーム強度が弱くなることや部分的に貫通穴ができてしまうなどの不具合が起こることから、少なくとも３０μｍ程度は銅材が残るようにハーフエッチングを行なうことが望ましい。
そして、レジストマスクを剥離することで本発明の半導体素子搭載用リードフレームが得られる。
次に、得られた半導体素子搭載用リードフレームの表面側に半導体素子をダイペースト等を用いて搭載し、半導体素子と端子部をワイヤボンディングする。ダイペーストは、銀ペーストが用いられることが多く、ワイヤボンディングは、金ワイヤや銅ワイヤなど２０〜４０μｍφの大きさのワイヤが用いられる。
そして次にエポキシ樹脂等を用いて銅材の表面側を樹脂封止する。
次に裏面側に形成しためっきをエッチングマスクとして、銅材をエッチング加工することで、端子部が独立する。そして、ダイシングなどの方法で個々のパッケージサイズに切断する。
このようにして、封止樹脂にハーフエッチングした部分が食い込む形状を有する端子部となったパッケージが得られる。
次に裏面側に形成しためっきをエッチングマスクとして、銅材をエッチング加工することで、端子部が独立する。そして、ダイシングなどの方法で個々のパッケージサイズに切断する。
このようにして、封止樹脂にハーフエッチングした部分が食い込む形状を有する端子部となったパッケージが得られる。
なお、空間部のめっき層周縁に銅板の表面が５〜３０μｍ露出されるようにしてもよい。例えば、銅板のエッチング開始側は形成しためっき層より２０〜５０μｍ大きなレジストマスクを形成し、ハーフエッチング加工を行って空間部を形成し、エッチング開始側のめっき層より銅板の表面が５〜３０μｍ露出されるようにすればよい。
次に、本発明の半導体素子搭載用リードフレームと半導体素子搭載用リードフレームの製造方法の一実施例を図３に示すフローに従って説明する。
金属板１０として、厚さ０．１２５ｍｍの銅系合金材（古河電工製ＥＦＴＥＣ６４−Ｔ）を用いて、両面にドライフィルムレジスト（旭化成製２５５８）をラミネートした。
金属板１０として、厚さ０．１２５ｍｍの銅系合金材（古河電工製ＥＦＴＥＣ６４−Ｔ）を用いて、両面にドライフィルムレジスト（旭化成製２５５８）をラミネートした。
次に所定のパターンで両面に露光を行い、現像してめっきが必要な部分が開口されたレジストマスク１２を形成した。
次に、形成したレジストマスク１２の開口部から露出している金属板１０に、Ｎｉを１μｍ、Ｐｄを０．０７μｍ、Ａｕを０．００３μｍの厚さで順次めっき層１１を形成する。（図３（１）参照）
次に、レジストマスク１２を剥離し、めっき層１１が形成された金属板１０の両面に、前記と同じドライフィルムレジストをラミネートし、半導体素子２１が搭載される表面側は、形成しためっき層１１より５０μｍ大きいパターンで露光し現像を行い、めっき層より５０μｍ大きいレジストマスク１３を形成した。そして、反対面の裏面側は、全面を覆うレジストマスク１３を形成した。（図３（２）参照）
次に、液温４０℃のエッチング液を用いて、スプレー圧０．２０ＭＰａで４分間エッチング加工を行い、表面側から約８０μｍの深さまでハーフエッチングを行い空間部１を形成した。（図３（３）参照）
その後、両面のレジストマスク１３を剥離することで本発明の半導体素子搭載用リードフレームが得られた。
このようにして得られた半導体素子搭載用リードフレームのハーフエッチング時のサイドエッチングによる空間部１の窪み深さ３（端子部の横方向の凹部）は、１６〜１９μｍであった。
次に、エッチング加工のスプレー圧を０．１４〜０．２４ＭＰａの範囲でハーフエッチングを行ない、ハーフエッチングの深さ２を７５±２５μｍで形成した時のサイドエッチングによる空間部１の窪み深さ３（端子部の横方向の凹部）を表１に示す。
また、上記と同じレジストマスクを形成した材料を用いて、エッチング加工では従来使用されていた塩化第二鉄液を用い、従来の加工条件である５ＭＰａのスプレー圧で約８０μｍの深さまでハーフエッチングを行なった結果、形成されたサイドエッチングによる空間部１の窪みの深さ３は３〜４μｍであった。
さらに、上記と同じレジストマスクを形成した材料を用いて、エッチング加工のスプレー圧を０．２０ＭＰａに設定し、ハーフエッチング量を変更した時のサイドエッチングによる空間部１の窪み深さ３を表２に示す。
簡易的に密着性を判断するため、スプレー圧０．１４〜０．２４ＭＰａで得られた幅５０ｍｍ長さ１８０ｍｍのそれぞれ１０シートの半導体素子搭載用リードフレームと従来使用していた塩化第二鉄液を用いて得られた幅５０ｍｍ長さ１８０ｍｍの１０シートの半導体素子搭載用リードフレームを用いて、半導体素子の搭載とボンディングワイヤによる連結を省略して、半導体素子搭載用リードフレームの表面側をエポキシ樹脂により封止した後、裏面側のめっき層１１をエッチングマスクとして金属板を塩化第二鉄液で端子部が独立して外部接続端子を形成するようにエッチング処理を行い（図１（２）参照）試験サンプルを作製した。
市販されているガムテープに試験サンプルの樹脂側が上になるようにして外部接続端子面を貼り付け、ガムテープを剥がすことで端子部が樹脂から抜ける数を比較した結果、従来の塩化第二鉄液を用いて得られた半導体素子搭載用リードフレームは、４シートに端子部の抜けが確認され、本発明の製造方法による半導体素子搭載用リードフレームでは、窪み深さが５μｍのサンプルで１シートにのみ端子部の抜けが確認された以外は、本発明の製造方法による窪み深さが９〜３０μｍのサンプルの半導体素子搭載用リードフレームでは端子部の抜けは発生しなかった。
１ ハーフエッチングにより形成された空間部
２ ハーフエッチングの深さ（縦方向）
３ 窪み深さ（端子部の横方向の凹部）
４ 端子部
５ めっき層の周囲に露出している金属板の表面
１０ 金属板
１１ めっき層
１２ めっき層形成の為のレジストマスク
１３ エッチング用のレジストマスク
２１ 半導体素子
２２ ボンディングワイヤ
２３ 樹脂
２ ハーフエッチングの深さ（縦方向）
３ 窪み深さ（端子部の横方向の凹部）
４ 端子部
５ めっき層の周囲に露出している金属板の表面
１０ 金属板
１１ めっき層
１２ めっき層形成の為のレジストマスク
１３ エッチング用のレジストマスク
２１ 半導体素子
２２ ボンディングワイヤ
２３ 樹脂
Claims (4)
- 銅板をハーフエッチング加工して形成された空間部のエッチング開始側の上端周縁は、前記空間部の側面に形成された１０〜３０μｍの窪み深さに対応する張り出し長さの庇状の突出部を有し、エッチング開始側の前記銅板表面にめっき層を有することを特徴とする半導体素子搭載用リードフレーム。
- 前記空間部のエッチング開始側の前記めっき層周縁に前記銅板表面が幅５〜３０μｍの大きさで露出していることを特徴とする請求項１に記載の半導体素子搭載用リードフレーム。
- 厚さ１００〜２００μｍの銅板の表裏面に所定形状のめっき層を形成し、表面側には前記形成しためっき層を覆うレジストマスクを形成し、裏面側には銅板の全面を覆うレジストマスクを形成し、前記表面側よりエッチング抑制剤として銅と親和性のある窒素を含んだ有機化合物を含有するエッチング液を用いてハーフエッチング加工を行い、前記銅板の深さ方向に銅板を貫通しないように５０〜１００μｍ溶解除去して空間部を形成するとともに、前記空間部の側面には深さ１０〜３０μｍの窪みを形成し前記空間部の上端周縁にこの窪み深さに対応する張り出し長さの庇状の突出部が形成されるようにしたことを特徴とする半導体素子搭載用リードフレームの製造方法。
- 前記空間部のエッチング開始側の前記めっき層周縁に前記銅板表面が幅５〜３０μｍの大きさで露出されるようにしたことを特徴とする請求項３に記載の半導体素子搭載用リードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010215586A JP5626785B2 (ja) | 2010-09-27 | 2010-09-27 | 半導体素子搭載用リードフレームおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010215586A JP5626785B2 (ja) | 2010-09-27 | 2010-09-27 | 半導体素子搭載用リードフレームおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012069886A JP2012069886A (ja) | 2012-04-05 |
| JP5626785B2 true JP5626785B2 (ja) | 2014-11-19 |
Family
ID=46166746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010215586A Active JP5626785B2 (ja) | 2010-09-27 | 2010-09-27 | 半導体素子搭載用リードフレームおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5626785B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10622286B2 (en) | 2017-01-17 | 2020-04-14 | Ohkuchi Materials Co., Ltd. | Lead frame and method for manufacturing the same |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5954871B2 (ja) * | 2012-09-04 | 2016-07-20 | Ｓｈマテリアル株式会社 | 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法 |
| JP6083740B2 (ja) * | 2013-03-12 | 2017-02-22 | Ｓｈマテリアル株式会社 | 半導体素子搭載用リードフレームの製造方法 |
| JP5979495B2 (ja) * | 2013-03-19 | 2016-08-24 | Ｓｈマテリアル株式会社 | 半導体素子搭載用基板の製造方法 |
| JP6455931B2 (ja) * | 2015-06-11 | 2019-01-23 | 大口マテリアル株式会社 | Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法 |
| JP6455932B2 (ja) * | 2015-06-16 | 2019-01-23 | 大口マテリアル株式会社 | Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法 |
| JP6508529B2 (ja) * | 2015-11-30 | 2019-05-08 | 大口マテリアル株式会社 | Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法 |
| JP6777365B2 (ja) * | 2016-12-09 | 2020-10-28 | 大口マテリアル株式会社 | リードフレーム |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3521758B2 (ja) * | 1997-10-28 | 2004-04-19 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP3780122B2 (ja) * | 1999-07-07 | 2006-05-31 | 株式会社三井ハイテック | 半導体装置の製造方法 |
| JP2009164232A (ja) * | 2007-12-28 | 2009-07-23 | Mitsui High Tec Inc | 半導体装置及びその製造方法並びにリードフレーム及びその製造方法 |
| JP2009302095A (ja) * | 2008-06-10 | 2009-12-24 | Seiko Epson Corp | 半導体装置及び半導体装置の製造方法 |
| JP2010027678A (ja) * | 2008-07-15 | 2010-02-04 | Seiko Epson Corp | 半導体装置の製造方法、基板及びその製造方法 |
-
2010
- 2010-09-27 JP JP2010215586A patent/JP5626785B2/ja active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10622286B2 (en) | 2017-01-17 | 2020-04-14 | Ohkuchi Materials Co., Ltd. | Lead frame and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012069886A (ja) | 2012-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5626785B2 (ja) | 半導体素子搭載用リードフレームおよびその製造方法 | |
| US8956919B2 (en) | Structure for multi-row leadframe and semiconductor package thereof and manufacture method thereof | |
| TWI591775B (zh) | 樹脂密封型半導體裝置及其製造方法 | |
| JP6653139B2 (ja) | リードフレーム及びその製造方法 | |
| JP2013247199A (ja) | リードフレーム及びその製造方法 | |
| JP4599399B2 (ja) | 化学的に向上させたパッケージシンギュレーション法 | |
| JP3879410B2 (ja) | リードフレームの製造方法 | |
| JP2020053420A (ja) | リードフレーム及びリードフレームの製造方法 | |
| JP4620584B2 (ja) | 回路部材の製造方法 | |
| JP2017163106A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
| JP6828959B2 (ja) | リードフレームおよびその製造方法 | |
| JP6138496B2 (ja) | 半導体素子搭載用基板及び半導体装置 | |
| CN114695303A (zh) | 引线框架、引线框架的制造方法以及半导体装置 | |
| JP5954871B2 (ja) | 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法 | |
| JP6644978B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
| JP6418398B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
| JP2012146782A (ja) | 半導体素子搭載用リードフレームの製造方法 | |
| JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
| JP5943386B2 (ja) | リードフレーム及びその製造方法 | |
| JP2000332146A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JP4730262B2 (ja) | 半導体装置用ノンリードタイプのリードフレームの製造方法 | |
| JP2016213261A (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
| KR101001874B1 (ko) | 반도체 패키지용 다열형 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법 | |
| KR100963578B1 (ko) | 다열 리드 프레임 및 그 제조방법 | |
| JP2011014691A (ja) | リードフレーム及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121109 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20131220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140812 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140924 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5626785 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |