JP4599399B2 - 化学的に向上させたパッケージシンギュレーション法 - Google Patents

化学的に向上させたパッケージシンギュレーション法 Download PDF

Info

Publication number
JP4599399B2
JP4599399B2 JP2007513312A JP2007513312A JP4599399B2 JP 4599399 B2 JP4599399 B2 JP 4599399B2 JP 2007513312 A JP2007513312 A JP 2007513312A JP 2007513312 A JP2007513312 A JP 2007513312A JP 4599399 B2 JP4599399 B2 JP 4599399B2
Authority
JP
Japan
Prior art keywords
metal
package
sawing
inter
plastic molding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007513312A
Other languages
English (en)
Other versions
JP2008509541A (ja
Inventor
ハムザ イルマズ
アンソニー チーア
シャオクワン ゼン
ヒ ミン ウォン
リミン ワン
イジュ チャン
Original Assignee
ジーイーエム サービシズ インコーポレーティッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジーイーエム サービシズ インコーポレーティッド filed Critical ジーイーエム サービシズ インコーポレーティッド
Publication of JP2008509541A publication Critical patent/JP2008509541A/ja
Application granted granted Critical
Publication of JP4599399B2 publication Critical patent/JP4599399B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Description

図1Aは、半導体素子を収容するために使用される従来のクワッドフラットリード（QFN）パッケージの下面平面図を示す。図1Bは、PCボード上に配置された図1Aの従来のQFNパッケージをB-B'線から見た断面図を示す。
QFNパッケージ100は、その上に作製された電気的に能動的な構造を有する半導体ダイ102を含む。ダイ102は、ダイ接着剤106により、下にある、リードフレーム104のダイパッド104a部に固着されている。図1Bに示すダイおよびリードフレームの相対的な厚さならびに本特許出願の他すべての図面は、原寸に比例して描かれてはいない。リードフレーム104はまた、ボンドワイヤ108を介してダイ102と電気的に連絡した非一体化ピン部104bを含む。ボンドワイヤ108はまた、ダイ102とダイパッド104aとの間の電気的連絡を可能にする。
プラスチック成形物109が、リードフレーム部104aおよび104bそれぞれの露出部104a'および104b'を除くすべてを封入している。本特許出願において、「封入」とは、周囲材料への素子の部分的または全体的な包み込み、典型的には、プラスチックのような周囲誘電材料内へのリードフレーム金属の包み込みをいう。
リードフレーム104の上面の一部は、電気めっきによって形成された銀（Ag）105を有している。リードフレーム104の下面は、鉛-スズ、スズまたは、無鉛製品の場合にはスズ合金のはんだ層を有している。リードフレーム104の上下両面は、QFNのための予備めっきされたリードフレームの電気めっきによって形成されたNi−Pd−AuまたはNi−Auの層107を有している。
QFNパッケージ100は、図示のように丸い形を有することが好ましいはんだ114によって下にあるPCボード112のトレース110に固着される。はんだ114の導電性が、リードフレーム部104aおよび104bと下にあるトレース110との間の電気信号の通過を可能にする。
前記QFNパッケージは通常、ダイパッドおよびリードを規定する、より大きな連続的な金属基材の一部として作製される。その後、個々のパッケージが、金属接続を切断するための物理的手段、たとえばソーイングにより、基材からシンギュレーションされる。
図1Cは、シンギュレーションの前のQFNパッケージの基材196の平面図を示す。図1Dは、個々のパッケージのダイパッドおよびリードを示す、図1Cを1D−1D'線から見た拡大断面図を示す。図1Dは、パッケージの成形基材196がソーテープ199によって支持されていることを示す。
図1Eは、図1Cを1E−1E'線から見たパッケージ間領域の断面図を示す。図1Eは、隣接するパッケージのリード104bが、タイバー198として知られる共通の一体金属片から形成されていることを示す。従来、個々のパッケージは、これら共通の金属タイバーを含むパッケージ間領域の「ソーストリート」192に沿った物理的ソーイングにより、共通の基材からシンギュレーションされる。1E−1E'線はそのようなソーストリートを表す。
図1Fは、従来のソーイングパッケージシンギュレーション法の最初の工程後の、予備めっきされたNi−Pd−Auリードフレームを有する図1Cのパッケージ基材を1E−1E'線から見た略断面図を示す。最初のソーカット160は、Ni／Pd／Auめっき105の全部および下にあるタイバー198のCu合金の一部をソーストリートに沿って除去するのに十分な幅162である。
図1Gは、パッケージシンギュレーション法の間にソーイングを継続した後の、図1Cのパッケージ基材を1E−1E'線から見た略断面図を示す。図1Gは、接続金属タイバーのCu合金の完全な除去を示し、隣接するパッケージ同士は、下にあるソーテープ199によって支持された共通のプラスチック成形物109のみによって基材中でつながっている。図1Gの個々のパッケージのリード104bはもはや共通の金属片を共有しないため、それらは互いに電気的に分離している。
図1Hは、従来のソーイングパッケージシンギュレーション法の最終工程後の、図1Cのパッケージ基材を1E−1E'線から見た略断面図を示す。図1H中、ソーイングは、プラスチック成形物109に連続的に加えられ、それにより、個々のパッケージを完全に物理的に切り離し、本時点でパッケージは下にあるソーテープ199によってのみつながっている。この段階でシンギュレーションされたパッケージ100をソーテープ199から取り外し、電子装置内に取り付けることができる。
図1C〜1Hで先に例示した従来のパッケージシンギュレーション法は、大量生産によるパッケージ製造を考慮したものである。しかし、この従来のシンギュレーション法は、潜在的な欠点を数多く抱えている。
そのような欠点の一つが比較的低いスループットである。具体的には、金属材料へのソーイング工程は、パッケージ内に収容された半導体構造の途切れのない電気的整合性を保証するために相当な注意を要する。特に、金属の高速ソーイングは、パッケージ内で入念に作製された電気接続を短絡または他の方法で乱すおそれのある残留電荷を発生させる可能性がある。したがって、金属のソーイングを伴う、従来のパッケージシンギュレーション法の工程は、ゆっくりかつ注意深く制御された条件の下で実行されて、パッケージシンギュレーション法全体のスループットを低下させる。
したがって、当技術分野において、半導体素子パッケージを作製するための改良された技術に対する需要が存在する。
発明の簡単な概要
共通の基材の一部として作製された個々の電子パッケージのシンギュレーションは、マスクパターニングおよび化学曝露を物理的ソーイングと組み合わせることによって達成される。本発明のシンギュレーション法の一つの態様では、基材のパッケージ間部分への最初の浅いソーカットが、下にある金属を後続の化学エッチング工程のために露出させる。他の態様では、別個のフォトレジストマスクを基材上にパターニングして、パッケージ間領域の金属を化学エッチングのために選択的に露出させることもできる。
本発明のパッケージシンギュレーション法の一つの態様は、マスクをパターニングして、製造された共通のパッケージ基材のパッケージ間領域を露出させること、パッケージ間領域の金属を化学曝露によって除去すること、およびその後、物理的ソーイングによってパッケージ間領域中に残存する材料を除去することを含む。
本発明のこれらおよび他の態様ならびにその特徴およびいくつかの潜在的な利点を、以下の文および添付図面と併せてさらに詳細に説明する。
発明の詳細な説明
大きめの基材の一部として作製された個々の電子パッケージの物理的シンギュレーションは、ソーイングを化学曝露およびマスクのパターニングと組み合わせることによって達成される。本発明のシンギュレーション法の一つの態様では、基材のパッケージ間部分への最初の浅いソーカットが、下にある金属を後続の化学エッチング工程のために露出させる。本発明のシンギュレーション法の他の態様では、別個のフォトレジストマスクを基材上にパターニングして、パッケージ間領域の金属を化学エッチングのために選択的に露出させてもよい。
参照によりすべての趣旨で本明細書に組み入れられる米国特許非仮出願第10/751,265号は、パッケージの特徴を形成するための電気めっき技術の使用を記載している。本発明のシンギュレーション法の態様は、同特許出願に記載されているようなパッケージを作製するために使用することもできる。
以下、図1A〜Bに示す完成した従来のパッケージ基材を参照しながら本発明のパッケージシンギュレーション法の様々な態様を論じる。図2Aは、本発明のシンギュレーション法の一態様の最初の工程後の、図1Cのパッケージ基材を1E−1E'線から見た略断面図を示す。
図2Aでは、最初の浅いソーカット260が施されて、隣接するパッケージ間に位置するNi−Pd−Au積層105だけが除去されている。この最初のソーイング工程は、下にある銅の上で止まるように指定されている。結果として、このごく一部が除去されてしまうこともある。このソーイング工程の幅は、隣接する成形物が本工程中に物理的に除去されるよう、タイバーよりも大きい。
図2Bは、本発明のシンギュレーション法の一態様の第二工程後の、図1Cのパッケージ基材を1E−1E'線から見た略断面図を示す。図2Bでは、基材は、Ni−Pd−Au積層上の銅合金材料に対して選択的であるウェット化学エッチング液に曝露される。この化学曝露の結果として、図2Aの最初のソーイング工程によって露出した銅が、エッチングにより、銅の下にあるNi−Pd−Au積層のNiの上で止まるまで除去される。
本発明のシンギュレーション法の態様にしたがう銅材料への選択的エッチングのために使用可能な多数のエッチング液系が存在する。そのようなエッチング液法の一つは、過硫酸ナトリウム、過硫酸カリウム、または過硫酸アンモニウムの水溶液と硫酸のような触媒とを組合わせることを含む。過硫酸塩が水に溶解すると、生じる過硫酸イオンが銅を第二銅イオンに酸化させる。過硫酸アンモニウムを含むこのような化学反応は以下の簡単な化学反応スキームで示される：
Cu＋(NH4)2S2O8 → CuSO4＋(NH4)S2O4
銅の選択的除去のための他の系は、硫酸-過酸化物エッチングを実施することを含む。具体的には、以下の簡単な化学反応スキームで示されるように硫酸および過酸化水素とリン酸との混合物を選択的Cuエッチング液として使用することもできる：
Cu＋H2O2＋H2SO4 → Cu2SO4＋2H2O
図2Bに示す方法で、パッケージ間の銅材料の大部分は、機械的ソーイングではなく化学反応によって除去され、それにより、パッケージ内の能動素子に対して電気的損傷を生じさせる危険が回避される。このエッチングの具体的な場所は、本質的には、残存するNi−Pd−Au積層およびソーイングされてない成形物からマスクを作製する、その直前の短時間のソーイング工程の浅いソーカットによって範囲が定められる。
図2Cは、機械的ソーイングを再開してより低いNi−Pd−Au積層105および下にあるプラスチック成形物109を除去し、それによってパッケージを完全にシンギュレーションするシンギュレーション法の最終工程後の、図1Cのパッケージ基材を1E−1E'線から見た略断面図を示す。Ni−Pd−Au積層105の相対的な薄さのおかげで、この再開されるソーイング工程は比較的短時間であり、パッケージシンギュレーション法のスループットを過度に損なうことはない。
図2A〜Cで説明した方法は本発明の一つの具体例を表すだけであり、この方法の変法は本発明の範囲に含まれる。たとえば、図2Cに示す最終的なソーイング工程は、実際には二つの別々の工程に存在してもよい。
第一の工程では、Ni−Pd−Au積層105を除去するのに十分な長さの期間だけソーイングを再開してもよい。その後、ソーイングを中断し、本時点で電気的に分離した状態となったストリップ形態のパッケージの並行試験を可能にしてもよい。そのような試験の後、残存する成形プラスチックのソーイングを再開して、パッケージの完全なシンギュレーションを達成してもよい。
そのうえ、図2Cに示す具体的な態様は、パッケージ間領域に残存する、下にあるNi−Pd−Au積層のソーイングによる除去を記載するが、これも本発明には要求されない。他の態様にしたがって、残存するNi−Pd−Au膜は、パッケージ間領域に導入される化学エッチング液によって除去することもできる。このような他の態様では、この工程の間、パッケージ基材の上面に残存するNi−Pd−Au積層を、最初のソーイング工程の前に基材の全表面に形成されるフォトレジスト層によりエッチングから保護され、その後、最初のソーイング工程によってパッケージ間領域から物理的に除去される。
図2A〜Cに示す具体的な態様は、電気めっきされたNi−Pd−Au積層105を両面に有するCu合金リードフレーム上に作製されたパッケージのシンギュレーションを記載するが、これは、本発明には要求されない。他の態様にしたがって、他の材料を使用して作製されたパッケージのシンギュレーションを達成してもよい。
たとえば、図3Aは、大きめの基材の中に作製されたパッケージの略断面図を示す。この図は、図1Bに示す図と類似している。
図3Aのパッケージ300の露出したリード304bおよびダイパッド304aは、Ni−Pd−Au積層膜ではなく、めっきされたはんだ305を有している。図3AのパッケージのCu合金リードおよびダイパッドの非露出面は、選択された位置で特定のパターニングを行った銀めっき膜307を有している。
図3Bは、図3Aに示すタイプのパッケージの基材をパッケージ間領域に沿って見た略断面図を示す。この図は、図1Eに示す図と類似している。
図3Cは、最初の浅いソーカット360がパッケージ間領域のはんだを除去して、下にあるタイバー398のCu合金を露出させる、他のパッケージシンギュレーション法の第一工程を示す。
図3Dは、基材のうち最初のソーカットによって影響されない部分をマスクとして使用しながらタイバーの露出したCu合金を化学エッチングによって除去する、シンギュレーション法の連続工程の略断面図を示す。シンギュレーション法のこの時点で、隣接するパッケージ間には残存する電気的接触はなく、したがって、これらはストリップテストに利用可能である。
図3Eは、単独にに残存する成形プラスチック材料のソーイングをパッケージ間領域で再開してシンギュレーションを完了させる、シンギュレーション法の最終工程の略断面図を示す。
図3A〜Eに示す態様は、予備めっきされた積層金属に頼るのではなく、封入後にはんだでめっきされた露出金属部分を有するパッケージのシンギュレーションに特異的である。これは、Pb材料の限られた利用可能性およびより高いコストがその動機であり得る。
しかしながら、Ni−Pd−Auで予備めっきされたリードフレームを使用する態様は余計なはんだめっき工程を要しないため、図3A〜Eの態様は一般にさほど好ましくない。加えて、鉛含有はんだ材料の使用を避けることにより、予備めっきされたNi−Pd−Auリードフレームを使用するパッケージ作製法は、毒性の低下および有害廃棄物処理に伴うコストの減少を提供する。
ここまで示し、説明した特定の態様では、表面のNi−Pd−Au積層膜を除去する最初の浅いソーイング工程が、最初のソーイングによって物理的に除去されないで残存するNi−Pd−Auおよびプラスチック成形材料からマスクを作製するように働く。しかし、本発明の他の態様にしたがって、別個のマスク層を、パッケージシンギュレーションのためのパッケージ間領域の範囲を定めるように意図的にパターニングすることもできる。
図4A〜Fは、本発明のパッケージシンギュレーション法の他の態様の略断面図を示す。図1Cおよび1Eに示す作製されたパッケージ基材を本方法の出発点とするため再び参照する。図4Aの断面図では、ネガフォトレジスト層480がパッケージ基材上にスピンコートされている。
図4Bの略断面図では、フォトレジスト480が、入射放射線への選択的曝露およびその後の現像により、マスク482中にパターニングされている。このパターニングプロセスの結果として、パッケージ間領域484がマスク482によって露出している。
図4Cの略断面図では、現像したフォトレジストマスクを有する基材が、下にあるタイバー498のCu合金および現像したフォトレジスト480よりもNi−Pd−Au積層405に対して選択的な化学エッチング液に曝露される。
図4Dの略断面図では、現像したフォトレジストを有する部分的にエッチングされた基材が、下にあるNi−Pd−Au積層405および現像したフォトレジスト480よりもタイバー498のCu合金に対して選択的な異なる化学エッチング液に曝露される。
図4Eの略断面では、現像したフォトレジスト480を有するさらにエッチングされた基材が図4Cの最初の化学エッチング液に再び曝露され、それにより、パッケージ間に残存する金属接点が除去される。パッケージ400は本時点でストリップテストを行われる状態にある。
図4Fは、隣接するパッケージ400間に残存するプラスチック成形物409をソーイングすることによる、シンギュレーション法の完了を示す。図4Fの物理的ソーイング工程は本方法において一度のみであるため、金属ソーイング工程から生じる低い効率および対応するスループットの低下が回避される。
図4A〜Fに関連して例示したプロセスの流れでパターニングされるフォトレジスト材料は、パッケージ間に残存する材料を除去するための物理的ソーイングの前または後のいずれかで除去してもよい。フォトレジストを除去する工程は、多様な技術を使用することによって達成することができる。好ましいアプローチでは、現像したフォトレジストをウェット有機洗浄剤への曝露によって剥離させてもよい。さほど好ましくはないが、現像したフォトレジストは、一部のピンに対して静電放電損傷を生じさせるおそれのあるプラズマエッチングへの曝露によって除去してもよい。
図4A〜Fの特定の態様は、フォトレジストの現像を利用して、パッケージ間領域のNi−Pd−Au積層をエッチングするための初期マスクの範囲を規定するが、これは本発明には要求されない。他の態様にしたがって、フォトレジストの初期パターンは、図2Aおよび3Cに示す方法と類似の様式で、最初の浅いソーイング工程でフォトレジストに作製することもできるが、依然として、タイバーの金属材料のバルクの除去は、低効率ソーイング工程によりもむしろ、エッチングによって達成される。
上記は、具体的な態様を十分に説明したものであるが、様々な改変、他の構造および等価物を使用することもできる。したがって、上記説明および例示は、特許請求の範囲によって定義される本発明の範囲を限定するものとみなされるべきではない。
（図１Ａ）従来のQFNパッケージの下面平面図である。
（図１Ｂ）図1AのパッケージをB−B'線から見た断面図である。
（図１Ｃ）シンギュレーション前のパッケージ基材の略平面図である。
（図１Ｄ）図1Cの1D−1D'線から見た略断面図である。
（図１Ｅ〜Ｈ）従来のパッケージシンギュレーション法の様々な連続段階を示す、図1Cの1E−1E'線から見た略断面図である。
（図２Ａ〜Ｃ）本発明のパッケージシンギュレーション法の一態様の様々な連続段階を示す、図1Cの1E−1E'線から見た略断面図である。
（図３Ａ）従来のパッケージの他の形態の略断面図である。
（図３Ｂ〜３Ｅ）図3Aのパッケージのシンギュレーションのための、本発明の方法の一態様の様々な連続段階を示す略断面図である。
（図４Ａ〜Ｆ）本発明のパッケージシンギュレーション法の他の態様の連続段階を示す略断面図である。

Claims (16)

  1. マスクをパターニングして、作製された共通のパッケージ基材のパッケージ間領域を露出させる工程であって、該マスクのパターニングが該パッケージ間領域にソーイングを行い、銅を含む金属を露出させることを含む工程と、
    該パッケージ間領域の金属を化学曝露によって除去する工程であって、選択的に銅をエッチングする化学エッチング液へ該パッケージ基材を曝露することによって該金属が除去される工程と、
    その後、物理的ソーイングによって該パッケージ間領域中に残存する材料を除去する工程とを含む、
    パッケージシンギュレーション法。
  2. 該化学エッチング液が、過硫酸イオンおよび触媒の水溶液、ならびに硫酸および過酸化水素とリン酸との混合物からなる群より選択される、請求項１記載の方法。
  3. 該マスクがプラスチック成形物および第二の金属を含む、請求項１記載の方法。
  4. 該第二の金属が、はんだおよびNi−Pd−Au積層膜からなる群より選択される、請求項３記載の方法。
  5. 該残存する材料がプラスチック成形物を含む、請求項３記載の方法。
  6. 該残存する材料をソーイングする前にパッケージにストリップテストを行う工程をさらに含む、請求項５記載の方法。
  7. 該残存する材料がプラスチック成形物上に位置する第二の金属をさらに含み、該第二の金属が銀およびNi−Pd−Au積層膜からなる群より選択される、請求項５記載の方法。
  8. 該第二の金属をソーイングした後かつ該プラスチック成形物をソーイングする前にパッケージにストリップテストを行う工程をさらに含む、請求項７記載の方法。
  9. 該パッケージ間領域にソーイングを行い、銅を含む金属を露出させる前に該基材上にフォトレジスト層を形成する工程をさらに含む、請求項１記載の方法。
  10. 該残存する材料がプラスチック成形物上に位置する第二の金属をさらに含み、該プラスチック成形物をソーイングする前に該パッケージ間領域内の第二の金属を化学エッチングする工程をさらに含む、請求項９記載の方法。
  11. 該マスクをパターニングする工程が、フォトレジスト層を露光および現像することを含む、請求項1記載の方法。
  12. 該金属を除去する工程が、表面金属を第一の化学エッチング液に曝露したのち、下にある金属を第二の化学エッチング液に曝露することを含む、請求項１１記載の方法。
  13. 該下にある金属が銅を含み、
    該第二の化学エッチング液が、過硫酸イオンおよび触媒の水溶液、ならびに硫酸および過酸化水素とリン酸との混合物からなる群より選択される、請求項１２記載の方法。
  14. 該表面金属が、はんだおよびNi−Pd−Au積層膜からなる群より選択される、請求項１２記載の方法。
  15. 現像および露光したフォトレジストを除去する工程をさらに含む、請求項１１記載の方法。
  16. ウェット有機洗浄剤への曝露によってフォトレジストを除去する、請求項１５記載の方法。
JP2007513312A 2004-05-11 2005-05-10 化学的に向上させたパッケージシンギュレーション法 Active JP4599399B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/843,867 US7553700B2 (en) 2004-05-11 2004-05-11 Chemical-enhanced package singulation process
PCT/US2005/016482 WO2005112102A2 (en) 2004-05-11 2005-05-10 Chemical-enhanced package singulation process

Publications (2)

Publication Number Publication Date
JP2008509541A JP2008509541A (ja) 2008-03-27
JP4599399B2 true JP4599399B2 (ja) 2010-12-15

Family

ID=35309944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007513312A Active JP4599399B2 (ja) 2004-05-11 2005-05-10 化学的に向上させたパッケージシンギュレーション法

Country Status (4)

Country Link
US (1) US7553700B2 (ja)
JP (1) JP4599399B2 (ja)
CN (1) CN101292330B (ja)
WO (1) WO2005112102A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4643464B2 (ja) * 2006-02-13 2011-03-02 株式会社ディスコ パッケージ基板の分割方法および分割装置
JP5232394B2 (ja) * 2007-02-28 2013-07-10 ローム株式会社 半導体装置の製造方法
US7932587B2 (en) * 2007-09-07 2011-04-26 Infineon Technologies Ag Singulated semiconductor package
TWI601242B (zh) * 2010-01-18 2017-10-01 半導體組件工業公司 半導體晶片分割方法
KR20200053096A (ko) * 2018-11-08 2020-05-18 삼성전자주식회사 반도체 칩의 세정 방법 및 이를 수행하기 위한 장치
US10937709B2 (en) 2019-01-11 2021-03-02 Infineon Technologies Ag Substrates for semiconductor packages

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172214A (en) 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
JP3304705B2 (ja) * 1995-09-19 2002-07-22 セイコーエプソン株式会社 チップキャリアの製造方法
JP3877409B2 (ja) * 1997-12-26 2007-02-07 三洋電機株式会社 半導体装置の製造方法
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3780122B2 (ja) * 1999-07-07 2006-05-31 株式会社三井ハイテック 半導体装置の製造方法
US6420779B1 (en) 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
JP2001127228A (ja) * 1999-10-28 2001-05-11 Matsushita Electronics Industry Corp ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
US6476478B1 (en) 1999-11-12 2002-11-05 Amkor Technology, Inc. Cavity semiconductor package with exposed leads and die pad
US6355502B1 (en) 2000-04-25 2002-03-12 National Science Council Semiconductor package and method for making the same
JP4840893B2 (ja) * 2000-05-12 2011-12-21 大日本印刷株式会社 樹脂封止型半導体装置用フレーム
JP4036603B2 (ja) * 2000-06-28 2008-01-23 三洋電機株式会社 半導体装置およびその製造方法
CN1149651C (zh) * 2000-11-30 2004-05-12 卡门国际投资有限公司 半导体晶片装置及其封装方法
TW488042B (en) 2000-11-30 2002-05-21 Siliconware Precision Industries Co Ltd Quad flat non-leaded package and its leadframe
US6437429B1 (en) 2001-05-11 2002-08-20 Walsin Advanced Electronics Ltd Semiconductor package with metal pads
JP4004755B2 (ja) * 2001-07-17 2007-11-07 シャープ株式会社 半導体パッケージの製造方法および半導体パッケージ
JP2003243794A (ja) * 2002-02-18 2003-08-29 Toyo Kohan Co Ltd 抵抗板積層材および抵抗板積層材を用いた部品
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6841414B1 (en) * 2002-06-19 2005-01-11 Amkor Technology, Inc. Saw and etch singulation method for a chip package
JP2004095972A (ja) * 2002-09-03 2004-03-25 Sumitomo Metal Electronics Devices Inc プラスチックパッケージの製造方法
US6951801B2 (en) * 2003-01-27 2005-10-04 Freescale Semiconductor, Inc. Metal reduction in wafer scribe area

Also Published As

Publication number Publication date
US20050255634A1 (en) 2005-11-17
WO2005112102A3 (en) 2007-12-06
WO2005112102A2 (en) 2005-11-24
CN101292330B (zh) 2010-06-02
JP2008509541A (ja) 2008-03-27
CN101292330A (zh) 2008-10-22
US7553700B2 (en) 2009-06-30

Similar Documents

Publication Publication Date Title
US7382044B1 (en) Semiconductor device package diepad having features formed by electroplating
KR101064755B1 (ko) 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법
US8110505B2 (en) Lead frame manufactured from low-priced material and not requiring strict process control, semiconductor package including the same, and method of manufacturing the lead frame and the semiconductor package
KR100369393B1 (ko) 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP4032063B2 (ja) 半導体装置の製造方法
US6586677B2 (en) Plastic integrated circuit device package having exposed lead surface
KR101089449B1 (ko) 반도체 장치 및 그 제조 방법
US6828688B2 (en) Resin-sealed semiconductor device, circuit member used for the device, and method of manufacturing the circuit member
JP4599399B2 (ja) 化学的に向上させたパッケージシンギュレーション法
WO2010116622A1 (ja) 半導体素子用基板の製造方法および半導体装置
JP5626785B2 (ja) 半導体素子搭載用リードフレームおよびその製造方法
JPH11238763A (ja) 半導体素子実装用配線基板の製造方法
JP2002231871A (ja) リードフレームの製造方法及びリードフレーム
TWI379396B (en) Pre-plated leadframe having enhanced encapsulation adhesion
JP4027147B2 (ja) パッケージ基板の製造方法
JP3992877B2 (ja) 樹脂封止型半導体装置の製造方法
KR101070923B1 (ko) 반도체 기판의 제조방법
JPH0521695A (ja) リードフレーム、その製造方法及びそのリードフレームを用いた電子制御装置の製造方法
JP2012164936A (ja) 半導体装置の製造方法
JP3569642B2 (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
KR101036351B1 (ko) 반도체 패키지용 다열형 리드리스 프레임 및 그 제조방법
JP3884552B2 (ja) 半導体装置とそれに用いられる回路部材および半導体装置の製造方法
KR100364265B1 (ko) 반도체 칩 패키지 및 그의 제조방법
JP4730262B2 (ja) 半導体装置用ノンリードタイプのリードフレームの製造方法
KR20100043921A (ko) 다열 리드프레임 및 반도체 패키지의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100927

R150 Certificate of patent or registration of utility model

Ref document number: 4599399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250