JP4032063B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4032063B2 JP4032063B2 JP2005232452A JP2005232452A JP4032063B2 JP 4032063 B2 JP4032063 B2 JP 4032063B2 JP 2005232452 A JP2005232452 A JP 2005232452A JP 2005232452 A JP2005232452 A JP 2005232452A JP 4032063 B2 JP4032063 B2 JP 4032063B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- semiconductor device
- manufacturing
- connection terminal
- terminal portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
次に、下面(即ち、裏面側)の全面を別のレジスト膜15でコーティングした後、めっきマスク13をレジストマスクとして上面側(即ち、表面側)のハーフエッチング(ファーストエッチング)を行う。この場合、リードフレーム材10の表面のめっきマスク13で覆われた部分はエッチングされないので、結局は、レジスト膜で予め形成された素子搭載部16、ワイヤボンディング部17が突出することになる。なお、この素子搭載部16及びワイヤボンディング部17の表面はめっきマスク13で覆われている(以上、E、F)。
この後、裏面側をハーフエッチング(セカンドエッチング)するが、リードフレーム材10にめっきマスク14が形成された部分は、めっきマスク14がレジストマスクとなってエッチングされないで残ることになり、結果として外部接続端子部22及び素子搭載部16の裏面が突出する。外部接続端子部22とワイヤボンディング部17とは連通しているので、各々の外部接続端子部22(及びこれに連通するワイヤボンディング部17)が独立して半導体素子18の各電極パッド部に電気的に接続される。そして、これらの半導体装置23は一般に格子状に並べて複数同時に製造されるので、切断分離(固片化)して個々の半導体装置23が製造される(以上、I、J)。
このようなめっきバリ26が存在すると、ワイヤボンディング工程、樹脂封止工程(即ち、モールド工程)等で、めっきバリ26が剥離又は分離し、ワイヤボンディング不良、端子間ショート等の半導体装置不良の原因となる。
前記リードフレーム材の裏面側に耐エッチングレジスト膜を形成した後、表面側に形成された前記めっきマスクをレジストマスクとして表面側から該リードフレーム材に所定深さのエッチング加工を行い、前記内部接続端子部を突出させる第2工程と、
前記リードフレーム材に前記半導体素子を搭載した後、該半導体素子の電極パッド部とそれぞれ対応する前記内部接続端子部との間を電気的に接続する第3工程と、
前記半導体素子及び前記内部接続端子部を含む前記リードフレーム材の表面側を樹脂封止する第4工程と、
前記耐エッチングレジスト膜が除去された前記リードフレーム材の裏面側に、形成された前記めっきマスクをレジストマスクとしてエッチング加工を行って、前記外部接続端子部を突出させると共に、該外部接続端子部を外側に前記内部接続端子部を内側に有する各導体端子を分離独立させる第5工程とを有する半導体装置の製造方法において、
前記第2工程と前記第5工程のエッチング加工の後に、それぞれ前記内部接続端子部及び前記外部接続端子部の周囲に発生し、前記エッチング加工により前記下地めっきが浸食されて形成された前記最上層の金めっき箔片からなるめっきバリを、ウォータージェットを吹き付けることによって除去する工程を設けている。
また、本発明の半導体装置の製造方法において、前記リードフレーム材の中央には、前記導体端子とは別に、前記半導体素子を搭載する素子搭載部が形成され、該素子搭載部の表面及び裏面にも前記第1工程で前記めっきマスクが形成され、前記第2工程と前記第5工程での前記エッチング加工後に前記めっきバリの除去を行なう工程で、発生するめっきバリを除去する場合もある。
また、めっきマスクの形成にあっても、特別のめっきを行わないので、半導体装置の製造原価も安くなる。
ここに、図1は本発明の一実施の形態に係る半導体装置の製造方法で製造された半導体装置の説明図、図2はワイヤボンディング部の詳細を示す説明図、図3(A)〜(C)は本発明の他の実施の形態に係る半導体装置の製造方法で製造された半導体装置の説明図である。
図1に示すように、本発明の一実施の形態に係る半導体装置の製造方法で製造された半導体装置28は、中央に半導体素子18を、その周辺にエリアアレー状に、上面側(表面側)が内部接続端子部の一例であるワイヤボンディング部17となって下面側(裏面側)が外部接続端子部22となった導体端子29を配置している。ワイヤボンディング部17と半導体素子18の各電極パッド部30はボンディングワイヤ19で電気的に連結され、半導体素子18、ボンディングワイヤ19、及び導体端子29の上半分は封止樹脂20で樹脂封止されている。
半導体素子18の底面側には素子搭載部16が配置され、これによって、半導体素子18からの熱放散を促進している。
次に、図4(E)に示すようにリードフレーム材10の下面側を耐エッチングレジスト膜15で全部覆い、図4(F)に示すように表側のハーフエッチングを行う。この場合、リードフレーム材10の一部、及び下地めっき34の一部はエッチング液によって浸食されるが、金めっき35はエッチング液によって浸食されないので、ワイヤボンディング部17は図2に示すように形成される。即ち、リードフレーム材10は、所定形状にエッチングされて銅導体32の上半分を形成し、これに伴い下地めっき34も一部浸食される。そして、最上部の金めっき35は残り、銅導体32の直上部の周囲にめっきバリ26が形成される。このめっきバリ26はそのまま残すと、前述のように、半導体装置の製品不良を招く。
そして、図4(I)に示すように、リードフレーム材10の裏面側のハーフエッチングを行う。この場合も、外部接続端子部22及び素子搭載部16の裏面側は、下地めっき34及び金めっき35がなされているので、めっきバリ26が発生することになり、前記しためっきバリ除去及び洗浄工程を行って、形成されためっきバリ26の全てを除去する。
次に、図4(J)に示すように、各半導体装置28を切断分離して、個別の半導体装置を得ることになる。
図3(A)は、素子搭載部(ダイパッド)が省略されたタイプの半導体装置40であって、半導体素子18の周囲に隙間を有して、導体端子29がグリッドアレイ状に配置され、この導体端子29の上側がワイヤボンディング部17、下側が外部接続端子部22となっている。ワイヤボンディング部17及び外部接続端子部22の表面には、それぞれ下地めっき34及び金めっき35がなされている(図1参照)。金めっき35の周囲にはめっきバリ26が形成されていたが、めっきバリ除去及び洗浄工程によってめっきバリ26が除去されている。
なお、図3(A)に2点鎖線で示すように、半導体素子18の底にダイパッド18aを設けることも可能である。このダイパッド18aは前記したようにハーフエッチングによって形成することもできるし、半導体素子18の底に貼着してもよい。
各導体端子29の上下面には、下地めっき34及び金めっき35からなるめっきマスク13、14がなされ、ハーフエッチング加工によって形成されためっきバリは除去されている。
なお、この場合も各導体端子29の上下面には、下地めっき34及び金めっき35がなされ、しかもハーフエッチング加工によって形成されためっきバリは除去されている。
Claims (6)
- リードフレーム材の表面側に搭載される半導体素子の電極パッド部に電気的に連結される内部接続端子部、及び該内部接続端子部に対応して前記リードフレーム材の裏面側に形成される外部接続端子部に、下地めっきの上に金めっきを行って、最上層に金めっき層を有するめっきマスクを形成する第1工程と、
前記リードフレーム材の裏面側に耐エッチングレジスト膜を形成した後、表面側に形成された前記めっきマスクをレジストマスクとして表面側から該リードフレーム材に所定深さのエッチング加工を行い、前記内部接続端子部を突出させる第2工程と、
前記リードフレーム材に前記半導体素子を搭載した後、該半導体素子の電極パッド部とそれぞれ対応する前記内部接続端子部との間を電気的に接続する第3工程と、
前記半導体素子及び前記内部接続端子部を含む前記リードフレーム材の表面側を樹脂封止する第4工程と、
前記耐エッチングレジスト膜が除去された前記リードフレーム材の裏面側に、形成された前記めっきマスクをレジストマスクとしてエッチング加工を行って、前記外部接続端子部を突出させると共に、該外部接続端子部を外側に前記内部接続端子部を内側に有する各導体端子を分離独立させる第5工程とを有する半導体装置の製造方法において、
前記第2工程と前記第5工程のエッチング加工の後に、それぞれ前記内部接続端子部及び前記外部接続端子部の周囲に発生し、前記エッチング加工により前記下地めっきが浸食されて形成された前記最上層の金めっき箔片からなるめっきバリを、ウォータージェットを吹き付けることによって除去する工程を設けたことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、前記金めっき層は厚みが0.15〜0.5μmであることを特徴とする半導体装置の製造方法。
- 請求項1及び2のいずれか1項に記載の半導体装置の製造方法において、前記導体端子の内部接続端子部は、ワイヤボンディング部からなって、前記半導体素子の周囲に相互に隙間を有して配置されている半導体装置の製造方法。
- 請求項3記載の半導体装置の製造方法において、前記リードフレーム材の中央には、前記導体端子とは別に、前記半導体素子を搭載する素子搭載部が形成され、該素子搭載部の表面及び裏面にも前記第1工程で前記めっきマスクが形成され、前記第2工程と前記第5工程での前記エッチング加工後に前記めっきバリの除去を行なう工程で、発生するめっきバリを除去することを特徴とする半導体装置の製造方法。
- 請求項3記載の半導体装置の製造方法において、前記リードフレーム材の中央には、前記導体端子とは別に、グリッドアレイ状に前記半導体素子を搭載する放熱用端子が設けられ、該放熱用端子の表面及び裏面にも前記第1工程で前記めっきマスクが形成され、前記第2工程と前記第5工程での前記エッチング加工後に前記めっきバリの除去を行なう工程で、発生するめっきバリを除去することを特徴とする半導体装置の製造方法。
- 請求項1及び2のいずれか1項に記載の半導体装置の製造方法において、該半導体装置はフリップチップ型の半導体装置からなって、前記導体端子の内部接続端子部が前記半導体素子の下部に配置される電極パッド部に連結されていることを特徴とする半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005232452A JP4032063B2 (ja) | 2005-08-10 | 2005-08-10 | 半導体装置の製造方法 |
KR1020087000508A KR101089449B1 (ko) | 2005-08-10 | 2006-08-09 | 반도체 장치 및 그 제조 방법 |
US11/501,325 US8003444B2 (en) | 2005-08-10 | 2006-08-09 | Semiconductor device and manufacturing method thereof |
EP06782563A EP1921674A4 (en) | 2005-08-10 | 2006-08-09 | SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME |
PCT/JP2006/315747 WO2007018237A1 (ja) | 2005-08-10 | 2006-08-09 | 半導体装置及びその製造方法 |
CN2006800251662A CN101218670B (zh) | 2005-08-10 | 2006-08-09 | 半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005232452A JP4032063B2 (ja) | 2005-08-10 | 2005-08-10 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007048981A JP2007048981A (ja) | 2007-02-22 |
JP4032063B2 true JP4032063B2 (ja) | 2008-01-16 |
Family
ID=37851557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005232452A Active JP4032063B2 (ja) | 2005-08-10 | 2005-08-10 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4032063B2 (ja) |
CN (1) | CN101218670B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8125062B2 (en) | 2009-06-01 | 2012-02-28 | Seiko Epson Corporation | Lead frame, lead frame fabrication, and semiconductor device |
KR20200112660A (ko) | 2019-03-22 | 2020-10-05 | 오쿠치 마테리얼스 가부시키가이샤 | 반도체 소자 탑재용 기판 |
KR20200115101A (ko) | 2019-03-28 | 2020-10-07 | 오쿠치 마테리얼스 가부시키가이샤 | 반도체 소자 탑재용 부품, 리드 프레임 및 반도체 소자 탑재용 기판 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7875988B2 (en) * | 2007-07-31 | 2011-01-25 | Seiko Epson Corporation | Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same |
US7807498B2 (en) * | 2007-07-31 | 2010-10-05 | Seiko Epson Corporation | Substrate, substrate fabrication, semiconductor device, and semiconductor device fabrication |
JP5087787B2 (ja) * | 2008-02-12 | 2012-12-05 | 住友金属鉱山株式会社 | 部分めっきリードフレームの製造方法 |
JP5176111B2 (ja) * | 2008-06-25 | 2013-04-03 | 日立化成株式会社 | 半導体装置搭載配線板の製造法 |
JP2010129591A (ja) * | 2008-11-25 | 2010-06-10 | Mitsui High Tec Inc | リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法 |
EP2248161B1 (en) | 2009-03-06 | 2019-05-01 | Kaixin Inc. | Leadless integrated circuit package having high density contacts |
US7858443B2 (en) * | 2009-03-09 | 2010-12-28 | Utac Hong Kong Limited | Leadless integrated circuit package having standoff contacts and die attach pad |
US8785253B2 (en) | 2009-04-03 | 2014-07-22 | Kaixin, Inc. | Leadframe for IC package and method of manufacture |
CN102576701B (zh) | 2009-09-02 | 2016-08-17 | 凯信公司 | Ic封装件及其制造方法 |
JP2011060934A (ja) | 2009-09-09 | 2011-03-24 | Mitsui High Tec Inc | リードフレーム及び半導体装置の製造方法 |
CN101720766B (zh) * | 2009-12-29 | 2012-08-22 | 华南农业大学 | 茶皂素与多杀菌素的杀虫组合物 |
KR101303623B1 (ko) * | 2012-01-20 | 2013-09-11 | 주식회사 에이에스티젯텍 | 스트립 형태 부품의 디플래시 장치 |
JP6366042B2 (ja) * | 2015-06-22 | 2018-08-01 | 大口マテリアル株式会社 | Ledパッケージ及び多列型led用リードフレーム、並びにそれらの製造方法 |
JP6322853B2 (ja) * | 2015-06-30 | 2018-05-16 | 大口マテリアル株式会社 | Ledパッケージ及び多列型led用リードフレーム、並びにそれらの製造方法 |
CN105161424A (zh) * | 2015-07-30 | 2015-12-16 | 南通富士通微电子股份有限公司 | 半导体叠层封装方法 |
CN105161425A (zh) * | 2015-07-30 | 2015-12-16 | 南通富士通微电子股份有限公司 | 半导体叠层封装方法 |
JP6679125B2 (ja) * | 2016-01-21 | 2020-04-15 | 大口マテリアル株式会社 | リードフレーム及びこれを用いた半導体装置、並びにそれらの製造方法 |
JP6777365B2 (ja) * | 2016-12-09 | 2020-10-28 | 大口マテリアル株式会社 | リードフレーム |
JP7039245B2 (ja) * | 2017-10-18 | 2022-03-22 | 新光電気工業株式会社 | リードフレーム及びその製造方法と電子部品装置 |
-
2005
- 2005-08-10 JP JP2005232452A patent/JP4032063B2/ja active Active
-
2006
- 2006-08-09 CN CN2006800251662A patent/CN101218670B/zh active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8125062B2 (en) | 2009-06-01 | 2012-02-28 | Seiko Epson Corporation | Lead frame, lead frame fabrication, and semiconductor device |
KR20200112660A (ko) | 2019-03-22 | 2020-10-05 | 오쿠치 마테리얼스 가부시키가이샤 | 반도체 소자 탑재용 기판 |
US11062983B2 (en) | 2019-03-22 | 2021-07-13 | Ohkuchi Materials Co., Ltd. | Substrate for mounting semiconductor element |
KR20200115101A (ko) | 2019-03-28 | 2020-10-07 | 오쿠치 마테리얼스 가부시키가이샤 | 반도체 소자 탑재용 부품, 리드 프레임 및 반도체 소자 탑재용 기판 |
US10847451B2 (en) | 2019-03-28 | 2020-11-24 | Ohkuchi Materials Co., Ltd. | Device for mounting semiconductor element, lead frame, and substrate for mounting semiconductor element |
Also Published As
Publication number | Publication date |
---|---|
CN101218670A (zh) | 2008-07-09 |
CN101218670B (zh) | 2011-08-10 |
JP2007048981A (ja) | 2007-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4032063B2 (ja) | 半導体装置の製造方法 | |
US8003444B2 (en) | Semiconductor device and manufacturing method thereof | |
US8551820B1 (en) | Routable single layer substrate and semiconductor package including same | |
JP3780122B2 (ja) | 半導体装置の製造方法 | |
TWI587457B (zh) | 樹脂密封型半導體裝置及其製造方法 | |
US7439097B2 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
KR0183412B1 (ko) | 반도체 장치 및 그 제조방법 | |
KR101064755B1 (ko) | 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법 | |
JP6030970B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
US6358778B1 (en) | Semiconductor package comprising lead frame with punched parts for terminals | |
JP4091050B2 (ja) | 半導体装置の製造方法 | |
JP2005057067A (ja) | 半導体装置およびその製造方法 | |
JPH11340409A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
US20050189627A1 (en) | Method of surface mounting a semiconductor device | |
US6716675B2 (en) | Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame | |
JP2007048978A (ja) | 半導体装置及びその製造方法 | |
JP2006140265A (ja) | 半導体装置および半導体装置に用いるリードフレームの製造方法 | |
JP2012049323A (ja) | リードフレーム及びこれを用いた半導体装置並びにその製造方法 | |
JP2007157846A (ja) | 半導体装置の製造方法 | |
TW200901422A (en) | Pre-plated leadframe having enhanced encapsulation adhesion | |
JP4137981B2 (ja) | 半導体装置の製造方法 | |
JP2006303028A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012164936A (ja) | 半導体装置の製造方法 | |
JP4018853B2 (ja) | ターミナルランドフレーム | |
JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061213 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20061215 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20070110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071022 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4032063 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |