JP2010129591A - リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法 - Google Patents

リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法 Download PDF

Info

Publication number
JP2010129591A
JP2010129591A JP2008299726A JP2008299726A JP2010129591A JP 2010129591 A JP2010129591 A JP 2010129591A JP 2008299726 A JP2008299726 A JP 2008299726A JP 2008299726 A JP2008299726 A JP 2008299726A JP 2010129591 A JP2010129591 A JP 2010129591A
Authority
JP
Japan
Prior art keywords
lead frame
terminal
resin
sealed
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008299726A
Other languages
English (en)
Inventor
Koji Shimizu
孝司 清水
Hiroaki Yagawa
博昭 八河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2008299726A priority Critical patent/JP2010129591A/ja
Priority to PCT/JP2009/069814 priority patent/WO2010061826A1/ja
Priority to US13/129,649 priority patent/US8680657B2/en
Priority to CN200980146480XA priority patent/CN102224587A/zh
Publication of JP2010129591A publication Critical patent/JP2010129591A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】端子と封止樹脂との密着性の向上を図ることにより信頼性の高い半導体装置を得ることを可能とするリードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法を提供する。
【解決手段】一方が樹脂封止される複数の端子１３を備えた半導体装置１０用のリードフレームにおいて、端子１３の樹脂封止される部分１６が、五角以上の多角柱状、又は上下方向に沿って１又は複数の切欠き若しくは溝部を周囲に有する異形柱状となっている。この樹脂封止される部分１６の形成はエッチング加工又はプレス加工によって行われ、端子１３の下半分の露出部分１８の形成はエッチング加工によって行われる。
【選択図】図２

Description

本発明は、封止樹脂との密着性を高めた半導体装置に使用するリードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法に関する。
特許文献１には、板状のリードフレーム材の表面に、ボンディング端子等を形成する領域に貴金属めっきを行ってレジスト膜を形成し、表面側から厚さの半分程度のエッチング（１ｓｔエッチング）を行って、半導体素子を搭載してワイヤボンディングを行い、リードフレーム材の裏半分を残して樹脂封止した後、裏面側から選択的にエッチング（２ｎｄエッチング）することによって、隣接した端子を切り離して半導体装置を製造するという方法が開示されている。
特開２００１−２４１３５号公報
特許文献１に記載の半導体装置は、平面状のリードフレーム材から独立した端子を形成することが特徴であり、各端子は封止樹脂で固定されており、端子と封止樹脂の密着強度は、端子と封止樹脂との接触面積に依存する。通常、端子の断面は円形又は四角形状を有している。
しかしながら、パッケージ厚やリードフレーム厚を薄くしたり、スタンドオフ（封止樹脂底面から実装基板表面までの距離をいう）を高くすると、樹脂と端子の密着性が減少してしまうため、端子強度が確保されず、端子が欠落して半導体装置の信頼性が低下してしまうという問題があった。
本発明は、かかる事情に鑑みてなされたものであり、端子と封止樹脂との密着性の向上を図ることにより、信頼性の高い半導体装置を得ることを可能とするリードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法を提供することを目的とする。
前記目的に沿う第１の発明に係るリードフレームは、一方が樹脂封止される複数の端子を備えた半導体装置用のリードフレームにおいて、前記端子の少なくとも樹脂封止される部分が、五角以上の多角柱状、又は上下方向に沿って１又は複数の切欠き若しくは溝部を周囲に有する異形柱状となっている。
第２の発明に係るリードフレームは、第１の発明に係るリードフレームにおいて、前記端子の表面（上面）から樹脂封止される前記端子の下端まで前記多角柱状又は異形柱状となっている。
第３の発明に係るリードフレームは、第１、第２の発明に係るリードフレームにおいて、樹脂封止される前記複数の端子が、２種類以上の異なる形状の前記多角柱状又は異形柱状の端子を有している。
第４の発明に係るリードフレームは、第１〜第３の発明に係るリードフレームにおいて、前記端子は前記樹脂封止される部分と樹脂封止されない部分とで異なる断面形状を有している。
第５の発明に係る半導体装置の中間製品は、第１〜第４の発明に係るリードフレームを用いて半導体装置を構成している。ここで、半導体装置の中間製品とは、最終製品となる半導体装置を製造する場合の過程で生じる製品をいい、例えば、裏面側に突出するはずの端子が分離されておらず、最終工程で裏面側の板部分を予め形成されたレジスト膜を用いて、分離するエッチング等を必要とする製品をいう。
また、第６の発明に係る半導体装置は、第１〜第４の発明に係るリードフレームを用いて半導体装置を構成している。
第７の発明に係るリードフレームの製造方法は、一方が樹脂封止される複数の端子を備え、前記端子の少なくとも樹脂封止される部分が、五角以上の多角柱状、又は上下方向に沿って１又は複数の切欠き若しくは溝部を周囲に有する異形柱状となっているリードフレームの製造方法であって、
前記多角柱状又は異形柱状の端子は、エッチング加工又はプレス加工によって形成する。
第８の発明に係るリードフレームの製造方法は、第７の発明に係るリードフレームの製造方法において、前記端子の表面から樹脂封止される前記端子の下端まで前記多角柱状又は異形柱状となっている。
第９の発明に係るリードフレームの製造方法は、第７、第８の発明に係るリードフレームの製造方法において、樹脂封止される前記複数の端子が、２種類以上の異なる形状の前記多角柱状又は異形柱状の端子を有している。
そして、第１０の発明に係る半導体装置の中間製品の製造方法は、リードフレーム材の上側に五角以上の多角柱状、又は上下方向に沿って１又は複数の切欠き若しくは溝部を周囲に有する異形柱状となった上側端子を形成する上側端子形成工程と、前記リードフレーム材の素子搭載部に半導体素子を搭載して前記上側端子と前記半導体素子の電極との間をボンディングワイヤで連結した後、前記半導体素子、前記ボンディングワイヤ及び前記上側端子を樹脂封止して中間製品を製造する中間製品形成工程とを有する。
そして、第１１の発明に係る半導体装置の製造方法は、リードフレーム材の上側に五角以上の多角柱状、又は上下方向に沿って１又は複数の切欠き若しくは溝部を周囲に有する異形柱状となった上側端子を形成する上側端子形成工程と、前記リードフレーム材の素子搭載部に半導体素子を搭載して前記上側端子と前記半導体素子の電極との間をボンディングワイヤで連結した後、前記半導体素子、前記ボンディングワイヤ及び前記上側端子を樹脂封止して中間製品を製造する中間製品形成工程と、前記中間製品の下側端子を独立させる端子独立工程とを有する。
本発明に係るリードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法においては、端子の樹脂封止される部分を五角以上の多角柱状、又は上下方向に沿って１又は複数の切欠き若しくは溝部を周囲に有する異形柱状としたので、端子と樹脂との接触面積を拡大させることができ、パッケージ厚を薄くしたり、リードフレーム厚を薄くしたり、スタンドオフを高くしたりしても、端子強度を確保することができ、端子の欠落を防止することができる。その結果、製品となる半導体装置の信頼性を向上させることができる。
また、本発明は、エッチングやプレスのパターンを変更することで、従来の工法や工程フローを変えることなく実施することができ、実装信頼性に悪影響を与えることなく、端子の接合強度の向上を図ることができる。
また、場合によっては、独立端子毎に形状を変えることで、特に封止樹脂との密着が劣る部位の接合強度を部分的に向上させることが可能となるほか、形状に特徴を有するため、ワイヤボンディングの際の半導体装置の画像認識が容易にとれ、配線ミスを防止することができる。
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
ここで、図１は本発明の第１の実施の形態に係る半導体装置の正断面図、図２（Ａ）、（Ｂ）は同半導体装置の端子の斜視図、図３は本発明の第２の実施の形態に係る半導体装置の正断面図、図４（Ａ）、（Ｂ）は同半導体装置の端子の斜視図、図５（Ａ）〜（Ｃ）はそれぞれ他の実施の形態に係る半導体装置の端子の樹脂封止される部分の底面図及び斜視図、図６（Ａ）は本発明の第３の実施の形態に係る半導体装置に使用するリードフレームの表面図、図６（Ｂ）は同リードフレームの端子の拡大平面図、図６（Ｃ）は同リードフレームの端子の拡大斜視図、図６（Ｄ）は矢視ｂ−ｂの側面図、図７（Ａ）〜（Ｊ）は本発明の一実施の形態に係る半導体装置の製造方法の工程説明図である。
図１、図２に示すように、本発明の第１の実施の形態に係る半導体装置１０は、中央の素子搭載部１１上に載置された半導体素子１２と、その周囲に複数配置された端子１３と、端子１３の表面と半導体素子１２の電極パッドをそれぞれ連結するボンディングワイヤ１４と、端子１３の略上半分、ボンディングワイヤ１４及び半導体素子１２を樹脂封止する封止樹脂１５とを有している。
ここで、端子１３の略上半分の封止樹脂１５で取り囲まれて樹脂封止される部分１６の形状は六角柱状（五角以上の多角柱状の一例）となって、略下半分の露出部分１８は円柱状となっている。なお、図２（Ａ）のように、樹脂封止される部分１６はエッチングによって形成されると、側面も浸食されて、上下方向中央部に向けて徐々に細くなる。このように、樹脂封止される部分１６が多角柱状となっているので、封止樹脂１５との接触面積が増加し、強固に封止樹脂１５に固定される。また、図２（Ｂ）には変形例に係る端子１３´を示す。樹脂封止される部分１６´の周囲に上下方向に沿って複数の凹部及び凸部からなる溝部３３が形成された異形柱状となっており、樹脂封止される部分１６´をエッチングによって形成することによって、側面も侵食されて、上下方向中央部に向けて徐々に細くなる。なお、１８´は端子１３´の円柱状の露出部分である。
なお、ワイヤボンディング部となる端子１３の上面（表面）１９には、例えば、ニッケルめっき下地の金めっき（貴金属めっきの一例）がなされ、端子１３及び素子搭載部１１の下面（底面）２１、２２には、例えば、ニッケル下地の金めっき（貴金属めっきの一例）がなされる。
また、この半導体装置１０においては、素子搭載部１１は厚みが端子１３の半分程度となって、導電性接着剤２３を介して半導体素子１２が搭載されている。
続いて、図３、図４（Ａ）、（Ｂ）に示す第２の実施の形態に係る半導体装置２５について説明するが、第１の実施の形態に係る半導体装置１０と相違する点は、端子２６、２７が片側４列になっていること、及び異なる形状の端子２６、２７を有することであるので、同一の構成要素には同一の番号を付してその詳しい説明を省略する（以下、同じ）。
この半導体装置２５に使用する端子２６の樹脂封止される部分２８は六角柱状となり、上面２９の六角形の状態が樹脂封止される部分２６の断面形状と同一となっている。端子２７は上下方向に沿って複数の凹部及び凸部からなる溝部３３が形成された異形柱状となっている。露出部分３０、３４は断面円形状となって、その上下方向中央部分にかけて徐々に細くなっている。
このように、一つのリードフレーム及びこれを利用した半導体装置２５において、端子２６、２７の樹脂封止される部分２８、３２の断面形状を変えて、多角柱状又は異形柱状のうち２種類以上の異なる形状の端子とすることができ、用途に合わせてワイヤボンディング部の形状を変えることができる。
なお、以上に示す半導体装置１０、２５においては、端子１３、２６、２７において、樹脂封止される部分１６、２８、３２の形状を限定して説明したが、所定の端子高さ及び所定の端子ピッチにおいて、断面が円形（又は四角形）より周囲の長さが長いものであれば、如何なるものでも適用でき、樹脂との接触面積を増やすことができる。好ましくは、図５（Ａ）に示すように切欠き又は溝部４７が、図５（Ｂ）、（Ｃ）に示すように凹部（又は溝部）４８、４９が周囲に形成されているのがよい。なお、図５（Ａ）、（Ｂ）、（Ｃ）において、５０、５１、５２はそれぞれ樹脂封止される部分のみを示し、露出部分は省略されている。このように形成することによって、封止樹脂１５との密着性が向上する。
また、露出部分１８、３０、３４の断面形状は円形であったが、本発明は円形に限定されるものではなく、三角形、四角形を含む多角形、楕円、長円、周囲に凹部又は凸部を有する形状のいずれであってもよい。
図６（Ａ）は第３の実施の形態に係る半導体装置に使用するリードフレーム３６（材料は銅、又は銅合金）を示すが、素子搭載部１１を中央にして、エリアアレイ状に樹脂封止される端子３７が並んでいる。図６（Ｂ）、（Ｃ）に示すように、樹脂封止される端子３７は、その断面が長方形の角に円形（１／４円）の切欠き３８を設けて形成される異形柱状となっている。なお、この実施の形態においては、リードフレーム３６の露出部分は形成されていないので、図６（Ｄ）に示すように、平板３９となっている。この後、中央の素子搭載部１１に半導体素子１２を搭載した後、ワイヤボンディングを行い、半導体素子１２、ボンディングワイヤ１４、端子３７を樹脂封止して、中間製品を形成する。その後、裏面側から各端子３７を独立化するエッチングを行って、半導体装置が完成する。
続いて、図７（Ａ）〜（Ｊ）を参照しながら、本発明の一実施の形態に係るリードフレームを用いた半導体装置１０の製造方法について説明する。
図７（Ａ）に示すように、板状のリードフレーム材４１を用意し、図７（Ｂ）に示すように、リードフレーム材４１の表裏に、端子１３の上面１９のパターン４２並びに端子１３の下面２１と素子搭載部１１の下面２２を有するパターン４３を、レジスト膜によって形成する。なお、この実施の形態においては、説明を容易にするため、一つの半導体装置について説明するが、実際は複数の半導体装置が一枚のリードフレーム材４１に縦横に並んで形成される。
ここで、端子１３の上面１９のパターンの空間部（即ち、パターンがない部分）の形状は、円形や四角形ではなく、五角形以上の多角形又は周囲に１又は複数の切欠き若しくは溝部を有する閉形状（即ち、ワイヤボンディング部を形成する領域）とする。
そして、図７（Ｃ）に示すように、このパターン４２、４３を利用して、下地めっき（通常ニッケルめっき）を行った後、耐エッチングめっき（通常、貴金属めっき）４４、４５を行う。なお、リードフレーム材４１の裏面については、裏面からのエッチングに耐えるものであれば、貴金属めっきの必要はなく、例えば、ニッケルめっき、錫めっき等でもよい。従って、耐エッチングめっき４４は、五角形以上の多角形又は周囲に１又は複数の切欠き若しくは溝部を有する閉形状となる。
次に、図７（Ｄ）に示すように、表裏のレジスト膜を除去して、耐エッチングめっき４４、４５を残して、リードフレーム材４１を露出させる。そして、図７（Ｅ）に示すように、リードフレーム材４１の裏面にカバーシート（耐エッチング膜）４６を貼り付け、リードフレーム材４１の裏面がエッチング液によって浸食されないようにする。
図７（Ｆ）に示すように、リードフレーム材４１の表面側にハーフエッチング（１ｓｔエッチング）を行い、樹脂封止される部分１６（端子１３の上半分、上側端子）を形成する。次に、図７（Ｇ）に示すように、カバーシート４６を外す。なお、カバーシート４６の除去は第２回目のエッチング（２ｎｄエッチング）の前であれば、いつ行ってもよい。ここで、リードフレームが製造される。
この後、図７（Ｈ）に示すように、リードフレーム材４１をハーフエッチングして形成した素子搭載部１１の中央に半導体素子１２を導電性接着剤２３を介して搭載し、周囲の端子１３の上面１９に形成されるワイヤボンディング部と、半導体素子１２の電極パッドとをワイヤボンディングする。
そして、図７（Ｉ）に示すように、リードフレーム材４１の上半分、即ち、端子１３の樹脂封止される部分１６、ボンディングワイヤ１４、半導体素子１２を樹脂封止する。各端子１３は下側半分の平板で繋がっており、本発明における中間製品となる。
次に、図７（Ｊ）に示すように、リードフレーム材４１の下半分をエッチング（２ｎｄエッチング）して、端子１３に露出部分１８（下側端子）を形成し、各端子１３を電気的に独立させる。これによって、図１に示す半導体装置１０となる。
なお、前記実施の形態においては、樹脂封止される部分１６の全部（即ち、端子１３の表面から封止樹脂１５の下端まで）が多角柱状又は異形柱状となって、封止樹脂１５より露出する部分は円柱状となっているが、端子１３の上端から下端まで全部を多角柱状又は異形柱状とすることもできる。
また、図７（Ｊ）の工程の後に、露出した端子１３を酸化から護るために、樹脂コーティング、無電解めっき等をすることもできる。
更には、前記実施の形態においては、端子１３の樹脂封止される部分１６の形成はエッチング加工によって行ったが、プレス加工によって形成することもできる。この場合、第２の実施の形態に係る半導体装置２５のようになる。
また、前記実施の形態では、素子搭載部の上部がハーフエッチングされているが、この形態に限られず、１ｓｔエッチングで素子搭載部をハーフエッチングせずに端子と同じ高さに残してもよい。この場合、素子搭載部の周囲も端子周囲と同じ形状に形成する。これにより、素子搭載部と封止樹脂との密着性が増して、より信頼性が向上する。
本発明は前記した実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲での変更、改良した場合も本発明は適用される。
本発明の第１の実施の形態に係る半導体装置の正断面図である。 （Ａ）、（Ｂ）は同半導体装置の端子の斜視図である。 本発明の第２の実施の形態に係る半導体装置の正断面図である。 （Ａ）、（Ｂ）は同半導体装置の端子の斜視図である。 （Ａ）〜（Ｃ）はそれぞれ他の実施の形態に係る半導体装置の端子の樹脂封止される部分の底面図及び斜視図である。 （Ａ）は本発明の第３の実施の形態に係る半導体装置に使用するリードフレームの表面図、（Ｂ）は同リードフレームの端子の拡大平面図、（Ｃ）は同リードフレームの端子の拡大斜視図、（Ｄ）は矢視ｂ−ｂの側面図である。 （Ａ）〜（Ｊ）は本発明の一実施の形態に係る半導体装置の製造方法の工程説明図である。
符号の説明
１０：半導体装置、１１：素子搭載部、１２：半導体素子、１３、１３´：端子、１４：ボンディングワイヤ、１５：封止樹脂、１６、１６´：樹脂封止される部分、１８、１８´：露出部分、１９：上面、２１、２２：下面、２３：導電性接着剤、２５：半導体装置、２６、２７：端子、２８：樹脂封止される部分、２９：上面、３０：露出部分、３２：樹脂封止される部分、３３：溝部、３４：露出部分、３６：リードフレーム、３７：端子、３８：切欠き、３９：平板、４１：リードフレーム材、４２、４３：パターン、４４、４５：耐エッチングめっき、４６：カバーシート、４７：溝部、４８、４９：凹部（又は溝部）、５０、５１、５２：樹脂封止される部分

Claims (11)

  1. 一方が樹脂封止される複数の端子を備えた半導体装置用のリードフレームにおいて、前記端子の少なくとも樹脂封止される部分が、五角以上の多角柱状、又は上下方向に沿って１又は複数の切欠き若しくは溝部を周囲に有する異形柱状となっていることを特徴とするリードフレーム。
  2. 請求項１記載のリードフレームにおいて、前記端子の表面から樹脂封止される前記端子の下端まで前記多角柱状又は異形柱状となっていることを特徴とするリードフレーム。
  3. 請求項１及び２のいずれか１記載のリードフレームにおいて、樹脂封止される前記複数の端子が、２種類以上の異なる形状の前記多角柱状又は異形柱状の端子を有していることを特徴とするリードフレーム。
  4. 請求項１〜３のいずれか１記載のリードフレームにおいて、前記端子は前記樹脂封止される部分と樹脂封止されない部分とで異なる断面形状を有することを特徴とするリードフレーム。
  5. 請求項１〜４のいずれか１記載のリードフレームを用いたことを特徴とする半導体装置の中間製品。
  6. 請求項１〜４のいずれか１記載のリードフレームを用いたことを特徴とする半導体装置。
  7. 一方が樹脂封止される複数の端子を備え、前記端子の少なくとも樹脂封止される部分が、五角以上の多角柱状、又は上下方向に沿って１又は複数の切欠き若しくは溝部を周囲に有する異形柱状となっているリードフレームの製造方法であって、
    前記多角柱状又は異形柱状の端子は、エッチング加工又はプレス加工によって形成することを特徴とするリードフレームの製造方法。
  8. 請求項７記載のリードフレームの製造方法において、前記端子の表面から樹脂封止される前記端子の下端まで前記多角柱状又は異形柱状となっていることを特徴とするリードフレームの製造方法。
  9. 請求項７及び８のいずれか１記載のリードフレームの製造方法において、樹脂封止される前記複数の端子が、２種類以上の異なる形状の前記多角柱状又は異形柱状の端子を有していることを特徴とするリードフレームの製造方法。
  10. リードフレーム材の上側に五角以上の多角柱状、又は上下方向に沿って１又は複数の切欠き若しくは溝部を周囲に有する異形柱状となった上側端子を形成する上側端子形成工程と、
    前記リードフレーム材の素子搭載部に半導体素子を搭載して前記上側端子と前記半導体素子の電極との間をボンディングワイヤで連結した後、前記半導体素子、前記ボンディングワイヤ及び前記上側端子を樹脂封止して中間製品を製造する中間製品形成工程とを有することを特徴とする半導体装置の中間製品の製造方法。
  11. リードフレーム材の上側に五角以上の多角柱状、又は上下方向に沿って１又は複数の切欠き若しくは溝部を周囲に有する異形柱状となった上側端子を形成する上側端子形成工程と、
    前記リードフレーム材の素子搭載部に半導体素子を搭載して前記上側端子と前記半導体素子の電極との間をボンディングワイヤで連結した後、前記半導体素子、前記ボンディングワイヤ及び前記上側端子を樹脂封止して中間製品を製造する中間製品形成工程と、
    前記中間製品の下側端子を独立させる端子独立工程とを有することを特徴とする半導体装置の製造方法。
JP2008299726A 2008-11-25 2008-11-25 リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法 Pending JP2010129591A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008299726A JP2010129591A (ja) 2008-11-25 2008-11-25 リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
PCT/JP2009/069814 WO2010061826A1 (ja) 2008-11-25 2009-11-24 リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
US13/129,649 US8680657B2 (en) 2008-11-25 2009-11-24 Lead frame, semiconductor apparatus using this lead frame, intermediate product thereof and manufacturing method thereof
CN200980146480XA CN102224587A (zh) 2008-11-25 2009-11-24 引线框、使用该引线框的半导体装置、该半导体装置的中间产品以及它们的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008299726A JP2010129591A (ja) 2008-11-25 2008-11-25 リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法

Publications (1)

Publication Number Publication Date
JP2010129591A true JP2010129591A (ja) 2010-06-10

Family

ID=42225699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008299726A Pending JP2010129591A (ja) 2008-11-25 2008-11-25 リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法

Country Status (4)

Country Link
US (1) US8680657B2 (ja)
JP (1) JP2010129591A (ja)
CN (1) CN102224587A (ja)
WO (1) WO2010061826A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969252A (zh) * 2011-08-31 2013-03-13 飞思卡尔半导体公司 利用具有附接的信号管道的引线框架的具有包封前穿通通孔形成的半导体装置封装

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659006B (zh) * 2013-11-19 2017-11-03 西安永电电气有限责任公司 一种塑封式ipm引线框架结构
JP6770853B2 (ja) * 2016-08-31 2020-10-21 新光電気工業株式会社 リードフレーム及び電子部品装置とそれらの製造方法
JP6757274B2 (ja) * 2017-02-17 2020-09-16 新光電気工業株式会社 リードフレーム及びその製造方法
US11211320B2 (en) * 2019-12-31 2021-12-28 Texas Instruments Incorporated Package with shifted lead neck

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015668A (ja) * 1999-07-02 2001-01-19 Mitsubishi Electric Corp 樹脂封止型半導体パッケージ
JP2002026186A (ja) * 2000-07-05 2002-01-25 Sanyo Electric Co Ltd 半導体装置
JP2003174136A (ja) * 2001-12-07 2003-06-20 Aoi Electronics Co Ltd 樹脂モールド半導体装置
JP2005303039A (ja) * 2004-04-13 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2006210807A (ja) * 2005-01-31 2006-08-10 Mitsui High Tec Inc 半導体装置の製造方法
JP2007048981A (ja) * 2005-08-10 2007-02-22 Mitsui High Tec Inc 半導体装置の製造方法
JP2008263018A (ja) * 2007-04-11 2008-10-30 Sumitomo Metal Mining Package Materials Co Ltd 半導体装置用基板及び半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
US7049177B1 (en) * 2004-01-28 2006-05-23 Asat Ltd. Leadless plastic chip carrier with standoff contacts and die attach pad
JP3780122B2 (ja) 1999-07-07 2006-05-31 株式会社三井ハイテック 半導体装置の製造方法
JP3778773B2 (ja) * 2000-05-09 2006-05-24 三洋電機株式会社 板状体および半導体装置の製造方法
JP4205135B2 (ja) 2007-03-13 2009-01-07 シャープ株式会社 半導体発光装置、半導体発光装置用多連リードフレーム
US8115285B2 (en) * 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015668A (ja) * 1999-07-02 2001-01-19 Mitsubishi Electric Corp 樹脂封止型半導体パッケージ
JP2002026186A (ja) * 2000-07-05 2002-01-25 Sanyo Electric Co Ltd 半導体装置
JP2003174136A (ja) * 2001-12-07 2003-06-20 Aoi Electronics Co Ltd 樹脂モールド半導体装置
JP2005303039A (ja) * 2004-04-13 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2006210807A (ja) * 2005-01-31 2006-08-10 Mitsui High Tec Inc 半導体装置の製造方法
JP2007048981A (ja) * 2005-08-10 2007-02-22 Mitsui High Tec Inc 半導体装置の製造方法
JP2008263018A (ja) * 2007-04-11 2008-10-30 Sumitomo Metal Mining Package Materials Co Ltd 半導体装置用基板及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969252A (zh) * 2011-08-31 2013-03-13 飞思卡尔半导体公司 利用具有附接的信号管道的引线框架的具有包封前穿通通孔形成的半导体装置封装

Also Published As

Publication number Publication date
CN102224587A (zh) 2011-10-19
US8680657B2 (en) 2014-03-25
US20110272793A1 (en) 2011-11-10
WO2010061826A1 (ja) 2010-06-03

Similar Documents

Publication Publication Date Title
KR101019369B1 (ko) 리드프레임, 수지봉입형 반도체장치 및 그 제조방법
US7875988B2 (en) Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same
US6713322B2 (en) Lead frame for semiconductor package
US8115288B2 (en) Lead frame for semiconductor device
CN107799475B (zh) 引线框架和电子部件装置
TWI666737B (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
JP2005057067A (ja) 半導体装置およびその製造方法
JP6576796B2 (ja) リードフレーム及びその製造方法、半導体装置
JP6608672B2 (ja) 半導体装置及びその製造方法、リードフレーム及びその製造方法
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
JP2010129591A (ja) リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
TW201815251A (zh) 導線架及電子組件裝置
CN108074903B (zh) 引线框架和电子元件装置
JP2000150702A (ja) 半導体装置の製造方法
JP4288277B2 (ja) 半導体装置
JP2004363365A (ja) 半導体装置及びその製造方法
JP5529494B2 (ja) リードフレーム
JP6573157B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2008227410A (ja) 半導体装置およびその製造方法
JP2009038145A (ja) リード端子型半導体装置
JP4248528B2 (ja) リードフレーム及び該リードフレームを用いる樹脂封止型半導体装置の製造方法
JP2006269719A (ja) 電子装置
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP3699966B2 (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
JP7215110B2 (ja) リードフレームおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140910

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141104