JP2005303039A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005303039A JP2005303039A JP2004117710A JP2004117710A JP2005303039A JP 2005303039 A JP2005303039 A JP 2005303039A JP 2004117710 A JP2004117710 A JP 2004117710A JP 2004117710 A JP2004117710 A JP 2004117710A JP 2005303039 A JP2005303039 A JP 2005303039A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- conductive substrate
- semiconductor chip
- connection electrode
- conductive pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】導電基板10とその上の半導体チップ12を封止する絶縁性樹脂13とを備えた半導体装置100において、導電基板10の表面は、第1の接続電極10aとそこから延在する再配線部分10bとからなる複数の第1の導電パタ−ンが形成されている。また、導電基板10の裏面は、第1の導電パタ−ンの再配線部分10bの端部と連結された第2の接続電極11からなる第2の導電パタ−ンが形成されている。第1の接続電極10aは、半導体チップ12の電極パッド14と対向する位置に配置され、かつ、電極パッド14と金属細線15で電気的に接続されている。第2の接続電極11は半導体チップ12の位置する下方領域で二次元的に配置され、ファンイン構成の半導体装置になっている。
【選択図】図1
Description
10a 第1の接続電極
10b 再配線部分
11 第2の接続電極
12 半導体チップ
13 絶縁性樹脂
14 電極パッド
15 金属細線
40,41 回路素子
50 バンプ
100 半導体装置
200 回路装置
Claims (15)
- 導電基板の表面を所定の深さエッチングして、第1の接続電極と該第1の接続電極から延在する再配線部とからなる複数の第1の導電パタ−ンを形成する工程と、
前記第1の導電パタ−ン上であって、前記第1の接続電極の少なくとも一部を露出させる位置に、半導体チップを絶縁性接着剤により固着する工程と、
前記半導体チップの周辺領域に設けられた複数の電極パッドと、前記複数の第1の導電パタ−ンの第1の接続電極とを電気的に接続する工程と、
前記半導体チップを覆うように前記導電基板上の前記半導体チップを絶縁性樹脂によって封止する工程と、
前記導電基板の裏面を、前記導電基板表面のエッチング後の前記導電基板の残余の厚さエッチングして、第2の接続電極からなる複数の第2の導電パタ−ンを形成する工程と
を備えた半導体装置の製造方法であって、
前記第1の導電パタ−ンの前記第1の接続電極は、前記半導体チップの外周に沿って、前記半導体チップの電極パッドと対向する位置に配置され、
前記第2の導電パタ−ンの第2の接続電極は、前記第1の導電パタ−ンの再配線部の端部と連結され、かつ、前記半導体チップの位置する下方領域で、二次元的に配置されていることを特徴とする半導体装置の製造方法。 - 前記第1の導電パタ−ンの再配線部は、前記第1の接続電極から前記半導体チップの位置する下方領域に向かって延在していることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記導電基板上の前記半導体チップを絶縁性樹脂によって封止する工程において、前記半導体チップと前記導電基板の間であって、前記第1の導電パタ−ンが形成されていない領域に前記絶縁性樹脂が充填されていることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第1の導電パタ−ンに前記半導体チップを絶縁性接着剤により固着する工程において、前記半導体チップと前記導電基板の間であって、前記第1の導電パタ−ンが形成されていない領域に前記絶縁性接着剤が充填されていることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記複数の第2の導電パタ−ンを形成する工程において、前記半導体チップと前記導電基板の間であって、前記第1の導電パタ−ンが形成されていない領域に充填された前記絶縁性樹脂または前記絶縁性接着剤が露出するまで、前記導電基板の裏面をエッチングすることを特徴とする請求項3または4に記載の半導体装置の製造方法。
- 前記複数の第1の導電パタ−ンを形成する工程は、前記導電基板表面上に塗布したレジストに前記第1の導電パタ−ンを形成し、前記レジストをマスクに前記導電基板の表面をエッチングすることにより前記複数の第1の導電パタ−ンを形成することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記複数の第2の導電パタ−ンを形成する工程は、前記導電基板裏面上に塗布したレジストに前記第2の導電パタ−ンを形成し、前記レジストをマスクに前記導電基板の裏面をエッチングすることにより前記複数の第2の導電パタ−ンを形成することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記導電基板と前記半導体チップを絶縁性樹脂で封止する工程は、前記導電基板の裏面側に前記絶縁性樹脂が回り込まない片面封止により行われることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記複数の電極パッドと、前記複数の第1の接続電極とを電気的に接続する工程は、ワイヤ−ボンディング、またはフリップチップの方式で行われることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記導電基板は、銅、アルミニウム、鉄、ニッケル、及びこれらを含む合金のいずれか一種からなることを特徴とする請求項1に記載の半導体装置の製造方法。
- 導電基板の表面を所定の深さエッチングして、第1の接続電極と該第1の接続電極から延在する再配線部とからなる複数の第1の導電パタ−ンを形成する工程と、
前記第1の導電パタ−ン上であって、前記第1の接続電極を完全に覆わない位置に、複数の回路素子を絶縁性接着剤により固着する工程と、
前記複数の回路素子に形成された電極と、前記複数の第1の導電パタ−ンの第1の接続電極とを電気的に接続する工程と、
前記導電基板と前記複数の回路素子を絶縁性樹脂で封止する工程と、
前記導電基板の裏面を所定の深さエッチングして、第2の接続電極からなる複数の第2の導電パタ−ンを形成する工程と
を備えた半導体装置の製造方法であって、
前記第2の導電パタ−ンの第2の接続電極は、前記第1の導電パタ−ンの再配線部の端部と連結されていることを特徴とする回路装置の製造方法。 - 前記第2の導電パタ−ンの第2の接続電極は、前記回路装置が搭載される配線基板に設けられた所定の接続部位に対応する位置に配置されていることを特徴とする請求項11に記載の回路装置の製造方法。
- 導電基板と、
前記導電基板上に搭載された半導体チップと、
前記導電基板上の前記半導体チップを封止する絶縁性樹脂と
を備えた半導体装置であって、
前記導電基板の表面は、第1の接続電極と該第1の接続電極から延在する再配線部とからなる複数の第1の導電パタ−ンが形成され、
前記導電基板の裏面は、前記第1の導電パタ−ンの再配線部の端部と連結された第2の接続電極からなる第2の導電パタ−ンが形成され、
前記第1の導電パタ−ンの第1の接続電極は、前記半導体チップの外周に沿って、前記半導体チップの複数の電極パッドと対向する位置に配置され、かつ、前記電極パッドと電気的に接続されており、
前記第2の導電パタ−ンの第2の接続電極は、前記半導体チップの位置する下方領域で、二次元的に配置されていることを特徴とする半導体装置。 - 前記第1の導電パタ−ン及び前記第2の導電パタ−ンは、前記導電基板で一体的に構成されていることを特徴とする請求項13に記載の半導体装置。
- 前記半導体チップと前記導電基板の間であって、前記第1の導電パタ−ンが形成されていない領域に絶縁性物質が充填されていることを特徴とする請求項13に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004117710A JP2005303039A (ja) | 2004-04-13 | 2004-04-13 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004117710A JP2005303039A (ja) | 2004-04-13 | 2004-04-13 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005303039A true JP2005303039A (ja) | 2005-10-27 |
Family
ID=35334176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004117710A Pending JP2005303039A (ja) | 2004-04-13 | 2004-04-13 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005303039A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010129591A (ja) * | 2008-11-25 | 2010-06-10 | Mitsui High Tec Inc | リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法 |
EP2248161A1 (en) * | 2009-03-06 | 2010-11-10 | Kaixin Inc. | Leadless integrated circuit package having high density contacts |
US8785253B2 (en) | 2009-04-03 | 2014-07-22 | Kaixin, Inc. | Leadframe for IC package and method of manufacture |
US9362138B2 (en) | 2009-09-02 | 2016-06-07 | Kaixin, Inc. | IC package and method for manufacturing the same |
CN112802764A (zh) * | 2020-12-31 | 2021-05-14 | 上海易卜半导体有限公司 | 封装件及其形成方法 |
-
2004
- 2004-04-13 JP JP2004117710A patent/JP2005303039A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010129591A (ja) * | 2008-11-25 | 2010-06-10 | Mitsui High Tec Inc | リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法 |
EP2248161A1 (en) * | 2009-03-06 | 2010-11-10 | Kaixin Inc. | Leadless integrated circuit package having high density contacts |
JP2011517069A (ja) * | 2009-03-06 | 2011-05-26 | カイシン インコーポレイテッド | 高密度コンタクトを有するリードレス集積回路パッケージ |
JP2013080957A (ja) * | 2009-03-06 | 2013-05-02 | Kaixin Inc | 高密度コンタクトを有するリードレス集積回路パッケージ |
US8497159B2 (en) | 2009-03-06 | 2013-07-30 | Kaixin, Inc. | Method of manufacturing leadless integrated circuit packages having electrically routed contacts |
EP2248161A4 (en) * | 2009-03-06 | 2014-01-01 | Kaixin Inc | WIRELESS INTEGRATED CIRCUIT PACKAGE WITH HIGH-DENSITY CONTACTS |
US8785253B2 (en) | 2009-04-03 | 2014-07-22 | Kaixin, Inc. | Leadframe for IC package and method of manufacture |
US9362138B2 (en) | 2009-09-02 | 2016-06-07 | Kaixin, Inc. | IC package and method for manufacturing the same |
CN112802764A (zh) * | 2020-12-31 | 2021-05-14 | 上海易卜半导体有限公司 | 封装件及其形成方法 |
CN112802764B (zh) * | 2020-12-31 | 2024-03-26 | 上海易卜半导体有限公司 | 封装件及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7312105B2 (en) | Leadframe of a leadless flip-chip package and method for manufacturing the same | |
JP5661225B2 (ja) | 半導体デバイスのパッケージング方法 | |
US7109065B2 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
US7045391B2 (en) | Multi-chips bumpless assembly package and manufacturing method thereof | |
US20200083201A1 (en) | Semiconductor package and method of fabricating the same | |
JP2006203079A (ja) | 半導体装置および半導体装置の製造方法 | |
CN105047629A (zh) | 影像感测元件封装构件及其制作方法 | |
JP2005322858A (ja) | 半導体装置の製造方法 | |
JP6100480B2 (ja) | 半導体装置およびその製造方法 | |
TWI455269B (zh) | 晶片封裝結構及其製作方法 | |
US20110210429A1 (en) | Semiconductor Substrate, Package and Device and Manufacturing Methods Thereof | |
JP3651346B2 (ja) | 半導体装置およびその製造方法 | |
JP2018006385A (ja) | 半導体装置 | |
KR20090034713A (ko) | 반도체 소자 및 범프 형성방법 | |
JP2009004721A (ja) | 半導体パッケージ及びその製造方法 | |
US20090115036A1 (en) | Semiconductor chip package having metal bump and method of fabricating same | |
CN111199924B (zh) | 半导体封装结构及其制作方法 | |
TW200408095A (en) | Chip size semiconductor package structure | |
JP2005303039A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4921645B2 (ja) | ウエハレベルcsp | |
JP5776174B2 (ja) | 電子部品内蔵基板の製造方法 | |
JP2003273154A (ja) | 半導体装置及びその製造方法 | |
TWI612587B (zh) | 一種無基板半導體封裝製造方法 | |
JP4536808B2 (ja) | 半導体装置およびインターポーザチップ | |
JP2008028109A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061013 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20061114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080527 |