JP2005303039A - 半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

【課題】インタ−ポ−ザを用いないファンイン構成の半導体装置を実現する。
【解決手段】導電基板１０とその上の半導体チップ１２を封止する絶縁性樹脂１３とを備えた半導体装置１００において、導電基板１０の表面は、第１の接続電極１０ａとそこから延在する再配線部分１０ｂとからなる複数の第１の導電パタ−ンが形成されている。また、導電基板１０の裏面は、第１の導電パタ−ンの再配線部分１０ｂの端部と連結された第２の接続電極１１からなる第２の導電パタ−ンが形成されている。第１の接続電極１０ａは、半導体チップ１２の電極パッド１４と対向する位置に配置され、かつ、電極パッド１４と金属細線１５で電気的に接続されている。第２の接続電極１１は半導体チップ１２の位置する下方領域で二次元的に配置され、ファンイン構成の半導体装置になっている。
【選択図】図１

Description

本発明は、半導体装置及び半導体装置の製造方法に関し、特にチップサイズパッケ−ジに関する。

近年、携帯電話等の携帯用電子機器の普及に伴い、それらに搭載される半導体装置もより一層の小型化が要求されている。この要求を満たすものとして、ＣＳＰ（チップ・サイズ・パッケ−ジ）と呼ばれる超小型の半導体装置が注目され、各社競ってその開発に力を注いでいる。

図８は、ＣＳＰの代表的な構成を示す断面図である。絶縁基板１１０の表面に形成された導電膜パタ−ン１１１は、半導体チップ１１６用の接続電極１１１ａと、そこから延在する再配線部分１１１ｂとからなり、絶縁基板１１０の裏面に形成された回路基板用の接続電極１１３は、絶縁基板１１０に形成されたビア内に埋め込まれた導電体１１２を介して再配線部分１１１ｂに接続されている。

上下の接続電極をビアで接続した構成の絶縁基板（以下、インタ−ポ−ザと称す）１１０上に、絶縁層１１４を介して半導体チップ１１５を搭載し、半導体チップ１１５の電極パッドと接続電極１１１ａとは金属細線１１６でワイヤボンディング接続されている。そして、絶縁基板１１０及び半導体チップ１１５はモ−ルド樹脂１１７で片面封止されることにより、ＣＳＰ５００が形成されている。

このように構成されるインタ−ポ−ザ１１０を用いれば、ファンイン／ファンアウトのはんだボ−ル１１３の配置が可能となり、多種のチップサイズに柔軟に対応できる汎用パッケ−ジが実現できる一方、インタ−ポ−ザを用いるため、その分ＣＳＰの厚みが増す。最近は、単層の再配線だけでは半導体チップの多ピン化には対応しきれず、そのため、インタ−ポ−ザの多層化が進んできたが、それに伴い、ＣＳＰの厚さはさらに増加している。

一方、近年の携帯電話等の携帯用電子機器は、小型化に加え薄型化も進み、そこに搭載される半導体装置に対しても薄型化の要求が高まっている。このような要求から、インタ−ポ−ザを用いないＣＳＰの構成が提案されている（特許文献１）。

図９（ａ）〜（ｅ）は、特許文献１に開示されたインタ−ポ−ザを用いないＣＳＰの製造方法を説明する工程断面図である。

まず、図９（ａ）に示すように、導電基板（導電箔）１２０に分離溝１２１をハ−フエッチングにより形成する。この分離溝１２１は、外部電極（導電路）となる領域を除く領域に形成される。

次に、図９（ｂ）に示すように、導電基板１２０の表面上に半導体チップ１２２を搭載し、金属細線１２３により、半導体チップ１２２の電極パッドと導電基板１２０とをワイヤ−ボンディングする。

続いて、図９（ｃ）に示すように、導電基板１２０と半導体チップ１２２を絶縁性樹脂１２４で片面封止する。その際、分離溝１２１にも絶縁性樹脂１２４が充填される。

その後、片面封止された導電基板１２０の裏面を、図９（ｃ）の点線Ｐ−Ｑで示す位置、すなわち、分離溝１２１の底部が露出するまで一様に研磨する。その結果、図９（ｄ）に示すように、分離領域１２１で分離された外部電極１２５を備えたＣＳＰが完成する。

なお、外部電極１２５の底面は、封止性樹脂１２４の底面と一致しているので、図９（ｅ）に示すように、外部電極１２５の露出した底面に導電材１２６ａを被着することにより、ＣＳＰの回路基板への実装を容易にしている。

上記の方法は、半導体チップ１２２の搭載、絶縁性樹脂１２４の封止までは、導電基板１２０を支持部材として機能させ、導電基板１２０を外部電極１２５として分離するときは、絶縁性樹脂１２４を支持部材として機能させている。従って、図８に示したようなインタ−ポ−ザを用いなくてもＣＳＰを構成することができ、ＣＳＰをより薄くすることができる。
特開２００１−２１７３３８号公報

しかしながら、上記の製造方法により形成された外部電極１２５は、導電基板１２０を垂直に形成された分離溝１２１で分離することによって形成されるので、かかる方法により製造されたＣＳＰは、図１０（ａ）の平面図に示すように、半導体チップ１２２の外側に外部電極１２５が配置された“ファンアウト”の構成になっている。すなわち、上記の製造方法では、導電基板内に、いわゆる再配線と呼ばれる構成をとることができないので、インタ−ポ−ザを不要にすることによる薄型化には効果を奏するが、“ファンイン”を構成とするＣＳＰは実現できない。

然して、“ファンイン”を構成するＣＳＰを実現するには、インタ−ポ−ザを用いざるを得ないことになるが、一方で、ＣＳＰの薄型化に対応するためには、インタ−ポ−ザ自身の薄型化が不可欠となっている。フレキシブルシ−トをインタ−ポ−ザ基板に用いる等の薄型化技術の開発は行われているが、フレキシブルシ−トに形成された銅箔パタ−ンが剥離される等の技術的課題や、工程が複雑になることによるコストアップといった課題が残されている。

本発明はかかる点に鑑みてなされたものであり、その主な目的は、インタ−ポ−ザを用いないで“ファンイン”構成を実現できる半導体装置を提供することにある。

本発明の半導体装置の製造方法は、導電基板の表面を所定の深さエッチングして、第１の接続電極と該第１の接続電極から延在する再配線部とからなる複数の第１の導電パタ−ンを形成する工程と、前記第１の導電パタ−ン上であって、前記第１の接続電極の少なくとも一部を露出させる位置に、半導体チップを絶縁性接着剤により固着する工程と、前記半導体チップの周辺領域に設けられた複数の電極パッドと、前記複数の第１の導電パタ−ンの第１の接続電極とを電気的に接続する工程と、前記半導体チップを覆うように前記導電基板上の前記半導体チップを絶縁性樹脂によって封止する工程と、前記導電基板の裏面を、前記導電基板表面のエッチング後の前記導電基板の残余の厚さエッチングして、第２の接続電極からなる複数の第２の導電パタ−ンを形成する工程とを備え、前記第１の導電パタ−ンの前記第１の接続電極は、前記半導体チップの外周に沿って、前記半導体チップの電極パッドと対向する位置に配置され、前記第２の導電パタ−ンの第２の接続電極は、前記第１の導電パタ−ンの再配線部の端部と連結され、かつ、前記半導体チップの位置する下方領域で、二次元的に配置されている。

上記構成により、半導体チップの接続電極と、そこから延在する再配線部分、さらにそれに連結する基板接続電極が同一の導電基板で構成されているので、インタ−ポ−ザを用いずにファンイン構成よりなる半導体装置が実現できる。

なお、前記第１の導電パタ−ンの再配線部は、前記第１の接続電極から前記半導体チップの位置する下方領域に向かって延在しているのが好ましい。

また、前記導電基板上の前記半導体チップを絶縁性樹脂によって封止する工程において、前記半導体チップと前記導電基板の間であって、前記第１の導電パタ−ンが形成されていない領域に前記絶縁性樹脂が充填されていることが好ましい。

また、前記第１の導電パタ−ンに前記半導体チップを絶縁性接着剤により固着する工程において、前記半導体チップと前記導電基板の間であって、前記第１の導電パタ−ンが形成されていない領域に前記絶縁性接着剤が充填されていてもよい。

ある好適な実施形態において、前記複数の第２の導電パタ−ンを形成する工程において、前記半導体チップと前記導電基板の間であって、前記第１の導電パタ−ンが形成されていない領域に充填された前記絶縁性樹脂または前記絶縁性接着剤が露出するまで、前記導電基板の裏面をエッチングする。

なお、前記複数の第１の導電パタ−ンを形成する工程は、前記導電基板表面上に塗布したレジストに前記第１の導電パタ−ンを形成し、前記レジストをマスクに前記導電基板の表面をエッチングすることにより前記複数の第１の導電パタ−ンを形成することが好ましい。

また、前記複数の第２の導電パタ−ンを形成する工程は、前記導電基板裏面上に塗布したレジストに前記第２の導電パタ−ンを形成し、前記レジストをマスクに前記導電基板の裏面をエッチングすることにより前記複数の第２の導電パタ−ンを形成することが好ましい。

ある好適な実施形態において、前記導電基板と前記半導体チップを絶縁性樹脂で封止する工程は、前記導電基板の裏面側に前記絶縁性樹脂が回り込まない片面封止により行われる。

ある好適な実施形態において、前記複数の電極パッドと、前記複数の第１の接続電極とを電気的に接続する工程は、ワイヤ−ボンディング、またはフリップチップの方式で行われる。

なお、前記導電基板は、銅、アルミニウム、鉄、ニッケル、及びこれらを含む合金のいずれか一種からなることが好ましい。

本発明の半導体装置の製造方法は、導電基板の表面を所定の深さエッチングして、第１の接続電極と該第１の接続電極から延在する再配線部とからなる複数の第１の導電パタ−ンを形成する工程と、前記第１の導電パタ−ン上であって、前記第１の接続電極を完全に覆わない位置に、複数の回路素子を絶縁性接着剤により固着する工程と、前記複数の回路素子に形成された電極と、前記複数の第１の導電パタ−ンの第１の接続電極とを電気的に接続する工程と、前記導電基板と前記複数の回路素子を絶縁性樹脂で封止する工程と、前記導電基板の裏面を所定の深さエッチングして、第２の接続電極からなる複数の第２の導電パタ−ンを形成する工程とを備え、前記第２の導電パタ−ンの第２の接続電極は、前記第１の導電パタ−ンの再配線部の端部と連結されている。

ある好適な実施形態において、前記第２の導電パタ−ンの第２の接続電極は、前記回路装置が搭載される配線基板に設けられた所定の接続部位に対応する位置に配置されている。

本発明の半導体装置は、導電基板と、前記導電基板上に搭載された半導体チップと、前記導電基板上の前記半導体チップを封止する絶縁性樹脂とを備え、前記導電基板の表面は、第１の接続電極と該第１の接続電極から延在する再配線部とからなる複数の第１の導電パタ−ンが形成され、前記導電基板の裏面は、前記第１の導電パタ−ンの再配線部の端部と連結された第２の接続電極からなる第２の導電パタ−ンが形成され、前記第１の導電パタ−ンの第１の接続電極は、前記半導体チップの外周に沿って、前記半導体チップの複数の電極パッドと対向する位置に配置され、かつ、前記電極パッドと電気的に接続されており、前記第２の導電パタ−ンの第２の接続電極は、前記半導体チップの位置する下方領域で、二次元的に配置されている。

なお、前記第１の導電パタ−ン及び前記第２の導電パタ−ンは、前記導電基板で一体的に構成されていることが好ましい。

また、前記半導体チップと前記導電基板の間であって、前記第１の導電パタ−ンが形成されていない領域に絶縁性物質が充填されていることが好ましい。

本発明によれば、半導体チップの接続電極と、そこから延在する再配線部分、さらにそれに連結する基板接続電極が同一の導電基板で構成されているので、インタ−ポ−ザを用いずにファンイン構成よりなる半導体装置が実現できる。

また、本発明の半導体装置は、導電基板のエッチングと半導体チップの樹脂封止という通常の半導体装置の製造工程で使用されるプロセスを用いて一環生産できるため、量産性に優れ、低コストで半導体装置を生産することが可能となる。

加えて、フレキシブルシ−トを用いたインタ−ポ−ザの薄膜化に比べ、本発明に用いる導電基板は支持強度が大きいので、搬送性に優れ、量産に適している。

さらに、半導体チップの接続電極と、そこから延在する再配線部分、さらにそれに連結する基板接続電極が同一の導電基板で構成されているので、ビアに埋め込まれた導電物質を介して再配線部分と外部接続電極が電気的に接続されたインタ−ポ−ザに比べ、信頼性の高い半導体装置を提供することができる。

インタ−ポ−ザを用いれば、ファンイン構成のＣＳＰが実現できるが、その理由は、インタ−ポ−ザを構成する絶縁基板上に、互いに電気的に分離されている再配線部分が形成されているからである。これは、インタ−ポ−ザを構成する絶縁基板は、半導体チップを支持するのと同時に、再配線部分も支持していると見ることができる。すなわち、半導体チップだけを支持するのであれば、従来のリ−ドフレ−ムのダイパッド（リ−ドフレ−ムと一体となって形成されている）に半導体チップを搭載すれば足り、インタ−ポ−ザは必要ない。

一方、インタ−ポ−ザを用いずにＣＳＰを実現する特許文献１（特開２００１-２１７３３８号公報）に開示された方法は、半導体チップ１２２の搭載、絶縁性樹脂の封止までは、導電基板１２０を支持部材として機能させ、導電基板１２０を外部電極１２５として分離するときは、絶縁性樹脂を支持部材として機能させている。しかしながら、導電基板１２０上に電気的に分離された再配線部分を形成することはできないので、当然、ファンイン構成のＣＳＰを実現することはできない。

なお、従来のリ−ドフレ−ムを用いたパッケ−ジにおいても、半導体チップの搭載、絶縁性樹脂の封止までは、リードフレ−ム（ダイパッドも含めた一体構成よりなる）を支持部材として機能させ、アウタリ−ド及び吊りリ−ドを切断するときは、絶縁性樹脂を支持部材として機能させている。その観点で見ると、上記特許文献１に開示されたＣＳＰの形成方法は、従来のリードフレ−ムを用いた形成方法と差異はない。

そこで、本願発明者は、インタ−ポ−ザを用いずに、換言すれば、導電基板だけで再配線部分を形成してファンイン構成のＣＳＰが実現できる方法はないかと検討を行った。

まず、半導体チップ用の接続電極とそこから延在する再配線部分のパタ−ンは、導電基板をハーフエッチングすれば比較的容易に形成できる。しかし、この時点では、半導体チップ用の接続電極とそこから延在する再配線部分は、ハ−フエッチングされていない残余の導電基板で繋がっているので、電気的には分離されておらず、当然、再配線の用はなしていない。

しかしながら、本願発明者は、さらに、再配線部分がパタ−ニングされた導電基板上に半導体チップを搭載させた後、絶縁性樹脂で封止した場合を考えた。そして、半導体チップの下の、導電基板のパタ−ニングされた再配線部分以外の空隙部にも、絶縁性樹脂が充填され得ることに着目した。

すなわち、一の再配線部分と他の再配線部分の間が絶縁性樹脂で充填された状態で、ハーフエッチングされていない残余の導電基板を、その裏面からエッチングしても、再配線部分の側面は絶縁性樹脂で保護されているので、再配線部分が側面からエッチングされて、再配線部分が細る、あるいは完全に除去されることはないことに気がついた。

これは、すでに形成されている半導体チップ用の接続電極とそこから延在する再配線部分のパタ−ンに何ら影響を与えずに、再配線部分と連結する回路基板用の接続電極パタ−ンを導電基板の裏面エッチングにより形成することが出来ることを示唆する。

すなわち、導電基板の裏面をエッチングして回路基板用の接続電極パタ−ンを形成する際、ハーフエッチングされていない残余の導電基板のエッチングを終えて、さらにオ−バエッチングをしても、再配線部分のパタ−ンには何ら影響を与えることはない。

通常、エッチング工程のばらつきが生じるので、所定の量のエッチングを終えても、さらに３０〜７０％程度のオ−バエッチングが加わるので、上記のような絶縁性樹脂による再配線部分の保護がなければ、導電基板の裏面からのエッチングによる回路基板用の接続電極パタ−ンの形成は事実上不可能と言える。

上記の知見に基づき、本願発明者は、インタ−ポ−ザを用いず、導電基板だけで再配線部分を形成してファンイン構成のＣＳＰを実現できる方法を想到するに至った。

本願発明によるＣＳＰの形成方法は、導電基板のエッチングと樹脂封止という通常の半導体装置の製造工程で使用するプロセスを用いて一環生産できるため、量産性に優れ、低コストでＣＳＰを生産できる。

また、本願発明の方法は、多層化されたインタ−ポ−ザに比べると、多ピン化への対応には限界があるものの、フレキシブルシ−トを用いたインタ−ポ−ザの薄膜化に比べ、本願発明で用いる導電基板は支持強度が大きいので、搬送性にも優れ、量産に適している。

本願発明に係る方法は、このような特徴を有していることから、半導体チップ単体のＣＳＰ実装に限らず、複数の半導体チップを搭載したＭＣＭへの適用にも適している。さらには、半導体チップその他の回路部品を搭載した樹脂封止パッケ−ジへの適用も可能で、従来のプリント基板を用いた回路実装に代わる技術としても有望である。

以下、本発明の実施の形態について、図面を参照しながら説明する。以下の図面においては、説明の簡略化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。

図１（ａ）及び（ｂ）は、本発明の実施の形態に係る半導体装置１００の構成を示した平面図、及びＸ−Ｘ´に沿った断面図である。

図１（ａ）、（ｂ）に示した半導体装置１００は、導電基板１０と、導電基板１０上に搭載された半導体チップ１２と、導電基板１０上の半導体チップ１２を封止する絶縁性樹脂１３とを備え、導電基板１０の表面は、第１の接続電極１０ａとそこから延在する再配線部１０ｂとからなる複数の第１の導電パタ−ンが形成されている。また、導電基板１０の裏面は、第１の導電パタ−ンの再配線部１０ｂの端部と連結された第２の接続電極１１からなる第２の導電パタ−ンが形成され、第１の導電パタ−ンの第１の接続電極１０ａは、半導体チップ１２の外周に沿って、半導体チップ１２の複数の電極パッド１４と対向する位置に配置され、かつ、電極パッド１４と金属細線１５で電気的に接続されている。なお、第２の導電パタ−ンの第２の接続電極１１は、半導体チップ１２の位置する下方領域で、二次元的に配置されており、いわゆるファンイン構成の半導体装置になっている。

なお、図１（ａ）及び（ｂ）に示すように、本実施形態の半導体装置１００においては、第１の接続電極１０ａとそこから延在する再配線部１０ｂとからなる第１の導電パタ−ンと、第１の導電パタ−ンの再配線部１０ｂの端部と連結された第２の接続電極１１からなる第２の導電パタ−ンは、導電基板１０で一体的に構成されている。

また、第１の導電パタ−ンの再配線部１０ｂは、第１の接続電極１０ａから、半導体チップ１２の位置する下方領域に向かって延在しており、その終端は、同じく、半導体チップ１２の位置する下方領域で二次元的に配置されている第２の導電パタ−ンの第２の接続電極１１の位置に整合している。

上記構成よりなる半導体装置１００は、本発明の特徴とするところの製造方法により形成することができるので、まず、かかる半導体装置１００の製造方法について、図２（ａ）〜（ｄ）、及び図３（ａ）〜（ｄ）を参照しながら説明する。

図２（ａ）に示すように、導電基板１０を用意し、その上にレジストを塗布し、半導体チップ用の第１の接続電極と、それから延在する再配線部分を含む第１の導電パタ−ンに対応するレジストパタ−ン２０を形成する。この導電基板１０には、厚み５０〜１００μｍの銅箔が好適であるが、他の材料、例えばアルミニウム、鉄、ニッケル、またはこれらを含む合金などを用いてもよく、また、その厚みも適宜、必要に応じて決めればよい。

次に、図２（ｂ）に示すように、レジストパタ−ン２０をマスクに、導電基板１０を所定の深さにエッチングし、半導体チップ用の第１の接続電極１０ａと、それから延在する再配線部分１０ｂを含む第１の導電パタ−ンを形成し、エッチング終了後、レジストパタ−ン２０を除去する。エッチングは、塩化第二鉄等のエッチィング液を用いてウエットエッチングにより行い、導電基板の厚みの半分程度（２５〜５０μｍ）を除去する。なお、エッチング方法、及びエッチング深さは、これに制限されず、必要に応じ適宜決めればよい。

続いて、図２（ｃ）に示すように、導電基板１０上に半導体チップ１２を絶縁性接着剤を用いて固着させる。その際、半導体チップ１２は、少なくとも半導体チップ用の第１の接続電極１０ａを露出させる位置に導電基板１０上に配置される。これにより、図１（ａ）に示すように、第１の接続電極１０ａは、半導体チップ１２の外周に沿って、半導体チップ１２の電極パッド１４と対向する位置に配置される。半導体チップ１２の固着は、半導体チップ１２を搭載する前に、予め導電基板１０上にポッティングにより塗布しておいた絶縁性接着剤（例えば、速硬性ダイボンドペースト）を用いて行う。

そして、図２（ｄ）に示すように、半導体チップ１２の電極パッド１４と、半導体チップ用の第１の接続電極１０ａとを、金属細線１５を用いて、ワイヤ−ボンディング法により電気的に接続を行う。

次に、図３（ａ）に示すように、半導体チップ１２を覆うように導電基板１０上の半導体チップ１２を絶縁性樹脂１３によって封止する。なお、樹脂封止は、表面が平坦になるトランスファ−モ−ルドを採用し、導電基板１０の底面には絶縁性樹脂１３が回り込まないように片面封止を行う。

樹脂封止がなされると、半導体チップ１２と導電基板１０との間であって、第１の導電パタ−ンが形成されていない領域１６にも、絶縁性樹脂１３が充填されている。すなわち、第１の接続電極１０ａから延在する再配線部分１０ｂの側面は絶縁性樹脂１３で保護されていることになる。なお、領域１６には、絶縁性樹脂１３以外に、半導体チップ１２を固着するときに用いた絶縁性接着剤が充填されていても構わない。

次に、図３（ｂ）に示すように、樹脂封止された半導体チップ１２を裏返しして、導電基板１０の裏面にレジストを塗布し、第２の接続電極からなる第２の導電パタ−ンに対応するレジストパタ−ン２１を形成する。絶縁性樹脂１３の表面は平坦に形成されているので、レジストのパタ−ニングは、通常のフォトリソ工程の精度を損なわずに行うことができる。

続いて、図３（ｃ）に示すように、レジストパタ−ン２１をマスクに、導電基板１０の裏面を、先に行った導電基板１０の表面のエッチング後の導電基板１０の残余の厚さ（２５〜５０μｍ）エッチングし、回路基板用の第２の接続電極１０ｂを含む第２の導電パタ−ンを形成し、エッチング終了後、レジストパタ−ン２１を除去する。なお、導電基板１０の裏面のエッチングは、先に説明した第１の導電パタ−ンを形成するときと同じ方法を用いればよい。

これにより、図４に示すように、第１の接続電極１０ａとそこから延在する再配線部分１０ｂ（第１の導電パタ−ン）と、再配線部分１０ｂの端部と連結された第２の接続電極１１（第２の導電パタ−ン）は、同一の導電基板１０で一体的に構成されることになる。

なお、導電基板１０の裏面からエッチングは、ウエットエッチングで行われるので、エッチング工程のばらつきは大きく、第２の導電パタ−ン同士の分離を完全なものにするためには、オーバエッチングを３０〜７０％程度行う必用がある。しかしながら、図３（ｃ）に示すように、再配線部分１０ｂの側面は領域１６に充填された絶縁性樹脂で完全に保護されているので、たとえオーバエッチングが行われても、再配線部分１０ｂがエッチング液にさらされて除去されてしまうようなことは起きない。

さらに、領域１６に充填された絶縁性樹脂１３は、導電基板１０の裏面エッチングの終点検出のモニタ−になり得る。すなわち、第２の接続電極１１（第２の導電パタ−ン）の形成は、半導体チップ１２と導電基板１０の間であって、第１の導電パタ−ンが形成されていない領域１６に充填された絶縁性樹脂１３が露出するまで、導電基板１０の裏面をエッチングすることにより容易に実行することができる。

以上の工程により、図３（ｄ）に示す半導体装置（ＣＳＰ）１００が完成するが、本実施形態に係る半導体装置１００の製造方法は、導電基板１０のエッチングと半導体チップ１２の樹脂封止という通常の半導体装置の製造工程で使用されるプロセスを用いて一環生産できるため、量産性に優れ、低コストでＣＳＰを生産することが可能となる。

また、本実施形態に係る製造方法は、多層化されたインタ−ポ−ザに比べると、多ピン化への対応には限界があるものの、フレキシブルシ−トを用いたインタ−ポ−ザの薄膜化に比べ、本発明で用いる導電基板は支持強度が大きいので、搬送性にも優れ、量産に適している。

さらに、第１の接続電極１０ａとそこから延在する再配線部分１０ｂ（第１の導電パタ−ン）と、再配線部分１０ｂの端部と連結された第２の接続電極１１（第２の導電パタ−ン）は、導電基板１０で一体的に構成されているので、ビアに埋め込まれた導電物質を介して再配線部分と外部接続電極が電気的に接続されたインタ−ポ−ザに比べ、信頼性の高いＣＳＰを提供することができる。

以上、本発明に係る半導体装置の製造方法について説明をしたが、本発明における製造方法は、ファンイン構成のＣＳＰに限らず、従来のインタ−ポ−ザを用いた場合と同様に、ファンイン／ファンアウトの構成からなる半導体装置を製造することができる。また、半導体チップに限らず、他の回路素子の実装にも適用できることはもちろんのこと、それらの複数の回路素子（半導体チップも含む）を同一の導電基板を用いて実装することもできる。

図５（ａ）〜（ｄ）は、複数の回路素子が実装された回路装置２００の製造方法を示す工程断面図である。基本的な工程は、図２及び図３で説明したのと同じであるが、再配線部分の形成方法が異なる。

まず、図５（ａ）に示すように、導電基板１０を用意し、導電基板１０上の第１の回路素子４０が搭載される領域（Ａ）、及び第２の回路素子４１が搭載される領域（Ｂ）に、それぞれ回路素子用の第１の接続電極（３０ａ、３１ａ）と、それらから延在する再配線部分（３０ｂ、３１ｂ）を含む第１の導電パタ−ンを形成する。領域（Ｂ）においては、一部の再配線部分３１ｂは、第１の接続電極３１ａに対して、回路素子４１が搭載される位置よりも外側に延在している。

次に、図５（ｂ）に示すように、第１の回路素子４０及び第２の回路素子４１を導電基板１０の第１の導電パタ−ン上に固着させ、金属細線１５により、第１の回路素子４０及び第２の回路素子４１の各電極パッドと各第１の接続電極（３０ａ、３１ａ）とを電気的に接続する。

続いて、図５（ｃ）に示すように、導電基板１０と、第１の回路素子４０及び第２の回路素子４１を絶縁性樹脂１３で片面封止する。

最後に、図５（ｄ）に示すように、導電基板１０の裏面をエッチングして、再配線部分１０ｂの端部と連結された第２の接続電極（３２、３３）からなる第２の導電パタ−ンを形成することにより、回路装置２００を完成する。ここで、領域（Ａ）に搭載された第１の回路素子４０においては、第２の接続電極３２の配置はファンイン構成となっており、領域（Ｂ）に搭載された第２の回路素子４１においては、第２の接続電極３３の配置はファンイン／ファンアウトの両方の構成になっている。

なお、上記の回路装置２００は、複数の回路素子（４０、４１）が樹脂封止されているが、図５（ｄ）で示した第２の導電パタ−ンの形成後、破線で示したＰ‐Ｑの位置で、封止された絶縁性樹脂を切断することにより、それぞれ１つの回路素子が実装された回路装置を形成することもできる。この方法を、導電基板１０上に同一の回路素子を多数搭載して、一括封止した後、個々の回路素子に切断する量産工程に適用すれば、本発明の製造方法は半導体装置の製造工程で通常用いられるフォトリソ工程やエッチング工程のみで実行できるので、製造コストの低減に効果を発揮する。

また、本発明の実施形態では、半導体チップ（回路素子）を導電基板の第１の導電パタ−ン上の搭載する方法として、ワイヤ−ボンディングによる方法を説明したが、図６に示すように、第１の接続電極１０ａ上にバンプ５０を形成し、フリップチップボンディングによる方法で導電基板上に搭載しても構わない。

また、図７に示すように、２つの半導体チップ（１２ａ、１２ｂ）を積層して導電基板に搭載し、それぞれの電極パッドと、それに対応する第１の接続電極１０ａを金属細線（１５ａ、１５ｂ）で、ワイヤボンディングにより接続させることもできる。

以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。

本発明によれば、インタ−ポ−ザを用いないでファンイン構成を実現できる半導体装置を提供することができる。

（ａ）及び（ｂ）は、本発明の実施形態に係る半導体装置１００の構成を示す平面図、及び断面図 （ａ）〜（ｄ）は、本発明の半導体装置１００の製造方法を示す工程断面図 （ａ）〜（ｄ）は、本発明の半導体装置１００の製造方法を示す工程断面図 本発明の第１の導電パタ−ンと第２の導電パタ−ンの構成を示す図 （ａ）〜（ｄ）は、本発明の他の実施形態に係る回路装置２００の製造方法を示す工程断面図 本発明の他の実施形態に係る半導体装置３００の構成を示す断面図 本発明の他の実施形態に係る半導体装置４００の構成を示す断面図 従来のインタ−ポ−ザを用いた半導体装置の構成を説明する断面図 （ａ）〜（ｅ）は、従来の半導体装置の製造方法を説明する工程断面図 （ａ）及び（ｂ）は、従来の半導体装置の構成を説明する平面図、及び断面図

符号の説明

１０ 導電基板
１０ａ 第１の接続電極
１０ｂ 再配線部分
１１ 第２の接続電極
１２ 半導体チップ
１３ 絶縁性樹脂
１４ 電極パッド
１５ 金属細線
４０，４１ 回路素子
５０ バンプ
１００ 半導体装置
２００ 回路装置

Claims (15)

1. 導電基板の表面を所定の深さエッチングして、第１の接続電極と該第１の接続電極から延在する再配線部とからなる複数の第１の導電パタ−ンを形成する工程と、
   前記第１の導電パタ−ン上であって、前記第１の接続電極の少なくとも一部を露出させる位置に、半導体チップを絶縁性接着剤により固着する工程と、
   前記半導体チップの周辺領域に設けられた複数の電極パッドと、前記複数の第１の導電パタ−ンの第１の接続電極とを電気的に接続する工程と、
   前記半導体チップを覆うように前記導電基板上の前記半導体チップを絶縁性樹脂によって封止する工程と、
   前記導電基板の裏面を、前記導電基板表面のエッチング後の前記導電基板の残余の厚さエッチングして、第２の接続電極からなる複数の第２の導電パタ−ンを形成する工程と
   を備えた半導体装置の製造方法であって、
   前記第１の導電パタ−ンの前記第１の接続電極は、前記半導体チップの外周に沿って、前記半導体チップの電極パッドと対向する位置に配置され、
   前記第２の導電パタ−ンの第２の接続電極は、前記第１の導電パタ−ンの再配線部の端部と連結され、かつ、前記半導体チップの位置する下方領域で、二次元的に配置されていることを特徴とする半導体装置の製造方法。
2. 前記第１の導電パタ−ンの再配線部は、前記第１の接続電極から前記半導体チップの位置する下方領域に向かって延在していることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記導電基板上の前記半導体チップを絶縁性樹脂によって封止する工程において、前記半導体チップと前記導電基板の間であって、前記第１の導電パタ−ンが形成されていない領域に前記絶縁性樹脂が充填されていることを特徴とする請求項１に記載の半導体装置の製造方法。
4. 前記第１の導電パタ−ンに前記半導体チップを絶縁性接着剤により固着する工程において、前記半導体チップと前記導電基板の間であって、前記第１の導電パタ−ンが形成されていない領域に前記絶縁性接着剤が充填されていることを特徴とする請求項１に記載の半導体装置の製造方法。
5. 前記複数の第２の導電パタ−ンを形成する工程において、前記半導体チップと前記導電基板の間であって、前記第１の導電パタ−ンが形成されていない領域に充填された前記絶縁性樹脂または前記絶縁性接着剤が露出するまで、前記導電基板の裏面をエッチングすることを特徴とする請求項３または４に記載の半導体装置の製造方法。
6. 前記複数の第１の導電パタ−ンを形成する工程は、前記導電基板表面上に塗布したレジストに前記第１の導電パタ−ンを形成し、前記レジストをマスクに前記導電基板の表面をエッチングすることにより前記複数の第１の導電パタ−ンを形成することを特徴とする請求項１に記載の半導体装置の製造方法。
7. 前記複数の第２の導電パタ−ンを形成する工程は、前記導電基板裏面上に塗布したレジストに前記第２の導電パタ−ンを形成し、前記レジストをマスクに前記導電基板の裏面をエッチングすることにより前記複数の第２の導電パタ−ンを形成することを特徴とする請求項１に記載の半導体装置の製造方法。
8. 前記導電基板と前記半導体チップを絶縁性樹脂で封止する工程は、前記導電基板の裏面側に前記絶縁性樹脂が回り込まない片面封止により行われることを特徴とする請求項１に記載の半導体装置の製造方法。
9. 前記複数の電極パッドと、前記複数の第１の接続電極とを電気的に接続する工程は、ワイヤ−ボンディング、またはフリップチップの方式で行われることを特徴とする請求項１に記載の半導体装置の製造方法。
10. 前記導電基板は、銅、アルミニウム、鉄、ニッケル、及びこれらを含む合金のいずれか一種からなることを特徴とする請求項１に記載の半導体装置の製造方法。
11. 導電基板の表面を所定の深さエッチングして、第１の接続電極と該第１の接続電極から延在する再配線部とからなる複数の第１の導電パタ−ンを形成する工程と、
    前記第１の導電パタ−ン上であって、前記第１の接続電極を完全に覆わない位置に、複数の回路素子を絶縁性接着剤により固着する工程と、
    前記複数の回路素子に形成された電極と、前記複数の第１の導電パタ−ンの第１の接続電極とを電気的に接続する工程と、
    前記導電基板と前記複数の回路素子を絶縁性樹脂で封止する工程と、
    前記導電基板の裏面を所定の深さエッチングして、第２の接続電極からなる複数の第２の導電パタ−ンを形成する工程と
    を備えた半導体装置の製造方法であって、
    前記第２の導電パタ−ンの第２の接続電極は、前記第１の導電パタ−ンの再配線部の端部と連結されていることを特徴とする回路装置の製造方法。
12. 前記第２の導電パタ−ンの第２の接続電極は、前記回路装置が搭載される配線基板に設けられた所定の接続部位に対応する位置に配置されていることを特徴とする請求項１１に記載の回路装置の製造方法。
13. 導電基板と、
    前記導電基板上に搭載された半導体チップと、
    前記導電基板上の前記半導体チップを封止する絶縁性樹脂と
    を備えた半導体装置であって、
    前記導電基板の表面は、第１の接続電極と該第１の接続電極から延在する再配線部とからなる複数の第１の導電パタ−ンが形成され、
    前記導電基板の裏面は、前記第１の導電パタ−ンの再配線部の端部と連結された第２の接続電極からなる第２の導電パタ−ンが形成され、
    前記第１の導電パタ−ンの第１の接続電極は、前記半導体チップの外周に沿って、前記半導体チップの複数の電極パッドと対向する位置に配置され、かつ、前記電極パッドと電気的に接続されており、
    前記第２の導電パタ−ンの第２の接続電極は、前記半導体チップの位置する下方領域で、二次元的に配置されていることを特徴とする半導体装置。
14. 前記第１の導電パタ−ン及び前記第２の導電パタ−ンは、前記導電基板で一体的に構成されていることを特徴とする請求項１３に記載の半導体装置。
15. 前記半導体チップと前記導電基板の間であって、前記第１の導電パタ−ンが形成されていない領域に絶縁性物質が充填されていることを特徴とする請求項１３に記載の半導体装置。

Images