JP2008028109A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008028109A JP2008028109A JP2006198397A JP2006198397A JP2008028109A JP 2008028109 A JP2008028109 A JP 2008028109A JP 2006198397 A JP2006198397 A JP 2006198397A JP 2006198397 A JP2006198397 A JP 2006198397A JP 2008028109 A JP2008028109 A JP 2008028109A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- pad portion
- layer
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】基板表面に、バンプ形成用パッド部32と、表層配線部33及び/又はワイヤボンディング用パッド部34とからなる複数の凸部を形成する工程と、バンプ下地層39を形成する工程と、バンプ形成用バッド部32の上にバンプ下地層39を介してバンプ電極40,41を形成する工程と、電極40をマスクとしてバンプ下地層39を溶解除去する工程とを有する半導体装置の製造方法において、上記凸部32,33,34の形成工程では、基板表面に対して、バンプ形成用パッド部32を他の凸部33,34よりも高く形成し、バンプ下地層39の溶解除去工程では、基板表面Sに対して、溶解液Lの液面高さをバンプ形成用パッド部32の高さよりも低くして行う。
【選択図】図1
Description
図1は本発明の第1の実施形態による半導体装置30の要部の概略断面図である。図示する本実施形態の半導体装置30は、チップオンチップ構造の半導体部品(図6)の下チップである第1の半導体チップとして構成されている。
図3は本発明の第2の実施形態による半導体装置50の要部の概略断面図である。なお図において上述の第1の実施形態と対応する部分については同一の符号を付し、その詳細な説明は省略する。
図5は本発明の第3の実施形態による半導体装置60の要部の概略断面図である。なお図において上述の第1の実施形態と対応する部分については同一の符号を付し、その詳細な説明は省略する。
Claims (8)
- 基板表面に、バンプ形成用パッド部と、表層配線部及び/又はワイヤボンディング用パッド部とからなる複数の凸部が形成された半導体装置において、
前記バンプ形成用パッド部は、前記基板表面に対して、他の凸部よりも高く形成されている
ことを特徴とする半導体装置。 - 前記バンプ形成用パッド部には、バンプ下地層とバンプ電極とが順に積層されており、前記バンプ下地層は、前記基板表面に対して、前記他の凸部の表面よりも高い位置に形成されている
ことを特徴とする請求項1に記載の半導体装置。 - 前記バンプ形成用パッド部は、前記基板表面に対して、前記他の凸部の2倍の高さに形成されている
ことを特徴とする請求項1に記載の半導体装置。 - 前記各凸部は、前記基板表面にパターン形成された配線層と、前記配線層を含む前記基板表面を被覆する保護層とからなり、
前記バンプ形成用パッド部及び前記ワイヤボンディング用パッド部は、前記保護層の一部が開口して前記配線層の一部が露出されている
ことを特徴とする請求項1に記載の半導体装置。 - 前記バンプ形成用パッド部の配線層は、他の前記凸部の配線層よりも厚く形成されている
ことを特徴とする請求項4に記載の半導体装置。 - 前記バンプ形成用パッド部の配線層は、絶縁材料からなる下地層の上に形成されている
ことを特徴とする請求項4に記載の半導体装置。 - 前記保護層は、前記バンプ形成用パッド部の形成領域の方が他の前記凸部の形成領域よりも厚く形成されている
ことを特徴とする請求項4に記載の半導体装置。 - 基板表面に、バンプ形成用パッド部と、表層配線部及び/又はワイヤボンディング用パッド部とからなる複数の凸部を形成する工程と、
バンプ下地層を形成する工程と、
前記バンプ形成用バッド部の上に前記バンプ下地層を介してバンプ電極を形成する工程と、
前記バンプ電極をマスクとして前記バンプ下地層を溶解除去する工程とを有する半導体装置の製造方法において、
前記凸部の形成工程では、前記基板表面に対して、前記バンプ形成用パッド部を他の凸部よりも高く形成し、
前記バンプ下地層の溶解除去工程では、前記基板表面に対して、溶解液の液面高さを前記バンプ形成用パッド部の高さよりも低くして行う
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006198397A JP2008028109A (ja) | 2006-07-20 | 2006-07-20 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006198397A JP2008028109A (ja) | 2006-07-20 | 2006-07-20 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008028109A true JP2008028109A (ja) | 2008-02-07 |
Family
ID=39118443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006198397A Pending JP2008028109A (ja) | 2006-07-20 | 2006-07-20 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008028109A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7418255B2 (en) | 2002-02-21 | 2008-08-26 | Bloomberg Finance L.P. | Computer terminals biometrically enabled for network functions and voice communication |
US20170010417A1 (en) * | 2014-03-26 | 2017-01-12 | Fujikura Ltd. | Light guiding device, manufacturing method, and ld module |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05144816A (ja) * | 1991-11-15 | 1993-06-11 | Casio Comput Co Ltd | フエイスダウンボンデイング方法 |
WO2000055898A1 (fr) * | 1999-03-16 | 2000-09-21 | Seiko Epson Corporation | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit et dispositif electronique |
JP2001168126A (ja) * | 1999-12-06 | 2001-06-22 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
JP2001257210A (ja) * | 2000-03-10 | 2001-09-21 | Hitachi Ltd | 半導体集積回路装置 |
JP2003514380A (ja) * | 1999-11-05 | 2003-04-15 | アトメル・コーポレイション | はんだ付けが可能なパッドおよびワイヤボンディングが可能なパッドを有する金属再配置層 |
JP2004158758A (ja) * | 2002-11-08 | 2004-06-03 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2004193456A (ja) * | 2002-12-13 | 2004-07-08 | Fujikura Ltd | 半導体装置の製造方法 |
JP2004349536A (ja) * | 2003-05-23 | 2004-12-09 | Fujikura Ltd | 半導体パッケージ及びその製造方法 |
JP2006073862A (ja) * | 2004-09-03 | 2006-03-16 | Yamaha Corp | 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ |
JP2006173345A (ja) * | 2004-12-15 | 2006-06-29 | Fujikura Ltd | 半導体部品 |
-
2006
- 2006-07-20 JP JP2006198397A patent/JP2008028109A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05144816A (ja) * | 1991-11-15 | 1993-06-11 | Casio Comput Co Ltd | フエイスダウンボンデイング方法 |
WO2000055898A1 (fr) * | 1999-03-16 | 2000-09-21 | Seiko Epson Corporation | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit et dispositif electronique |
JP2003514380A (ja) * | 1999-11-05 | 2003-04-15 | アトメル・コーポレイション | はんだ付けが可能なパッドおよびワイヤボンディングが可能なパッドを有する金属再配置層 |
JP2001168126A (ja) * | 1999-12-06 | 2001-06-22 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
JP2001257210A (ja) * | 2000-03-10 | 2001-09-21 | Hitachi Ltd | 半導体集積回路装置 |
JP2004158758A (ja) * | 2002-11-08 | 2004-06-03 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2004193456A (ja) * | 2002-12-13 | 2004-07-08 | Fujikura Ltd | 半導体装置の製造方法 |
JP2004349536A (ja) * | 2003-05-23 | 2004-12-09 | Fujikura Ltd | 半導体パッケージ及びその製造方法 |
JP2006073862A (ja) * | 2004-09-03 | 2006-03-16 | Yamaha Corp | 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ |
JP2006173345A (ja) * | 2004-12-15 | 2006-06-29 | Fujikura Ltd | 半導体部品 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7418255B2 (en) | 2002-02-21 | 2008-08-26 | Bloomberg Finance L.P. | Computer terminals biometrically enabled for network functions and voice communication |
US9378347B2 (en) | 2002-02-21 | 2016-06-28 | Bloomberg Finance L.P. | Computer terminals biometrically enabled for network functions and voice communication |
US9912793B2 (en) | 2002-02-21 | 2018-03-06 | Bloomberg Finance L.P. | Computer terminals biometrically enabled for network functions and voice communication |
US10313501B2 (en) | 2002-02-21 | 2019-06-04 | Bloomberg Finance L.P. | Computer terminals biometrically enabled for network functions and voice communication |
US10979549B2 (en) | 2002-02-21 | 2021-04-13 | Bloomberg Finance L.P. | Computer terminals biometrically enabled for network functions and voice communication |
US20170010417A1 (en) * | 2014-03-26 | 2017-01-12 | Fujikura Ltd. | Light guiding device, manufacturing method, and ld module |
US9864142B2 (en) | 2014-03-26 | 2018-01-09 | Fujikura Ltd. | Light guiding device, manufacturing method, and LD module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI582937B (zh) | 封裝結構 | |
US6417089B1 (en) | Method of forming solder bumps with reduced undercutting of under bump metallurgy (UBM) | |
TWI582930B (zh) | 積體電路裝置及封裝組件 | |
TWI449140B (zh) | 積體電路裝置及封裝組件 | |
US7977789B2 (en) | Bump with multiple vias for semiconductor package and fabrication method thereof, and semiconductor package utilizing the same | |
JP5512082B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US7214604B2 (en) | Method of fabricating ultra thin flip-chip package | |
US20070111499A1 (en) | Wafer redistribution structure with metallic pillar and method for fabricating the same | |
KR102210802B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP3678239B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2007258438A (ja) | 半導体装置及びその製造方法 | |
TWI419284B (zh) | 晶片之凸塊結構及凸塊結構之製造方法 | |
WO2015198838A1 (ja) | 半導体装置およびその製造方法 | |
JP2009004721A (ja) | 半導体パッケージ及びその製造方法 | |
JP2004235420A (ja) | 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法 | |
JP2012190939A (ja) | 半導体装置およびその製造方法 | |
KR101416596B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP2008028109A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4812673B2 (ja) | 半導体装置 | |
JP2008218759A (ja) | 半導体チップの電極構造、並びにその半導体チップがフリップチップ実装された半導体装置及びその製造方法 | |
JP2004014854A (ja) | 半導体装置 | |
KR20070006110A (ko) | 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법 | |
KR101418440B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP5776174B2 (ja) | 電子部品内蔵基板の製造方法 | |
JP2010092974A (ja) | 半導体装置及びその製造方法、並びに電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Effective date: 20071113 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |
|
A621 | Written request for application examination |
Effective date: 20090709 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100218 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120207 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20120403 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20130521 Free format text: JAPANESE INTERMEDIATE CODE: A02 |